DE2703408C1

DE2703408C1 - Circuit arrangement for frequency analysis of received signals lying in a wide overall frequency band

Info

Publication number: DE2703408C1
Application number: DE19772703408
Authority: DE
Inventors: August Weber; Erich Mayerhofer; Klaus Weis; Guenter Beyer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-11-30
Filing date: 1977-01-28
Publication date: 1987-06-19

Description

Das Hauptpatent DBP 26 54 134 betrifft eine Schaltungsanordnung zur frequenzmäßigen Analyse von in einem möglichen breiten Gesamtfrequenzband liegenden Empfangssignalen unter Verwendung einer mit einer Auswerteschaltung zusammenarbeitenden Filterbank mit frequenzmäßig aneinanderstoßenden Bandpässen, wobei diese Filterbank einen Auswertefrequenzbereich umfaßt, der gegenüber dem Gesamtfrequenzband nur eine sehr kleine Bandbreite aufweist und die Empfangssignale durch eine Weichenschaltung mit aneinandergrenzenden Durchlaßbereichen sowie durch eine Reihe von Frequenzumsetzern in diesen Auswertefrequenzbereich umgesetzt werden, und eine Aufaddierung der einzelnen Frequenzwerte vorgenommen wird. Die Frequenzanalyse wird dabei im einzelnen so durchgeführt, daß bei der Weichenschaltung die frequenzmäßig aufeinanderfolgenden Teilfrequenzbänder des Empfangssignales nach der Umsetzung jeweils einem anderen von zwei Übertragungskanälen zugeführt sind, derart, daß der erste Übertragungskanal in der frequenzmäßigen Reihenfolge nur die geradzahligen und der zweite Übertragungskanal nur die in der frequenzmäßigen Reihenfolge ungeradzahligen Teilfrequenzbänder überträgt, daß die Übertragungskanäle je einer von zwei gleich aufgebauten Filterbänken zugeführt werden und alle durch Empfangssignale belegten Ausgänge der Weichenschaltung für die Auswertung ein die Belegung kennzeichnendes Ausgangssignal liefern und daß jedes Empfangssignal, wenn es in nur einen Durchlaßbereich fällt nur einen, wenn es in zwei benachbarte Durchlaßbereiche fällt dagegen zwei überschneidungsfreie Übertragungswege durchläuft und dadurch bei der Auswertung eindeutige Frequenzwerte ergibt.The main patent concerns DBP 26 54 134 a circuit arrangement for frequency analysis of received signals lying in a possible broad overall frequency band using one that works together with an evaluation circuit Filter bank with frequency abutting Bandpasses, this filter bank has an evaluation frequency range includes, which is only a very compared to the total frequency band has small bandwidth and the received signals by a Turnout switching with adjacent passband areas as well through a series of frequency converters in this evaluation frequency range be implemented, and an addition of the individual Frequency values are made. The frequency analysis is carried out in such a way that in the turnout the frequency-consecutive sub-frequency bands of the Receive signals after the implementation of another of two Transmission channels are supplied such that the first transmission channel only the even numbers in the frequency order and the second transmission channel only those in the frequency Order of odd-numbered sub-frequency bands transmits that the transmission channels are equal to one out of two built filter banks are supplied and all by received signals occupied outputs of the turnout circuit for the evaluation provide an output signal characterizing the assignment and that each received signal if it is in only one pass band only drops one if it is in two adjacent pass bands falls against two overlap-free transmission paths passes through and thus clear frequency values during the evaluation results.

Der vorliegenden Erfindung liegt in Weiterbildung dieser Weichenschaltungsanordnung die Aufgabe zugrunde, einen Weg aufzuzeigen, wie auch die Dauer impulsförmiger Empfangssignale festgestellt und dadurch Impulssender mit gleichbleibender Impulsdauer ermittelt werden können. Gemäß der Erfindung, welche sich auf eine Schaltungsanordnung der eingangs genannten Art bezieht, wird dies dadurch erreicht, daß zur Bestimmung der zeitlichen Dauer impulsförmiger Empfangssignale ein Pulsbreitenzähler vorgesehen ist, der bei Auftreten eines eindeutig bestimmbaren Frequenzwortes zu Beginn des Empfangssignals gestartet und bei dessen Ende angehalten wird, daß die die Impulsdauer angebenden Zählwerte dieses Pulsbreitenzählers aufeinanderfolgender impulsförmiger Empfangssignale fortlaufend in aufeinanderfolgende Register eingelesen werden, daß durch Differenzbildung des Zählwertes in aufeinanderfolgenden Registern eine Überprüfung darauf erfolgt, ob diese Differenzwerte unterhalb eines durch die Meßgenauigkeit gegebenen Toleranzwertes liegen, und daß zutreffendenfalls daraus ein den Empfang eines Impulssenders mit konstanter Pulsbreite signalisierendes Signal erzeugt wird.The present invention is a further development of this switch circuit arrangement based on the task of showing a way as well as the duration of pulse-shaped received signals and thereby pulse transmitters with a constant pulse duration are determined can be. According to the invention, which relates to a Circuit arrangement of the type mentioned above, this will thereby achieved that pulse-shaped for determining the time duration Received signals a pulse width counter is provided, when a clearly definable frequency word occurs Start of the reception signal started and stopped at the end is that the count values indicating the pulse duration of this pulse width counter of successive pulse-shaped received signals continuously read into successive registers, that by subtracting the count in successive Registers are checked for whether this Difference values below a given by the measuring accuracy Tolerance values lie, and if applicable from it a receiving a pulse transmitter with a constant pulse width signaling signal is generated.

Auf diese Weise kann die Analyse der Empfangssignale in vorteilhafter Weise wesentlich verbessert werden.In this way, the analysis of the received signals can be advantageous Way can be significantly improved.

Die Erfindung sowie deren Weiterbildungen werden nachfolgend anhand von Zeichnungen erläutert. Die Fig. 1 mit 7 betreffen die Schaltungsanordnung nach dem Hauptpatent, die Fig. 8 mit 14 die vorliegende Erfindung. Im einzelnen zeigtThe invention and its developments are explained below with reference to drawings. The FIG. 1 7 relating to the circuit arrangement according to the main patent, the Fig. 8 by 14, the present invention. In detail shows

Fig. 1 eine Eingangs-Weichengruppe I, Fig. 1 shows an input switch group I,

Fig. 2 die nachfolgenden Doppel-Weichengruppen IIA und IIB, Fig. 2, the following double-soft Groups II A and II B,

Fig. 3 die nach Fig. 2 folgende zweite Doppel-Weichengruppe IIIA und IIIB, Fig. 3, the following according to Fig. 2 second double-soft Group III A and III B,

Fig. 4 zwei auf die Fig. 3 folgende, gleich aufgebaute Filterbänke A und B, Fig. 4, two following to Figs. 3, identically designed filter banks A and B,

Fig. 5 die logische Verknüpfung zwischen der ersten Filterbank A und den vorangegangenen Weichengruppen, Fig. 5 shows the logical link between the first filter bank A and the previous switch groups,

Fig. 6 die logische Verknüpfung zwischen der zweiten Filterbank B und den vorangegangenen Weichengruppen, Fig. 6 shows the logical link between the second filter bank B and the previous switch groups,

Fig. 7 ein Beispiel für die Durchlaßbereiche einer Weiche, Fig. 7 shows an example for the pass bands of a switch,

Fig. 8 eine Schaltung zur Zusammenfassung der Frequenzzahlen, Fig. 8 shows a circuit for combining the frequency numbers,

Fig. 9 eine Schaltung zur Ausgabe der Frequenzzahlen, Fig. 9 is a circuit for outputting the frequency numbers,

Fig. 10 eine Schaltung zur Gewinnung der Vorder- und Rückflankenimpulse, Fig. 10 is a circuit for obtaining the front and rear edge pulses,

Fig. 11 eine Schaltung mit einem Pulsbreitenzähler, Fig. 11 is a circuit having a pulse width counter,

Fig. 12 eine Schaltung für die Bestimmung der Impulsabstände, Fig. 12 shows a circuit for determining the pulse intervals,

Fig. 13 Registerschaltungen für die Auswertung aufeinanderfolgender Impulse, Fig. 13 register circuits for the evaluation of successive pulses,

Fig. 14 eine Schaltung zur Koinzidenzprüfung. Fig. 14 is a circuit for coincidence check.

In Fig. 1 ist die eingangsseitig erste Weichengruppe dargestellt, die nachfolgend als Weichengruppe I bezeichnet wird. Zum Empfang der zu analysierenden Signale sind mehrere Antennen A 1, A 2, A 3 und A 4 vorgesehen, die über eine Koppeleinrichtung AK zusammengeschaltet sind. Diese Antennenanordnung ist notwendig, weil bei entsprechend breiten Empfangsfrequenzbändern nicht mehr mit einer einzigen Antenne gearbeitet werden kann. Im vorliegenden Beispiel wird angenommen, daß der zu analysierende Empfangsfrequenzbereich zwischen 0,3 und 20,3 GHz liegen soll. Dem Antennenkoppler AK ist eine erste Weichenschaltung W 1 nachgeschaltet, welche den Empfangsfrequenzbereich in zwei Frequenzbänder aufteilt. Die Frequenzen zwischen 0,3 und 16,3 GHz werden als Restfrequenzband zur weiteren Analyse einer nachgeschalteten Weichenschaltung W 2 zugeführt. Ein bestimmtes erstes Teilfrequenzband, im vorliegenden Beispiel von der Breite 4 GHz, wird an dem zweiten Ausgang der Weichenschaltung W 1 entnommen, so daß hier Frequenzen zwischen 16,3 und 20,3 GHz vorliegen. Die jeweiligen Grenzwerte dieses und aller nachfolgenden Teilfrequenzbänder schließen, wie später anhand von Fig. 7 erläutert wird, größere "Grauzonen" mit ein, welche durch die Überlappung der Durchlaßbereiche der Filter gegeben sind. Über einen Koppler K 1 (z. B. einen Richtungskoppler) wird aus der Weichenschaltung eine Ausgangsspannung U 1 abgegriffen, welche dem Spannungswert in dem ersten Teilfrequenzband von 16,3 bis 20,3 GHz entspricht und zu einem Mischer M 1 geführt ist. Diesem Mischer M 1 wird die Überlagerungsfrequenz f 01=15 GHz zugeführt, so daß das erhaltene Zwischenfrequenzband im Frequenzbereich zwischen 1,3 und 5,3 GHz liegt. Dieses erste Zwischenfrequenzband wird einer Übertragungsleitung zugeführt, die mit Kanal A bezeichnet ist. In Fig. 1, the input side first switch group is shown, hereinafter referred to as Group I switches. To receive the signals to be analyzed, several antennas A 1 , A 2 , A 3 and A 4 are provided, which are interconnected via a coupling device AK . This antenna arrangement is necessary because it is no longer possible to work with a single antenna if the reception frequency bands are correspondingly wide. In the present example it is assumed that the received frequency range to be analyzed is between 0.3 and 20.3 GHz. The antenna coupler AK is followed by a first switch circuit W 1 , which divides the reception frequency range into two frequency bands. The frequencies between 0.3 and 16.3 GHz are supplied as a residual frequency band for further analysis to a downstream turnout circuit W 2 . A certain first sub-frequency band, in the present example with a width of 4 GHz, is taken from the second output of the switch circuit W 1 , so that there are frequencies between 16.3 and 20.3 GHz. The respective limit values of this and all subsequent sub-frequency bands include, as will be explained later with reference to FIG. 7, larger "gray zones" which are given by the overlap of the pass bands of the filters. An output voltage U 1 , which corresponds to the voltage value in the first sub-frequency band from 16.3 to 20.3 GHz and is led to a mixer M 1 , is tapped from the crossover circuit via a coupler K 1 (for example a directional coupler) . The superposition frequency f 01 = 15 GHz is fed to this mixer M 1 , so that the intermediate frequency band obtained lies in the frequency range between 1.3 and 5.3 GHz. This first intermediate frequency band is fed to a transmission line, which is designated channel A.

Die Weichenschaltung W 2 zeigt aus dem an ihrem Eingang anliegenden Frequenzband von 0,3 bis 16,3 GHz ein zweites Teilfrequenzband ab, welches zwischen 12,3 und 16,3 GHz liegt. Daraus wird die Ausgangsspannung U 2 durch den Koppler K 2 gewonnen. Diese Signale werden einem Mischer M 2 zugeführt, dessen Überlagerungsfrequenz f 02=11 GHz gewählt ist. Die so erhaltenen, im gemeinsamen Zwischenfrequenzband von 1,3 bis 5,3 GHz liegenden Ausgangssignale gelangen zu einer zweiten Übertragungsleitung, die mit Kanal B bezeichnet ist. Das am oberen Ausgang der Weichenschaltung W 2 liegende Restfrequenzband zwischen 0,3 und 12,3 GHz wird der nächsten Weichenschaltung W 3 zugeführt.The switch circuit W 2 shows a second sub-frequency band from the frequency band present at its input of 0.3 to 16.3 GHz, which is between 12.3 and 16.3 GHz. From this, the output voltage U 2 is obtained by the coupler K 2 . These signals are fed to a mixer M 2 , the beat frequency f 02 = 11 GHz is selected. The output signals thus obtained, which are in the common intermediate frequency band from 1.3 to 5.3 GHz, reach a second transmission line, which is designated channel B. The residual frequency band between 0.3 and 12.3 GHz at the upper output of the switch circuit W 2 is fed to the next switch circuit W 3 .

Die Weichenschaltung W 3 trennt ein Restfrequenzband von 0,3 bis 8,3 GHz ab und liefert den Frequenzbereich von 8,3 bis 12,3 GHz als drittes Teilfrequenzband. Die Signale gelangen zum Mischer M 3, dessen Überlagerungsfrequenz f 03=7 GHz gewählt ist. Das zwischen 1,3 und 5,3 GHz liegende Zwischenfrequenzband wird dem Kanal A zugeführt.The turnout circuit W 3 separates a residual frequency band from 0.3 to 8.3 GHz and supplies the frequency range from 8.3 to 12.3 GHz as the third sub-frequency band. The signals go to mixer M 3 , whose beat frequency f 03 = 7 GHz is selected. The intermediate frequency band between 1.3 and 5.3 GHz is fed to channel A.

Die Signale des oberen Ausgangs der Weichenschaltung W 3 gelangen zu der Weichenschaltung W 4. Diese Weichenschaltung W 4 liefert an ihren unteren Ausgang das vierte Teilfrequenzband zwischen 4,3 und 8,3 GHz und bildet durch den Koppler K 4 N die Spannung U 4 N. Man könnte hier durch eine entsprechend niedrige Überlagerungsfrequenz von 3 GHz eine Umsetzung in das für die Kanäle A und B benötigte Zwischenfrequenzband von 1,3 bis 5,3 GHz erreichen. Es ist jedoch zweckmäßiger, die Umsetzung so vorzunehmen, daß mit relativ hohen Überlagerungsfrequenzen gearbeitet werden kann. Aus diesem Grunde und zur Vermeidung unerwünschter Mischprodukte ist die Überlagerungsfrequenz des nachgeschalteten Mischers M 4 N zu f 04=8 GHz gewählt. Durch das Bandpaßfilter BP 4 N wird die Summenfrequenz der Signale ausgefiltert und die so erhaltenen Signale werden dem Mischer M 2 zugeführt. Dadurch werden Ausgangssignale erhalten, welche ebenfalls im Zwischenfrequenzband von 1,3 bis 5,3 GHz liegen. Diese Signale werden dem Kanal B zugeleitet. Die "resultierende Überlagerungsfrequenz" aus den Einzelüberlagerungsfrequenzen f 04 und f 02 beträgt somit 3 GHz, weil das Teilfrequenzband von 4,3 bis 8,3 GHz im Endergebnis auf 1,3 bis 5,3 GHz umgesetzt wird.The signals of the upper output of the switch circuit W 3 arrive at the switch circuit W 4 . This crossover circuit W 4 supplies the fourth sub-frequency band between 4.3 and 8.3 GHz at its lower output and forms the voltage U 4 N through the coupler K 4 N. A correspondingly low superimposition frequency of 3 GHz could be used to convert this into the intermediate frequency band of 1.3 to 5.3 GHz required for channels A and B. However, it is more expedient to carry out the implementation in such a way that relatively high superimposition frequencies can be used. For this reason and in order to avoid undesired mixing products, the superposition frequency of the downstream mixer M 4 N is chosen to be f 04 = 8 GHz. The sum frequency of the signals is filtered out by the bandpass filter BP 4 N and the signals thus obtained are fed to the mixer M 2 . As a result, output signals are obtained which are also in the intermediate frequency band from 1.3 to 5.3 GHz. These signals are fed to channel B. The "resulting superimposition frequency" from the individual superimposition frequencies f 04 and f 02 is thus 3 GHz, because the sub-frequency band from 4.3 to 8.3 GHz is converted to 1.3 to 5.3 GHz in the end result.

Der obere Ausgang der Weichenschaltung W 4 liefert ein Restfrequenzband, das zwischen 0,3 und 4,3 GHz liegt und somit zugleich das fünfte Teilfrequenzband ist. Durch den Koppler K 4 T wird die Ausgangsspannung U 4 T gewonnen und nach der Umsetzung im Mischer M 4 T mit der Überlagerungsfrequenz f 04=8 GHz werden Ausgangssignale gewonnen, von denen das obere Seitenband durch das Bandpaßfilter BP 4 T ausgeliefert wird. Diese Signale werden zunächst dem Mischer M 3 zugeführt, so daß sich Ausgangssignale ergeben, die ebenfalls zwischen 1,3 und 5,3 GHz liegen. Diese Signale werden dem Kanal A zugeleitet. Die doppelte Umsetzung dient der Vermeidung unerwünschter Mischprodukte. Die resultierende Überlagerungsfrequenz beträgt 1 GHz, wobei im Gegensatz zu den vorangegangenen Umsetzungen die Summenfrequenz und nicht die Differenzfrequenz auf die Kanäle A und B weitergeleitet wird.The upper output of the turnout circuit W 4 supplies a residual frequency band which is between 0.3 and 4.3 GHz and is therefore the fifth sub-frequency band. The output voltage U 4 T is obtained by the coupler K 4 T and after conversion in the mixer M 4 T with the beat frequency f 04 = 8 GHz, output signals are obtained, of which the upper sideband is supplied by the bandpass filter BP 4 T. These signals are first fed to the mixer M 3 , so that there are output signals which are also between 1.3 and 5.3 GHz. These signals are fed to channel A. The double implementation serves to avoid undesired mixed products. The resulting superimposition frequency is 1 GHz, whereby in contrast to the previous implementations, the sum frequency and not the difference frequency is passed on to channels A and B.

Ergänzend ist darauf hinzuweisen, daß die an den Ausgängen der Mischer M 1, M 2, M 3 vorzusehenden Filterschaltungen, welche die Übertragung der bei der Mischung entstehenden Summenfrequenzen verhindern, hier und bei den nachfolgenden Figuren nicht dargestellt sind. Die jeweils dick gezeichneten Verbindungspunkte sollen andeuten, daß hier rückwirkungsfreie Gabelschaltungen vorzusehen sind (z. B. Zirkulatoren oder Hybridschaltungen), welche eine gegenseitige Beeinflussung der eingekoppelten Signale verhindern. Wenn an den Auswerteschaltungen die verschiedenen Frequenzwerte gleichzeitig vorliegen sollen, so müssen in bekannter Weise Verzögerungseinrichtungen vorgesehen werden, welche die unterschiedlichen Verarbeitungszeiten ausgleichen, die z. B. zwischen dem ersten und dem letzten Teilfrequenzband nach deren Umsetzung in das gemeinsame erste Zwischenfrequenzband (d. h. in den Kanälen A und B) aufgetreten sind.In addition, it should be pointed out that the filter circuits which are to be provided at the outputs of the mixers M 1 , M 2 , M 3 and which prevent the transmission of the sum frequencies arising during the mixing are not shown here and in the following figures. The connection points drawn in bold are intended to indicate that feedback-free hybrid circuits are to be provided (e.g. circulators or hybrid circuits), which prevent the coupled signals from influencing each other. If the different frequency values are to be present at the evaluation circuits at the same time, delay devices must be provided in a known manner which compensate for the different processing times which, for. B. between the first and the last sub-frequency band after their implementation in the common first intermediate frequency band (ie in channels A and B ) have occurred.

Wenn die Empfangsfrequenzbänder der Antennen A 1 bis A 4 in das Frequenzschema der Weichenschaltungen passen, könenn die Antennen auch direkt an die jeweilige Weichenschaltung angeschlossen werden. Hat z. B. die Antenne A 4 den Empfangsfrequenzbereich von 0,3 bis 8,3 GHz so können ihre Ausgangssignale direkt in den Eingang der Weichenschaltung W 4 eingespeist werden.If the reception frequency bands of antennas A 1 to A 4 fit into the frequency scheme of the switch circuits, the antennas can also be connected directly to the respective switch circuit. Has z. B. the antenna A 4 the reception frequency range from 0.3 to 8.3 GHz, its output signals can be fed directly into the input of the switch circuit W 4 .

Zusammenfassend ergibt sich bei der Betrachtung der Schaltungsanordnung nach Fig. 1, daß aus dem von den Antennen A 1 bis A 4 aufgenommenen Empfangsfrequenzbereich von 0,3 bis 20,3 GHz jeweils aufeinanderfolgende, 4 GHz breite Teilfrequenzbänder ausgefiltert und durch Umsetzung in ein einziges gemeinsames Zwischenfrequenzband von 1,3 bis 5,3 GHz gebracht werden. Das jeweils aus frequenzmäßig aufeinanderfolgenden Teilfrequenzbändern erhaltene Zwischenfrequenzband von 1,3 bis 5,3 GHz wird so auf die Kanäle A und B verteilt, daß der Kanal A die aus in der Reihenfolge ungeradzahligen und der Kanal B die aus in der Reihenfolge geradzahligen Teilfrequenzbändern gebildeten Signale des Zwischenfrequenzbandes erhält. Dem Kanal A wird somit das erste (16,3 bis 20,3 GHz), dritte (8,3 bis 12,3 GHz) und das fünfte (0,3 bis 4,3 GHz) Teilfrequenzband zugeführt, während der Kanal B das zweite (12,3 bis 16,3 GHz) und vierte (4,3 bis 8,3 GHz) Teilfrequenzband erhält. Im Kanal A werden somit Empfangsfrequenzen übertragen, die ursprünglich zwischen 16,3 und 20,3, 8,3 und 12,3 sowie 0,3 und 4,3 GHz lagen. Dagegen sind im Kanal B die ursprünglichen Empfangsfrequenzen zwischen 12,3 und 16,3 bzw. 4,3 und 8,3 GHz enthalten. In den Kanälen A und B ist jedoch durch die Verwendung des gemeinsamen Zwischenfrequenzbandes nicht mehr unterscheidbar, aus welchem ursprünglichen Frequenzbereich etwaige Signale herstammen. Diese Unterscheidung, d. h. die Anzeige, welches Teilfrequenzband jeweils Ausgangssignale geliefert hat, wird durch die Ausgangsspannungen U 1, U 2, U 3, U 4 N und U 4 T gewonnen, welche als zusätzliche Informationen in einer später zu beschreibenden Art und Weise für die Auswertung herangezogen werden. Die Aufteilung in die einzelnen Teilfrequenzbänder kann an sich beliebig erfolgen, wobei die Gesichtspunkte der unerwünschten Mischprodukte und der relativen Bandbreiten (für die Filterauslegung) zu berücksichtigen sind.In summary, when looking at the circuit arrangement according to FIG. 1, it follows that from the reception frequency range from 0.3 to 20.3 GHz picked up by antennas A 1 to A 4 , successive, 4 GHz wide sub-frequency bands are filtered out and converted into a single common one Intermediate frequency band from 1.3 to 5.3 GHz can be brought. The intermediate frequency band from 1.3 to 5.3 GHz obtained in each case from frequency-consecutive sub-frequency bands is distributed to channels A and B in such a way that channel A comprises the signals formed from odd-numbered sequences and channel B the signals formed from even-numbered sub-frequency bands of the intermediate frequency band. Channel A is thus fed the first (16.3 to 20.3 GHz), third (8.3 to 12.3 GHz) and fifth (0.3 to 4.3 GHz) sub-frequency band, while channel B the second (12.3 to 16.3 GHz) and fourth (4.3 to 8.3 GHz) sub-frequency band. In channel A , reception frequencies are thus transmitted which were originally between 16.3 and 20.3, 8.3 and 12.3 and 0.3 and 4.3 GHz. In contrast, channel B contains the original reception frequencies between 12.3 and 16.3 or 4.3 and 8.3 GHz. In channels A and B , however, it is no longer possible to distinguish from which original frequency range any signals originate from the use of the common intermediate frequency band. This distinction, ie the indication of which sub-frequency band has delivered output signals in each case, is obtained from the output voltages U 1 , U 2 , U 3 , U 4 N and U 4 T , which for additional information in a manner to be described later for the Evaluation can be used. The division into the individual sub-frequency bands can be done as desired, taking into account the aspects of the undesired mixed products and the relative bandwidths (for the filter design).

In Fig. 7 ist in Abhängigkeit von der Frequenz die Dämpfung der verschiedenen Durchlaßbereiche aufgetragen. Im einzelnen ist hierbei auf die Zahlenwerte Bezug genommen, welche bei Fig. 1 bei den Weichenschaltungen W 1 und W 2 auftreten. Das erste Teilfrequenzband welches von 16,3 bis 20,3 GHz reicht wird dem Kanal A zugeführt. Das zweite Teilfrequenzband, welches zwischen 16,3 und 12,3 GHz liegt gelangt in den Kanal B und das dritte Teilfrequenzband, welches zwischen 8,3 und 12,3 GHz liegt wird wiederum zum Kanal A übertragen. Wenn die Weichenschaltungen W 1 bis Wn der verschiedenen Figuren nicht sehr aufwendig ausgelegt werden, so ergeben sich relativ flache Anstiege im Bereich der Filterflanken. Dies ist in Fig. 7 durch die ausgezogenen Linien dargestellt. Dementsprechend treten im Bereich der Grenzfrequenzen bei den verschiedenen Teilfrequenzbändern größere Überlappungen auf. Diese "Grauzonen" sind durch die sich überlappenden Pfeile bei Fig. 7 kenntlich gemacht. FIG. 7 shows the attenuation of the different pass bands as a function of the frequency. In particular, reference is made here to the numerical values which occur in FIG. 1 for the switch circuits W 1 and W 2 . The first sub-frequency band, which ranges from 16.3 to 20.3 GHz, is fed to channel A. The second sub-frequency band, which lies between 16.3 and 12.3 GHz, reaches channel B and the third sub-frequency band, which lies between 8.3 and 12.3 GHz, is in turn transmitted to channel A. If the turnout circuits W 1 to Wn of the different figures are not designed to be very complex, then relatively flat increases result in the area of the filter edges. This is shown in Fig. 7 by the solid lines. Accordingly, larger overlaps occur in the area of the cut-off frequencies in the different sub-frequency bands. These "gray areas" are identified by the overlapping arrows in FIG. 7.

Man kann zwar, wie durch die strichpunktiert angedeuteten Linien gezeigt wird, durch größeren Filteraufwand diese Grauzonen kleiner machen. Es gelingt jedoch nicht, sie völlig zu beseitigen. Darüber hinaus ergeben sich aber bei steileren Filterflanken erhebliche Nachteile dadurch, daß im Übergangsbereich, z. B. bei 16,3 GHz, die gesamte Schaltungsanordnung sehr unempfindlich wird. Ein relativ schwaches Signal von 16,3 GHz wird durch die den strichpunktierten Linien entsprechenden Filter sehr stark bedämpft und deshalb u. U. für die weitere Auswertung nicht mehr zugelassen. Die Gesamtschaltung ist in diesem Bereich sehr unempfindlich. Die den ausgezogenen Linien entsprechenden Filter schwächen dagegen die Signale auch im Bereich bei 16,3 GHz kaum und bringen somit eine wesentlich günstigere Empfindlichkeit der Gesamtanordnung mit sich. Dementsprechend werden die verschiedenen Weichenschaltungen im Bereich der Grenzfrequenzen zwischen den einzelnen Teilfrequenzbändern so ausgelegt, daß dort ihre Dämpfung a noch nicht über das erträgliche Maß angestiegen ist. Die auftretenden Grauzonen können ohne weiteres in Kauf genommen werden, weil eine Unterscheidung dadurch erzielt wird, daß einmal das Signal in den Kanal A und zum anderen in den Kanal B kommt. Bei Auftreten der Empfangsfrequenz von 16,3 GHz wird nämlich sowohl das erste Teilfrequenzband als auch das zweite Teilfrequenzband belegt. Bei der weiteren Auswertung ergibt sich in einer später noch zu beschreibenden Weise im Endergebnis eine doppelte Anzeige des gleichen Frequenzwertes, wenn das Empfangssignal im Graubereich gelegen hat. You can, as shown by the dash-dotted lines, make these gray areas smaller by using more filters. However, they cannot be completely eliminated. In addition, there are considerable disadvantages with steeper filter edges that in the transition area, for. B. at 16.3 GHz, the entire circuit arrangement is very insensitive. A relatively weak signal of 16.3 GHz is very strongly attenuated by the filters corresponding to the dash-dotted lines and therefore u. U. no longer permitted for further evaluation. The overall circuit is very insensitive in this area. The filters corresponding to the solid lines, on the other hand, hardly weaken the signals even in the 16.3 GHz range and thus bring about a significantly more favorable sensitivity of the overall arrangement. Accordingly, the various switch circuits in the area of the cut-off frequencies between the individual sub-frequency bands are designed so that their attenuation a has not yet risen above the tolerable level. The gray areas that occur can easily be accepted because a distinction is made in that the signal enters channel A and channel B. When the reception frequency of 16.3 GHz occurs, both the first sub-frequency band and the second sub-frequency band are occupied. In the further evaluation, in a manner to be described later, the end result shows a double display of the same frequency value if the received signal was in the gray area.

Die Ausgangssignale der Kanäle A und B der Weichengruppe I nach Fig. 1 werden weiteren Weichengruppen zugeführt, welche in Fig. 2 näher dargestellt sind. Der Kanal A wird der Weichengruppe IIA zugeleitet und zwar über die Klemme 2 a. Der zu verarbeitende Frequenzbereich liegt somit zwischen 1,3 und 5,3 GHz. Auch hier erfolgt analog zu der Weichenanordnung nach Fig. 1 die Abspaltung von weiteren, jetzt frequenzmäßig engeren Teilfrequenzbändern durch Weichenschaltungen W 5 A, W 6 A und W 7 A, die in Kette geschaltet sind. Die Breite der neuen Teilfrequenzbänder ist bei dieser Schaltung zu nur 1 MHz gewählt, so daß an dem unteren Ausgang der Weichenschaltung W 5 A die Frequenzen zwischen 4,3 und 5,3 GHz vorhanden sind (erstes Teilfrequenzband der Weichengruppe IIA). Daraus wird über den Koppler K 5 A die Ausgangsspannung U 5 erzeugt. Die so erhaltenen Signale gelangen zu einem Mischer M 5, dessen Überlagerungsfrequenz f 05=4 GHz gewählt ist. Dadurch ergeben sich Signale, deren Differenzfrequenz zwischen 0,3 und 1,3 GHz liegen (zweites Zwischenfrequenzband). Die Signale gelangen zu einem Kanal AB 1.The output signals of the channels A and B of the switch group I according to FIG. 1 are fed to further switch groups, which are shown in more detail in FIG. 2. Channel A is routed to switch group II A via terminal 2 a . The frequency range to be processed is therefore between 1.3 and 5.3 GHz. Here, too, analogous to the switch arrangement according to FIG. 1, further, now narrower sub-frequency bands are split off by switch circuits W 5 A, W 6 A and W 7 A , which are connected in a chain. The width of the new sub-frequency bands in this circuit is chosen to be only 1 MHz, so that the frequencies between 4.3 and 5.3 GHz are present at the lower output of the crossover circuit W 5 A (first sub-frequency band of crossover group II A) . From this, the output voltage U 5 is generated via the coupler K 5 A. The signals obtained in this way arrive at a mixer M 5 , whose beat frequency f 05 = 4 GHz is selected. This results in signals whose differential frequency is between 0.3 and 1.3 GHz (second intermediate frequency band). The signals go to a channel AB 1 .

Die nächste Weichenschaltung W 6 A zweigt mit ihrem unteren Ausgang das zweite Teilfrequenzband zwischen 3,3 und 4,3 GHz ab und über den Koppler K 6 wird die Ausgangsspannung U 6 erzeugt. Das so erhaltene Signal gelangt zum Umsetzer M 6, 8, dessen Überlagerungsfrequenz f 06,8=3 GHz gewählt ist. Somit werden auch hier als Differenzfrequenzen Frequenzwerte von 0,3 bis 1,3 GHz, d. h. im zweiten Zwischenfrequenzband erhalten.The next turnout circuit W 6 A branches off with its lower output the second sub-frequency band between 3.3 and 4.3 GHz and the output voltage U 6 is generated via the coupler K 6 . The signal obtained in this way reaches the converter M 6, 8 , whose superposition frequency f 06.8 = 3 GHz is selected. Thus, frequency values from 0.3 to 1.3 GHz, ie in the second intermediate frequency band, are also obtained as differential frequencies.

Durch die Weichenschaltung W 7 A wird das dritte Teilfrequenzband zwischen 2,3 und 3,3 GHz ausgekoppelt, wobei durch den Koppler K 7 die Ausgangsspannung U 7 entnommen wird. Durch einen Mischer M 7, dessen Überlagerungsfrequenz f 07=2 GHz gewählt ist, wird die Umsetzung in das zweite Zwischenfrequenzband von 0,3 bis 1,3 GHz vorgenommen. Das so erhaltene Signal wird dem Kanal AB 1 zugeleitet.The third sub-frequency band between 2.3 and 3.3 GHz is decoupled by the switch circuit W 7 A , the output voltage U 7 being taken by the coupler K 7 . The mixer is converted into the second intermediate frequency band from 0.3 to 1.3 GHz by means of a mixer M 7 , whose superposition frequency f 07 = 2 GHz is selected. The signal thus obtained is fed to channel AB 1 .

Vom vierten Teilfrequenzband zwischen 1,3 und 2,3 GHz wird durch den Koppler K 8 die Ausgangsspannung U 8 entnommen. Die Signale gelangen zu einem Mischer M 8, dessen Überlagerungsfrequenz f 08 zu 2 GHz gewählt ist. Durch das Bandpaßfilter BP 8 wird nur die Summenfrequenz durchgelassen, so daß dem bereits erwähnten Mischer M 6,8 Frequenzen zwischen 3,3 und 4,3 GHz zugeführt werden. Durch die im Mischer M 6,8 vorgenommene weitere Umsetzung werden als Differenzfrequenz wiederum Werte zwischen 0,3 und 1,3 GHz also im zweiten Zwischenfrequenzband gebildet, welche dem Kanal AB 2 zugeführt werden. Die resultierende Überlagerungsfrequenz beträgt somit für das vierte Teilfrequenzband 1 GHz.The output voltage U 8 is taken from the fourth sub-frequency band between 1.3 and 2.3 GHz by the coupler K 8 . The signals arrive at a mixer M 8 , the superposition frequency f 08 of which is selected at 2 GHz. The bandpass filter BP 8 only allows the sum frequency to pass, so that the mixer M 6.8 mentioned above is supplied with frequencies between 3.3 and 4.3 GHz. As a result of the further conversion carried out in the mixer M 6.8 , values between 0.3 and 1.3 GHz, that is to say in the second intermediate frequency band, are again formed as the differential frequency and are supplied to the channel AB 2 . The resulting beat frequency is therefore 1 GHz for the fourth sub-frequency band.

In analoger Weise zu dem Schaltungsaufbau nach Fig. 1 ist somit auch hier so vorgegangen, daß die (jeweils 1 MHz breiten) Teilfrequenzbänder der Weichengruppe IIA abwechselnd dem Kanal AB 1 (ungeradzahlige Teilfrequenzbänder) und dem Kanal AB 2 (geradzahlige Teilfrequenzbänder) zugeführt werden. Im Kanal AB 1 sind die Frequenzbereiche von 4,3 bis 5,3 und von 2,3 bis 3,3 GHz aus dem Kanal A des ersten Zwischenfrequenzbandes enthalten. Dagegen gelangen die Frequenzbereiche von 3,3 bis 4,3 GHz und von 1,3 bis 2,3 GHz in den Kanal AB 2.In an analogous manner to the circuit structure according to FIG. 1, the procedure here is also such that the (1 MHz wide) sub-frequency bands of the crossover group II A are alternately fed to channel AB 1 (odd-numbered sub-frequency bands) and channel AB 2 (even-numbered sub-frequency bands) . Channel AB 1 contains the frequency ranges from 4.3 to 5.3 and from 2.3 to 3.3 GHz from channel A of the first intermediate frequency band. In contrast, the frequency ranges from 3.3 to 4.3 GHz and from 1.3 to 2.3 GHz reach channel AB 2 .

Die im unteren Teil der Fig. 2 dargestellte Weichengruppe IIB ist genau so aufgebaut wie die Weichengruppe IIA. Die einzelnen Weichenschaltungen W 5 B, W 6 B und W 7 B haben die gleichen Frequenzbereiche wie bei der Weichengruppe IIA, wie sich aus den in den jeweiligen Kästchen angegebenen Frequenzwerten ergibt. Die Zusammenschaltung auf die beiden Kanäle AB 1 und AB 2 erfolgt in gleicher Weise wie bei der Weichengruppe IIA. Dies bedeutet, daß auf dem Kanal AB 1 die vom Kanal B kommenden ungeradzahligen Teilfrequenzbänder zwischen 4,3 und 5,3 sowie 2,3 und 3,3 GHz enthalten sind, während dem Kanal AB 2 aus dem Kanal B die geradzahligen Teilfrequenzbänder zwischen 3,3 und 4,3 sowie 1,3 und 2,3 GHz zugeführt werden.The switch group II B shown in the lower part of FIG. 2 is constructed exactly as the switch group II A. The individual turnout circuits W 5 B , W 6 B and W 7 B have the same frequency ranges as for turnout group II A , as can be seen from the frequency values given in the respective boxes. The interconnection to the two channels AB 1 and AB 2 takes place in the same way as for the switch group II A. This means that on channel AB 1 the odd-numbered sub-frequency bands between 4.3 and 5.3 and 2.3 and 3.3 GHz coming from channel B are contained, while on channel AB 2 from channel B the even-numbered sub-frequency bands between 3 , 3 and 4.3 as well as 1.3 and 2.3 GHz.

Zur Umsetzung werden die bei der Weichengruppe IIA bereits erwähnten Mischer M 5, M 7, M 8, M 6,8 ebenfalls mit benutzt, was wegen der gleichen Teilfrequenzbänder bei den Weichengruppen IIA und IIB ohne weiteres möglich ist und das gleiche zweite Zwischenfrequenzband von 0,3 bis 1,3 GHz und die gleichen (resultierenden) Überlagerungsfrequenzen ergibt. Die zugehörigen Ausgangsspannungen sind mit U 5 B bis U 8 B bezeichnet.For the implementation, the mixers M 5 , M 7 , M 8 , M 6 , 8 already mentioned in the switch group II A are also used, which is easily possible because of the same sub-frequency bands in the switch groups II A and II B and the same second Intermediate frequency band from 0.3 to 1.3 GHz and the same (resulting) beat frequencies results. The associated output voltages are designated U 5 B to U 8 B.

Die Schaltungsanordnung nach Fig. 3, welche sich an die Ausgangsklemmen 3 a und 3 b von Fig. 2 anschließt, enthält zwei Weichengruppen IIIA und IIIB. Die obere Weichengruppe IIIA weist eine Kettenschaltung von Weichenschaltungen W 9 A, W 10 A, W 11 A und W 12 A auf, wobei hier Teilfrequenzbänder von nur noch 0,2 GHz Breite ausgekoppelt werden. Die Verteilung der neuen Teilfrequenzbänder auf die Weichenschaltungen ist analog zu den vorhergehenden Figuren gewählt. Im einzelnen koppelt die Weichenschaltung W 9 A das Teilfrequenzband zwischen 1,1 und 1,3 GHz aus. Bei der Weichenschaltung W 10 A liegt das ausgekoppelte Teilfrequenzband zwischen 0,9 und 1,1 GHz, bei der Weichenschaltung W 11 A zwischen 0,7 und 0,9 GHz bei der Weichenschaltung W 12 A zwischen 0,5 und 0,7 GHz und das letzte Teilfrequenzband umfaßt Werte zwischen 0,3 und 0,5 GHz. Die jeweils auftretenden Ausgangsspannungswerte werden durch entsprechende Koppler K 9 A bis K 13 A abgezweigt und sind mit U 9 A bis U 13 A bezeichnet. Die Empfangssignale gelangen zu den Mischern M 9 A bis M 12 A, deren Überlagerungsfrequenzen f 09 bis f 012 jeweils um 0,2 GHz unterschiedlich gewählt sind. Beim Mischer M 13 A wird zunächst mit f 013A=0,4 GHz nach oben umgesetzt und damit die Summenfrequenz (nach Filterung durch das Bandpaßfilter BP 13 A) im Mischer M 11 A in die Differenzfrequenz transponiert, die zwischen 0,1 und 0,3 GHz liegt. Die resultierende Überlagerungsfrequenz liegt somit für das fünfte Teilfrequenzband bei 0,2 GHz. Dadurch tritt an den Ausgängen dieser Mischer im Endergebnis ein (drittes) Zwischenfrequenzband auf, das zwischen 0,1 und 0,3 GHz liegt. Die Reihenfolge der Verteilung der einzelnen Teilfrequenzbänder von jeweils 0,2 GHz Bandbreite erfolgt wiederum so, daß die in der Reihenfolge ungeradzahligen Teilfrequenzbänder (erstes Teilfrequenzband von 1,1 bis 1,3 GHz; drittes Teilfrequenzband von 0,7 bis 0,9 GHz; fünftes Teilfrequenzband von 0,3 bis 0,5 GHz) dem Kanal AB 11 zugeführt werden. Die in der Reihenfolge geradzahligen Teilfrequenzbänder (zweites Teilfrequenzband von 0,9 bis 1,1 GHz; viertes Teilfrequenzband von 0,5 bis 0,7 GHz) werden dagegen in den Kanal AB 21 eingespeist. An den Ausgängen 4 a und 4 b der beiden Kanäle AB 11 und AB 21 liegen somit die Empfangsfrequenzen nur noch im dritten Zwischenfrequenzband, d. h. zwischen 0,1 und 0,3 GHz.The circuit arrangement according to FIG. 3, which connects to the output terminals 3 a and 3 b of FIG. 2, contains two switch groups III A and III B. The upper switch group III A has a chain connection of switch circuits W 9 A , W 10 A , W 11 A and W 12 A , with partial frequency bands of only 0.2 GHz width being decoupled here. The distribution of the new sub-frequency bands over the turnout circuits is chosen analogously to the previous figures. In particular, the crossover circuit W 9 A decouples the sub-frequency band between 1.1 and 1.3 GHz. With the W 10 A turnout, the decoupled sub-frequency band lies between 0.9 and 1.1 GHz, with the W 11 A turnout between 0.7 and 0.9 GHz and with the W 12 A turnout between 0.5 and 0.7 GHz and the last sub-frequency band comprises values between 0.3 and 0.5 GHz. The respectively occurring output voltage values are branched off by corresponding couplers K 9 A to K 13 A and are designated U 9 A to U 13 A. The received signals go to the mixers M 9 A to M 12 A , the beat frequencies f 09 to f 012 of which are selected differently by 0.2 GHz. In the M 13 A mixer, the first step is to convert it up to f 013 A = 0.4 GHz, thus transposing the total frequency (after filtering by the BP 13 A bandpass filter ) in the M 11 A mixer to the difference frequency, which is between 0.1 and 0 .3 GHz. The resulting beat frequency is thus 0.2 GHz for the fifth sub-frequency band. As a result, a (third) intermediate frequency band occurs between 0.1 and 0.3 GHz at the outputs of these mixers. The order of the distribution of the individual sub-frequency bands, each with a bandwidth of 0.2 GHz, is again such that the sub-frequency bands in the order are odd (first sub-frequency band from 1.1 to 1.3 GHz; third sub-frequency band from 0.7 to 0.9 GHz; fifth sub-frequency band from 0.3 to 0.5 GHz) are fed to channel AB 11 . In contrast, the even-numbered sub-frequency bands (second sub-frequency band from 0.9 to 1.1 GHz; fourth sub-frequency band from 0.5 to 0.7 GHz) are fed into channel AB 21 . At the outputs 4 a and 4 b of the two channels AB 11 and AB 21 , the reception frequencies are only in the third intermediate frequency band, ie between 0.1 and 0.3 GHz.

Im unteren Teil der Fig. 3 ist eine weitere Weichengruppe IIIB dargestellt. Der Aufbau dieser Weichengruppen IIIB mit den Weichenschaltungen W 9 B, W 10 B, W 11 B und W 12 B ist völlig gleich der Weichengruppe IIIA gewählt und auch die jeweils verarbeiteten Frequenzen (Teilfrequenzbänder und Restfrequenzen sowie drittes Zwischenfrequenzband) ergeben die gleichen Werte wie bei der Weichengruppe IIIA. Dementsprechend sind auch die jeweiligen Frequenzen für die Überlagerungsoszillatoren M 9 B, M 10 B, M 11 B, M 12 B und M 13 B völlig gleich den jeweils analog bezeichneten Mischern M 9 A bis M 13 A der Weichengruppe IIIA. Die Verteilung der jeweiligen Ausgangsspannungen in den einzelnen Teilfrequenzbändern wird durch die Koppler K 9 B bis K 13 B bestimmt und liefert Werte, welche mit U 9 B bis U 13 B bezeichnet sind.A further switch group III B is shown in the lower part of FIG. 3. The structure of these turnout groups III B with the turnout circuits W 9 B , W 10 B , W 11 B and W 12 B is chosen exactly the same as turnout group III A and the respective processed frequencies (sub-frequency bands and residual frequencies as well as third intermediate frequency band) give the same values as with switch group III A. Accordingly, the respective frequencies for the local oscillators M 9 B , M 10 B , M 11 B , M 12 B and M 13 B are completely the same as the respective mixers M 9 A to M 13 A of the switch group III A. The distribution of the respective output voltages in the individual sub-frequency bands is determined by the couplers K 9 B to K 13 B and provides values which are denoted by U 9 B to U 13 B.

Ein Unterschied gegenüber der Weichengruppe IIIA besteht bei der Weichengruppe IIIB darin, daß hier die ungeradzahligen Teilfrequenzbänder, (erstes Teilfrequenzband von 1,1 bis 1,3 GHz; drittes Teilfrequenzband von 0,7 bis 0,9 GHz und fünftes Teilfrequenzband von 0,3 bis 0,5 GHz) dem Kanal AB 21 zugeführt werden, während die geradzahligen Teilfrequenzbänder (zweites Teilfrequenzband von 0,9 bis 1,1 GHz, viertes Teilfrequenzband von 0,5 bis 0,7 GHz) in den Kanal AB 11 eingespeist sind.A difference from the switch group III A is in the switch group III B in the fact that here the odd frequency bands (first frequency sub-band of 1.1 to 1.3 GHz; third sub-frequency band of 0.7 to 0.9 GHz and the fifth sub-frequency band of 0 , 3 to 0.5 GHz) are fed to channel AB 21 , while the even-numbered sub-frequency bands (second sub-frequency band from 0.9 to 1.1 GHz, fourth sub-frequency band from 0.5 to 0.7 GHz) are fed into channel AB 11 are.

In Fig. 4 ist die weitere Auswertung der von der Schaltung nach Fig. 3 gelieferten Signale der Kanäle AB 11 und AB 21 dargestellt. An der Klemme 4 a wird der Kanal AB 11 zugeführt, welcher eine Bandbreite von 100 bis 300 MHz hat. Die Analyse dieses Frequenzbereichs von 200 MHz Bandbreite erfolgt in einer Filterbank A, welche aus 43 parallelgeschalteten Bandpässen BP 1 bis BP 43 besteht. Jeder dieser Bandpässe hat eine Bandbreite von 10 MHz, wobei die jeweilige Mittenfrequenz in dem entsprechenden Kästchen angegeben ist. Der Bandpaß BP 1 reicht somit in seinem Durchlaßbereich von 90 bis 100 MHz. Der für die höchste Frequenz zuständige Bandpaß BP 43 hat einen Durchlaßbereich von 300 bis 310 MHz. Die jeweils nach Gleichrichtung vorliegenden Ausgangsspannungen an den einzelnen Bandpässen BP 1 bis BP 43 der Filterbank A sind mit UF 1 bis UF 43 bezeichnet. Die Tatsache, daß der Bandpaß BP 1 und der Bandpaß BP 43 eigentlich außerhalb des dritten Zwischenfrequenzbandes liegt, ist darin begründet, daß durch die Modulation der Empfangssignale auch in den Randfrequenzbereichen noch Signalanteile auftreten können. FIG. 4 shows the further evaluation of the signals of the channels AB 11 and AB 21 supplied by the circuit according to FIG. 3. At the terminal 4 a , the channel AB 11 is supplied, which has a bandwidth of 100 to 300 MHz. This frequency range of 200 MHz bandwidth is analyzed in a filter bank A , which consists of 43 bandpasses BP 1 to BP 43 connected in parallel. Each of these bandpasses has a bandwidth of 10 MHz, the respective center frequency being indicated in the corresponding box. The bandpass filter BP 1 thus extends in its passband from 90 to 100 MHz. The bandpass BP 43 responsible for the highest frequency has a passband of 300 to 310 MHz. The output voltages present at the individual band-pass filters BP 1 to BP 43 of filter bank A after rectification are designated UF 1 to UF 43 . The fact that the bandpass filter BP 1 and the bandpass filter BP 43 actually lies outside the third intermediate frequency band is due to the fact that the modulation of the received signals can also cause signal components in the peripheral frequency ranges.

Der Kanal AB 21 wird über die Klemme 4 b einer Filterbank B zugeführt, welche ebenso aufgebaut ist wie die Filterbank A. Es sind somit ebenfalls 43 Bandpässe vorgesehen, welche mit BP 44 bis BP 86 bezeichnet sind, wobei jeder wiederum eine Bandbreite von 10 MHz hat. Die Ausgangsspannungen nach Gleichrichtung sind bei der Filterbank B entsprechend mit UF 44 bis UF 86 bezeichnet.Channel AB 21 is fed via terminal 4 b to a filter bank B , which is constructed in the same way as filter bank A. There are therefore also 43 band passes, which are designated BP 44 to BP 86 , each of which in turn has a bandwidth of 10 MHz. The output voltages after rectification are correspondingly designated UF 44 to UF 86 in filter bank B.

Es besteht nun die Aufgabe, anhand der bei den jeweiligen Weichengruppen gemessenen Ausgangsspannungen U 1 bis U 13 A, U 13 B der einzelnen Teilfrequenzbänder sowie unter Zuhilfenahme der Ausgangsspannungen der Filterbänke A und B nach Fig. 4 durch eine entsprechende logische Verknüpfung herauszufinden, in welchem Frequenzband ein Empfangssignal ursprünglich gelegen hat. Eine weitere Aufgabe besteht darin, daß bei Empfangssignalen, deren Frequenz in einen der Graubereiche der Weichengruppen fällt, ebenfalls die Frequenzlage eindeutig festzustellen. Für diese Aufgaben sind die Auswerteschaltungen nach Fig. 5 und Fig. 6 vorgesehen, welche so aneinandergesetzt zu denken sind, daß die Fig. 6 rechts an die Fig. 5 angefügt wird.It is now the task of using the output voltages U 1 to U 13 A , U 13 B of the individual sub- frequency bands measured in the respective switch groups and with the aid of the output voltages of the filter banks A and B according to FIG Frequency band originally received a received signal. Another task is to ensure that the frequency position of reception signals whose frequency falls into one of the gray areas of the switch groups is also clearly determined. The evaluation circuits are for these tasks according to Fig. 5 and Fig. 6 are provided which are to think are sequentially arranged such that the FIG. 6 is attached to the right Fig. 5.

Die verschiedenen Ausgangsspannungswerte U 1 bis U 13 A und U 13 B der Fig. 1 mit 3 werden Lesespeichern zugeführt, die nachfolgend jeweils durch die Buchstabenkombination ROM gekennzeichnet sind (ROM=read only memory). Die jeweiligen Ausgangsspannungswerte haben entweder den Wert 0 (d. h. kein Ausgangssignal vorhanden) oder den Wert 1 (d. h. Ausgangssignal vorhanden). Jede derartige logische 1 setzt im Lesespeicher ROM die zugehörige Frequenzzahl, d. h. eine Kombination von bits, welche in codierter Form den Frequenzwert der jeweiligen resultierenden Überlagerungsfrequenz enthält. Es ist somit bei der resultierenden Überlagerungsfrequenz derjenige Frequenzwert maßgebend, welcher der Differenz des jeweiligen Frequenzbandes abzüglich des zugehörigen gemeinsamen Zwischenfrequenzbandes entspricht.The different output voltage values U 1 to U 13 A and U 13 B of FIG. 1 with 3 are supplied to read memories which are each subsequently identified by the letter combination ROM (ROM = read only memory). The respective output voltage values have either the value 0 (ie no output signal available) or the value 1 (ie output signal available). Each such logical 1 sets the associated frequency number in the read-only memory ROM, ie a combination of bits, which contains the frequency value of the respective resulting superposition frequency in coded form. The frequency value which corresponds to the difference of the respective frequency band minus the associated common intermediate frequency band is therefore decisive for the resulting superposition frequency.

Die zugehörigen Weichengruppen der Fig. 1 mit 3 sind bei den Lesespeichern ROM durch die entsprechenden römischen Ziffern und ergänzend durch die großen Buchstaben gekennzeichnet. Im oberen Teil der Fig. 5 werden die Ausgangsspannungen U 1, U 3 und U 4 T (ungeradzahlige Teilfrequenzbänder aus Fig. 1) dem Lesespeicher ROM-I-U zugeleitet. Hier und nachfolgend steht der Buchstabe U jeweils für ungerade Teilfrequenzbänder. Die ungeradzahligen Ausgangsspannungen U 5 A und U 7 A der Weichengruppe IIA nach Fig. 2 werden dem Lesespeicher ROM-IIA-U zugeführt. Die geradzahligen Ausgangsspannungen U 6 A und U 8 A der Weichengruppe IIA nach Fig. 2 werden in den Lesespeicher ROM-IIA-G eingegeben. Die ungeradzahligen Teilfrequenzbänder entsprechend den Ausgangsspannungen U 9 A, U 11 A und U 13 A der Weichengruppe IIIA aus Fig. 3 gelangen in den Lesespeicher ROM-IIIA-U, während der Lesespeicher ROM-IIIB-G die Ausgangsspannungen U 10 B und U 12 B der geradzahligen Teilfrequenzbänder der Weichengruppe IIIB nach Fig. 3 erhält.The associated switch groups in FIGS . 1 and 3 are identified in the read memories ROM by the corresponding Roman numerals and additionally by the large letters. In the upper part of FIG. 5, the output voltages U 1 , U 3 and U 4 T (odd-numbered partial frequency bands from FIG. 1) are fed to the read memory ROM-I- U . Here and below, the letter U stands for odd sub- frequency bands. The odd-numbered output voltages U 5 A and U 7 A of the switch group II A according to FIG. 2 are supplied to the read memory ROM-II A - U. The even-numbered output voltages U 6 A and U 8 A of the switch group II A according to FIG. 2 are entered into the read memory ROM-II A - G . The odd-numbered partial frequency bands corresponding to the output voltages U 9 A , U 11 A and U 13 A of the switch group III A from FIG. 3 reach the read memory ROM-III A - U , while the read memory ROM-III B - G the output voltages U 10 B and U 12 B of the even-numbered partial frequency bands of the switch group III B according to FIG. 3.

Analog erhält der im unteren Teil von Fig. 5 dargestellte Lesespeicher ROM-I-G die geradzahligen Ausgangsspannungen U 2 und U 4 N der Weichengruppe I, der Lesespeicher ROM-IIB-U die ungeradzahligen Ausgangsspannungen U 5 B und U 7 B der Weichengruppe IIB, der Lesespeicher ROM-IIB-G die geradzahligen Ausgangsspannungen U 6 B und U 8 B der Weichengruppe IIB, der Lesespeicher ROM-IIIA-U die ungeradzahligen Ausgangsspannungen U 9 A, U 11 A und U 13 A der Weichengruppe IIIA und schließlich der Lesespeicher ROM-IIIB-G die geradzahligen Ausgangsspannungen U 10 B und U 12 B der Weichengruppe IIIB.Analogously, the read memory ROM-I- G shown in the lower part of FIG. 5 receives the even-numbered output voltages U 2 and U 4 N of the switch group I, the read-memory ROM-II B - U the odd-numbered output voltages U 5 B and U 7 B of the switch group II B , the read memory ROM-II B - G the even-numbered output voltages U 6 B and U 8 B of the switch group II B , the read-memory ROM-III A - U the odd-numbered output voltages U 9 A , U 11 A and U 13 A of the switch group III A and finally the read-only memory ROM-III B - G the even-numbered output voltages U 10 B and U 12 B of the switch group III B.

Die Frequenzzahl von ROM-I-U wird zwei parallelen Addierstufen AD 11 und AD 12 zugeführt, wobei AD 11 am zweiten Eingang die Frequenzzahl von ROM-IIA-U erhält, während AD 12 zusätzlich die Frequenzzahl von ROM-IIA-G zugeleitet wird. Der Addierstufe AD 11 ist eine weitere Addierstufe AD 13 nachgeschaltet, welche auch die Frequenzzahl von ROM-IIA-U erhält. Nach der Addierstufe AD 12 folgt die Addierstufe AD 14, der die Frequenzzahl von ROM-IIIB-G zugeführt wird. Der Ausgang der Addierstufe AD 13 ist im Vielfach mit den Summierstufen S 11 bis S 143 verbunden, die später näher beschrieben werden und denen somit die jeweils resultierende Frequenzzahl aus den Weichengruppen zugeführt wird. Das Ergebnis am Ausgang der Addierstufe AD 14 gelangt im Vielfach zu den Summierstufen S 21 bis S 243.The frequency number from ROM-I- U is fed to two parallel adder stages AD 11 and AD 12 , AD 11 receiving the frequency number from ROM-II A - U at the second input, while AD 12 additionally receives the frequency number from ROM-II A - G becomes. The adder AD 11 is followed by a further adder AD 13 , which also receives the frequency number from ROM-II A - U. The adder AD 12 is followed by the adder AD 14 , to which the frequency number from ROM-III B - G is fed. The output of the adder stage AD 13 is in many cases connected to the summing stages S 11 to S 143 , which will be described in more detail later and to which the resulting frequency number from the crossover groups is thus supplied. The result at the output of the adder stage AD 14 is often passed to the summation stages S 21 to S 243 .

Die Frequenzzahl von ROM-I-G wird den beiden parallelen Addierstufen AD 21 und AD 22 zugeführt, wobei AD 21 am zweiten Eingang die Frequenzzahl von ROM-IIB-U und AD 22 die Frequenzzahl von ROM-IIB-G erhält. Das Ergebnis von AD 21 wird eine Addierstufe AD 23 zugeleitet, welche die Frequenzzahl von ROM-IIIA-U erhält. Der so erhaltene Wert wird Summierstufen S 31 bis S 343 im Vielfach zugeführt. Das Ausgangssignal von AD 22 gelangt zu einer Addierstufe AD 2 welche am zweiten Eingang die Frequenzzahl von ROM-IIIB-G erhält. Die nach der Addition in AD 24 erhaltene Frequenzzahl wird im Vielfach Summierstufen S 41 bis S 443 zugeführt.The frequency number of ROM-I- G is fed to the two parallel adder stages AD 21 and AD 22 , AD 21 receiving the frequency number of ROM-II B - U and AD 22 the frequency number of ROM-II B - G at the second input. The result of AD 21 is fed to an adder AD 23 , which receives the frequency number from ROM-III A - U. The value obtained in this way is supplied in multiples to summing stages S 31 to S 343 . The output signal from AD 22 reaches an adder stage AD 2 which receives the frequency number from ROM-III B - G at the second input. The frequency number obtained after the addition in AD 24 is supplied in multiple summing stages S 41 to S 443 .

Im rechten Teil der Fig. 5 ist die Verknüpfung dieser von den ROM-Speichern erhaltenen Informationen mit den am Ausgang der Filterbank A erhaltenen Spannungswerten UF 1 bis UF 43 dargestellt, wobei zur Vereinfachung nur die Verarbeitung des ersten Ausgangssignals UF 1 und des letzten Ausgangssignals UF 43 näher gezeichnet ist.The right part of FIG. 5 shows the combination of this information obtained from the ROM memories with the voltage values UF 1 to UF 43 obtained at the output of the filter bank A , with only the processing of the first output signal UF 1 and the last output signal UF being simplified 43 is drawn closer.

Von jedem Spannungswert UF 1 bis UF 43 wird die absolute Größe des Spannungswertes bestimmt und in ein Digitalwort umgesetzt, wozu die Analog-Digital-Umformer DPM 1 bis DPM 43 herangezogen werden. Diese Pegelinformation gelangt zu dem Rechner RE, in welchem die Auswertung der einzelnen Informationen durchgeführt wird.The absolute magnitude of the voltage value is determined from each voltage value UF 1 to UF 43 and converted into a digital word, for which purpose the analog-digital converters DPM 1 to DPM 43 are used. This level information reaches the computer RE , in which the evaluation of the individual information is carried out.

Die einzelnen Spannungswerte UF 1 bis UF 43 werden außerdem als 1- bit-Information (Spannung vorhanden=1, Spannung fehlt=0) jeweils einem Lesespeicher ROM 1 bis ROM 43 zugeführt.The individual voltage values UF 1 to UF 43 are also each supplied to a read memory ROM 1 to ROM 43 as 1-bit information (voltage present = 1, voltage missing = 0).

Eine logische 1 ruft in dem zugehörigen Lesespeicher ROM 1 bis ROM 43 die entsprechende, das jeweilige Frequenzband kennzeichnende, Frequenzzahl auf, die dann am Ausgang bereitgestellt wird. Jedem der Speicher ROM 1 bis ROM 3 ist eine Zeile von Summiereinrichtungen nachgeschaltet, die aus jeweils vier im Vielfach geschalteten Summierstufen S 11, S 21, S 31 und S 41 (für ROM 1) und S 143, S 243, S 343, S 443 (für ROM 43) besteht. Insgesamt ergibt sich also für die Filterbank A eine Summiermatrix von 43 Spalten mit je vier Zeilen.A logical 1 calls in the associated read memory ROM 1 to ROM 43 the corresponding frequency number which characterizes the respective frequency band and which is then provided at the output. Each of the memories ROM 1 to ROM 3 is followed by a line of summing devices, each of which consists of four summing stages S 11 , S 21 , S 31 and S 41 (for ROM 1 ) and S 143 , S 243 , S 343 , S connected in multiples 443 (for ROM 43 ). All in all, filter bank A has a summation matrix of 43 columns with four rows each.

Die Summierstufen S 11 bis S 443 bilden aus den beiden, jeweils bei ihnen anliegenden Frequenzzahlen eine Gesamtfrequenzzahl, welche dem Rechner RE zugeführt wird. Diese Gesamtfrequenzzahl gibt den Frequenzwert des jeweils empfangenen Signals an. Um eindeutige Resultate zu erhalten, müssen die Addierstufen AD 11 bis AD 24 und die Summierstufe S 11 bis S 443 so ausgelegt sein, daß sie nur dann Summen-Ausgangssignale abgeben, wenn beide Eingänge gleichzeitig bzw. innerhalb eines bestimmten Zeitraumes (abhängig von der Verarbeitungszeit) belegt sind. Somit erhält nur diejenige Zeile der Summiermatrix, die dem jeweiligen Signalweg entspricht, eine Frequenzzahl, weil nur dort nacheinander drei Weichengruppen belegt sind. Da auch nur eine Spalte (jeweils nur ein Empfangssignal vorausgesetzt) durch eine Frequenzzahl belegt ist, markiert die im Schnittpunkt von belegter Zeile und belegter Spalte liegende Summierstufe Snm genau den richtigen Frequenzwert des Empfangssignals und liefert die Gesamtfrequenzzahl an den Rechner RE.The summing stages S 11 to S 443 form a total frequency number from the two frequency numbers applied to them, which is fed to the computer RE . This total frequency number indicates the frequency value of the signal received in each case. In order to obtain clear results, the adder stages AD 11 to AD 24 and the summing stage S 11 to S 443 must be designed in such a way that they only emit sum output signals if both inputs simultaneously or within a certain period of time (depending on the processing time ) are occupied. This means that only that row of the summation matrix that corresponds to the respective signal path receives a frequency number, because only there are three switch groups in succession. Since only one column (only one receive signal required) is occupied by a frequency number, the summing stage Snm, which lies at the intersection of the occupied row and the occupied column, marks exactly the correct frequency value of the received signal and supplies the total frequency number to the computer RE .

Die Fig. 6 zeigt die logische Verknüpfung der von der Filterbank B gewonnenen Informationen mit den verschiedenen Ausgangsspannungswerten der einzelnen Weichengruppen. Der Aufbau ist völlig analog zu der Ausführungsform nach Fig. 5. So sind für die Ausgangsspannungen UF 44 bis UF 86 jeweils Analog-Digital-Umformer DPM 44 bis DPM 86 vorgesehen, welche die Information über die Signalamplituden zu dem Rechner RE übertragen. Fig. 6 shows the logic operation of the information obtained from the filter bank B with the different output voltage values of the individual switch groups. The structure is completely analogous to the embodiment according to FIG. 5. Analog-digital converters DPM 44 to DPM 86 are respectively provided for the output voltages UF 44 to UF 86 , which transmit the information about the signal amplitudes to the computer RE .

Von jedem belegten Bandpaß BP 43 bis BP 86 wird außerdem in den Lesespeichern ROM 44 bis ROM 86 die zugehörige Frequenzzahl gebildet und zu den Summierstufen S 144 bis S 486 übertragen. Jeweils vier derartige Summierstufen sind im Vielfach geschaltet und in einer Spalte angeordnet. The associated frequency number is also formed in the read memories ROM 44 to ROM 86 from each occupied bandpass filter BP 43 to BP 86 and transmitted to the summing stages S 144 to S 486 . Four such summation stages are switched in multiples and arranged in one column.

Die Lesespeicher ROM-I-U, ROM-IIA-U, ROM-IIA-G sowie ROM-I-G, ROM-IIB-U und ROM-IIB-G erhalten die gleichen Frequenzinformationen wie die entsprechend bezeichneten Bauteile bei Fig. 5. Sie sind mit den Addierstufen AD 11, AD 12, AD 21 und AD 22 in der gleichen Weise verbunden wie bei Fig. 5.The read-only memories ROM-I- U , ROM-II A - U , ROM-II A - G and ROM-I- G , ROM-II B - U and ROM-II B - G receive the same frequency information as the correspondingly designated components in Fig. 5. 22 are connected in the same manner as in Fig. 5 with the adders AD 11, AD12, AD 21 and AD.

Für die verbleibenden Lesespeicher ergibt sich dagegen folgende Verteilung der Ausgangsspannungen:In contrast, the following results for the remaining read memories Distribution of the output voltages:

ROM-IIIA-G: Ausgangsspannung U 12 A, U 10 A
ROM-IIIB-U: Ausgangsspannung U 13 B, U 11 B, U 9 B
ROM-IIIA-G: Ausgangsspannung U 12 A, U 10 A
ROM-IIIB-U: Ausgangsspannung U 13 B, U 11 B, U 9 B ROM-III A - G : output voltage U 12 A , U 10 A
ROM-III B - U : output voltage U 13 B , U 11 B , U 9 B
ROM-III A - G : output voltage U 12 A , U 10 A
ROM-III B - U : output voltage U 13 B , U 11 B , U 9 B

Der Lesespeicher ROM-IIIA-G ist mit der Addierstufe AD 13 verbunden, welche die resultierende Frequenzzahl in die Summierstufen S 144 bis S 186 der Summiermatrix liefert. Von dem Lesespeicher ROM-IIIB-U gelangen die Frequenzzahlen zur Addierstufe AD 14, welche das so erhaltene Ergebnis in die zweite Zeile der Summiermatrix mit den Summierstufen S 244 bis S 286 liefert. Die Frequenzzahlen des Lesespeichers ROM-IIIA-G gelangen zur Addierstufe AD 23, von der aus die resultierende Frequenzzahl an die Summierstufen S 344 bis S 386 (dritte Zeile) der Summiermatrix übertragen werden. Von dem Lesespeicher ROM-IIIB-U gelangen die Frequenzzahlen zu der Addierstufe AD 24, welche die Summierstufen S 444 bis S 486 der Summiermatrix versorgt.The read-only memory ROM-III A - G is connected to the adder AD 13 , which delivers the resulting frequency number in the summing stages S 144 to S 186 of the summing matrix. From the read-only memory ROM-III B - U the frequency numbers reach the adder AD 14 , which delivers the result obtained in the second line of the summation matrix with the summing stages S 244 to S 286 . The frequency numbers of the read-only memory ROM-III A - G reach the adder AD 23 , from which the resulting frequency number is transmitted to the summing stages S 344 to S 386 (third line) of the summing matrix. From the read memory ROM-III B - U the frequency numbers reach the adder AD 24 , which supplies the summing stages S 444 to S 486 of the summing matrix.

Auch bei der für die Filterbank B vorgesehenen Summiermatrix wird nur eine einzige Spalte (bei nur einem Empfangssignal) von einem der Lesespeicher ROM 44 bis ROM 86 belegt. Ebenso ist in nur einer einzigen Zeile eine resultierende Frequenzzahl vorhanden, die aus jeweils drei aufeinanderfolgenden Weichengruppen herstammt. Somit wird auch hier nur eine einzige Summierstufe zweifach angesteuert und ergibt eine die Frequenz des Empfangssignals kennzeichnende Gesamtfrequenzzahl.Even in the summing matrix provided for filter bank B , only one column (with only one received signal) is occupied by one of the read memories ROM 44 to ROM 86 . There is also a resulting frequency number in only one line, which is derived from three successive turnout groups. Thus, here too, only a single summing stage is activated twice and results in an overall frequency number which characterizes the frequency of the received signal.

Zur Erläuterung der Wirkungsweise der Weichenschaltung werden nachfolgend einige Beispiele von Empfangsfrequenzen angegeben und die zugehörigen Ergebnisse in tabellarischer Form dargestellt.To explain the mode of operation of the switch are some examples of reception frequencies below specified and the associated results in tabular form Shown form.

1.) Eindeutiger Empfang (außerhalb des Graubereichs):
Empfangsfrequenz: 8,4 GHz 1.) Clear reception (outside the gray area):
Receiving frequency: 8.4 GHz

Insgesamt ergibt sich aus der Summe der f 0r der Wert 8,2 GHz. Dazu kommt von der Filterbank B in der Matrix nach Fig. 6 noch der Frequenzwert 0,2 GHz, so daß sich insgesamt 8,2+0,2=8,4 GHz =Empfangsfrequenz ergibt. Die zweite Zeile der Summiermatrix nach Fig. 6 wird aktiviert, weil dort am Ausgang der Addierstufe AD 14 eine Frequenzzahl (=8,2 GHz) auftritt, welche in der dem Bandpaß 200 MHz entsprechenden und somit ebenfalls belegten Spalte zu einer Koinzidenz führt und eine Gesamt-Frequenzzahl von 8,4 GHz an den Rechner RE liefert. Bei Fig. 5 kommt es dagegen, wie sich leicht anhand der Belegung der ROM-Speicher ermitteln läßt, zu keiner Belegung einer Zeile und damit auch zu keiner Anzeige im Rechner RE. Auch ist bei Fig. 5 keine Spalte belegt, weil die Filterbank A nicht aktiviert wird (kein Signal im Kanal AB 11!).Overall, the value of 8.2 GHz results from the sum of f 0 r . In addition, the filter bank B in the matrix according to FIG. 6 also gives the frequency value 0.2 GHz, so that a total of 8.2 + 0.2 = 8.4 GHz = reception frequency. The second line of the summation matrix according to FIG. 6 is activated because there occurs a frequency number (= 8.2 GHz) at the output of the adder AD 14 , which leads to a coincidence in the column corresponding to the bandpass 200 MHz and thus also occupied and one Total frequency number of 8.4 GHz to the computer RE delivers. In Fig. 5 there is, however, as can be easily determined based on the occupancy of the ROM memory, no assignment of a line and thus no indication in the computer RE. Also, no column is occupied in FIG. 5 because filter bank A is not activated (no signal in channel AB 11 !).

2.) Empfang im Graubereich:
Empfangsfrequenz: 12,3 GHz2.) Reception in the gray area:
Receiving frequency: 12.3 GHz

a) Weg 1 a) Path 1

b) Weg 2 b) Path 2

Für den Weg 1 ergibt sich in Fig. 6 eine Belegung der vierten Zeile durch die Frequenzzahl 12,2 GHz am Ausgang der Addierstufe AD. Zusammen mit dem Bandpaß aus der Filterbank B für 100 MHz Mittenfrequenz (=Belegung einer Spalte) ergibt sich eine Gesamt-Frequenzzahl von 12,3 GHz im Rechner RE. Durch die Filterbank A (Belegung des Bandfilters für 300 MHz) und die Belegung der ersten Zeile der Summiermatrix nach Fig. 5 entsteht auch hier die Gesamt-Frequenzzahl 12,3 GHz beim Rechner RE.For path 1 in FIG. 6, the fourth line is occupied by the frequency number 12.2 GHz at the output of the adder AD . Together with the bandpass from filter bank B for 100 MHz center frequency (= occupancy of a column), this results in a total frequency number of 12.3 GHz in the computer RE . The filter bank A (assignment of the band filter for 300 MHz) and the assignment of the first line of the summation matrix according to FIG. 5 also result in the total frequency number 12.3 GHz in the computer RE .

Es ist darauf hinzuweisen, daß die Zahl der aufeinanderfolgenden Weichengruppen vor allem davon abhängt, wie breit das zu analysierende Frequenzband ist und wie fein die endgültige Auflösung sein soll. Die in den Fig. 1 mit 3 dargestellten Weichenschaltungen lassen sich also in vielfältiger Weise variieren. Im Extremfall können (nach der Weichengruppe I nach Fig. 1) direkt an die beiden Übertragungskanäle A und B die Filterbänke A und B nach Fig. 4 (allerdings mit entsprechend geändertem Arbeitsfrequenzbereich, nämlich von 1,3-5,3 GHz) angeschlossen werden. Andererseits wäre es auch möglich, noch mehr Weichenschaltungen vorzusehen. Zu beachten ist dabei nur, daß stets die alternierende Verteilung der Ausgangssignale auf die Übertragungskanäle und die überschneidungsfreien Übertragungswege erhalten bleiben.It should be noted that the number of successive crossover groups mainly depends on how wide the frequency band to be analyzed is and how fine the final resolution should be. The switch circuits shown in FIG. 1 with 3 can thus be varied in many ways. In the extreme case can (after the switch group I of Fig. 1) directly to the two transmission channels A and B, the filter banks A and B of FIG. 4 are (but with accordingly altered operating frequency range, namely from 1.3 to 5.3 GHz) connected . On the other hand, it would also be possible to provide even more switch circuits. It should only be noted that the alternating distribution of the output signals over the transmission channels and the non-overlapping transmission paths are always preserved.

In Fig. 8 ist die Schaltungsanordnung für die Aufaddierung der einzelnen Frequenzzahlen FZ 1 bis FZ 4 dargestellt. Die Frequenzwerte werden zunächst von den Lesespeichern ROM im linken Teil der Fig. 5 bzw. im rechten Teil der Fig. 6 geliefert und gelangen nach den Addierern AD 11 bis AD 24 zu den Summierstufen z. B. S 11 bis S 14 der Addiermatrix nach Fig. 5 und 6. Die entsprechend der Bitzahl der einzelnen Frequenzzahlen FZ 1 bis FZ 4 mehradrigen Übertragungsleitungen jeder Frequenzzahl werden jeweils ODER-Gattern G 1 bis G 4 zugeführt. Für jede Ader ist ein Eingang an den Gattern G 1 bis G 4 vorgesehen. Im vorliegenden Beispiel sind zur Vereinfachung nur zweiadrige Übertragungsleitungen gezeichnet. Die Ausgänge, dieser ODER-Gatter G 1 bis G 4 sind mit einer Reihe von UND-Gattern G 9 bis G 14 verbunden, und zwar derart, daß jeweils ein Ausgang eines ODER-Gatters mit drei Eingängen der genannten UND-Gatter G 9 bis G 14 verbunden ist. Somit liegt, wenn nur eine einzige Frequenzzahl vorhanden ist auch nur an jeweils einem Eingang der drei betroffenen UND-Gatter G 9 bis G 14 eine logische Eins während alle übrigen Eingänge mit einer Null belegt sind. Werden dagegen zwei Frequenzzahlen gleichzeitig übertragen, d. h. z. B. FZ 1 und FZ 2, so sind bei mindestens einem der UND-Gatter G 9 bis G 14 beide Eingänge belegt und es tritt an einem Ausgang eine logische Eins auf.In FIG. 8, the circuit arrangement for the accumulation of the individual frequency numbers FZ 1 to FZ 4 is shown. The frequency values are first supplied by the read memories ROM in the left part of FIG. 5 or in the right part of FIG. 6 and arrive after the adders AD 11 to AD 24 to the summing stages z. B. S 11 to S 14 of the adding matrix according to FIGS . 5 and 6. The multi-core transmission lines corresponding to the number of bits of the individual frequency numbers FZ 1 to FZ 4 of each frequency number are supplied to OR gates G 1 to G 4 , respectively. An input is provided on the gates G 1 to G 4 for each wire. In the present example, only two-wire transmission lines are drawn for simplification. The outputs of this OR gate G 1 to G 4 are connected to a series of AND gates G 9 to G 14 , in such a way that one output of an OR gate with three inputs of the mentioned AND gates G 9 to G 14 is connected. Thus, if there is only a single frequency number, there is also a logic one at only one input of the three affected AND gates G 9 to G 14, while all other inputs are assigned a zero. If, on the other hand, two frequency numbers are transmitted at the same time, eg FZ 1 and FZ 2 , then at least one of the AND gates G 9 to G 14 has both inputs occupied and a logic one occurs at one output.

Die Ausgänge der UND-Gatter G 9 bis G 14 sind auf ein ODER-Gatter G 15 zusammengeführt, das am Ausgang eine Negation aufweist. Somit tritt, wenn nur eine einzige Frequenzzahl vorhanden ist, und die UND-Gatter G 9 bis G 14 somit nicht durchgeschaltet werden, am Ausgang des negierten ODER-Gatters G 15 ein Impuls auf, der im weiteren Verlauf als Freigabeimpuls FI bezeichnet wird. Dieser Freigabeimpuls hat eine durch die Dauer der Empfangssignale festgelegte Länge.The outputs of the AND gates G 9 to G 14 are brought together to an OR gate G 15 , which has a negation at the output. Thus, if there is only a single frequency number and the AND gates G 9 to G 14 are not switched through, a pulse occurs at the output of the negated OR gate G 15 , which is referred to as release pulse FI in the further course. This release pulse has a length determined by the duration of the received signals.

Dieser Impuls wird bei der Fig. 9, welche rechts an die Fig. 8 angesetzt zu denken ist, über die Klemmen a 5 zu dem Ausgang C übertragen. Der so gewonnene Freigabeimpuls FI wird über eine Inverterstufe IS 1 geführt, und gelangt als Impuls FI′ zu einem Ausgang C in Fig. 9, wo eine Störanzeige vorgenommen werden kann. Wenn ein Freigabeimpuls FI vorhanden ist, so liegt am Ausgang C eine logische Null und es erfolgt keine Signalisierung einer Störung. In FIG. 9, which is to be thought of as FIG. 8 on the right, this pulse is transmitted via terminals a 5 to output C. The enable pulse FI thus obtained is fed via an inverter stage IS 1, and passes as a pulse Fi 'to an output C in FIG. 9, where a fault indication can be made. If an enable pulse FI is present, there is a logic zero at output C and there is no signaling of a fault.

Tritt dagegen eine Störung dadurch auf, daß zwei oder mehr Frequenzzahlen z. B. FZ 1 und FZ 2 gleichzeitig vorhanden sind, so gibt eines der UND-Gatter G 9 bis G 14 eine logische Eins ab, welche von dem negierten UND-Gatter G 15 in eine logische Null verwandelt wird. Diese logische Null erfährt in der Inverterstufe IS 1 eine Umwandlung in eine logische Eins, die am Ausgang C das Störsignal erzeugt, welches der Bedienungsperson in geeigneter Weise angezeigt wird. Dieses Störsignal zeigt die Anwesenheit von breitbandigen Störern bzw. Rauschstörern an.On the other hand, a malfunction occurs in that two or more frequency numbers, for. B. FZ 1 and FZ 2 are present at the same time, then one of the AND gates G 9 to G 14 outputs a logic one, which is converted into a logic zero by the negated AND gate G 15 . This logic zero is converted into a logic one in the inverter stage IS 1 , which generates the interference signal at the output C , which is displayed to the operator in a suitable manner. This interference signal indicates the presence of broadband interferers or noise interferers.

Die einzelnen Addierer S 11 bis S 14 der Addiermatrix werden über ein besonderes Freigabesignal in Tätigkeit gesetzt, welches von dem Freigabeimpuls FI am Ausgang des negierten ODER-Gatters G 15 ausgelöst wird. Hierzu sind UND-Gatter G 5 bis G 8 vorgesehen, deren einer Eingang mit dem Freigabeimpuls FI vom Ausgang des ODER-Gatters G 15 beaufschlagt wird. Der zweite Eingang dieser UND-Gatter G 5 bis G 8 wird von einem Steuersignal belegt, welches an einer mit ST bezeichneten Klemme zugeführt wird. Das Signal ST tritt dann auf, wenn der zugehörige Bandpaß z. B. BP 1 nach Fig. 5 belegt ist (d. h. eine Spannung am Gleichrichter UF 1 auftritt). Der dritte Eingang der UND-Gatter G 5 bis G 8 wird vom Ausgang der ODER-Gatter G 1 bis G 4 angesteuert. Wenn somit nur eine der vier Frequenzzahlen FZ 1 bis FZ 4 auftritt (z. B. FZ 2) und deshalb der Freigabeimpuls FI am Ausgang des ODER-Gatters G 15 vorhanden ist und gleichzeitig von den ODER-Gattern G 1 bis G 4 der zweite Eingang der UND-Gatter G 5 bis G 8 belegt wird, so bewirkt das zugehörige Steuersignal von der Klemme ST einen Ausgangsimpuls an demjenigen der UND-Gatter G 5 bis G 8 (z. B. G 6), bei dem eine Frequenzzahl FZ aufgetreten ist. Das so erhaltene Ausgangssignal wird als Aktivierungssignal der jeweiligen Summierstufen S 11 bis S 14 (z. B. S 12) zugeführt. Aus dem Speicher ROM 1 (des Bandpasses BP 1) wird die zugehörige Frequenzzahl bei Auftreten einer Spannung am ST ebenfalls ausgelesen und zu den Addierern S 11 bis S 14 übertragen. Da ein Aktivierungssignal bei dem angenommenen Beispiel nur bei S 12 auftritt, bewirkt das Steuersignal ST nur das Aufaddieren der Frequenzzahlen in S 12 und das zugehörige Frequenzwort wird am Ausgang von S 12 bereitgestellt.The individual adders S 11 to S 14 of the addition matrix are activated by a special enable signal which is triggered by the enable pulse FI at the output of the negated OR gate G 15 . For this purpose, AND gates G 5 to G 8 are provided, one input of which is supplied with the release pulse FI from the output of the OR gate G 15 . The second input of these AND gates G 5 to G 8 is occupied by a control signal which is fed to a terminal labeled ST . The signal ST occurs when the associated bandpass z. B. BP 1 according to FIG. 5 is occupied (ie a voltage occurs at the rectifier UF 1 ). The third input of the AND gates G 5 to G 8 is controlled by the output of the OR gates G 1 to G 4 . If only one of the four frequency numbers FZ 1 to FZ 4 occurs (e.g. FZ 2 ) and therefore the enable pulse FI is present at the output of the OR gate G 15 and at the same time the second one of the OR gates G 1 to G 4 If the input of the AND gates G 5 to G 8 is occupied, the associated control signal from the terminal ST causes an output pulse at that of the AND gates G 5 to G 8 (eg G 6 ) at which a frequency number FZ has occurred is. The output signal obtained in this way is supplied as an activation signal to the respective summing stages S 11 to S 14 (eg S 12 ). The associated frequency number is also read out from the memory ROM 1 (of the bandpass filter BP 1 ) when a voltage occurs at the ST and transmitted to the adders S 11 to S 14 . Since an activation signal in the assumed example only occurs at S 12 , the control signal ST only adds up the frequency numbers in S 12 and the associated frequency word is provided at the output of S 12 .

Damit ist sichergestellt, daß die nachfolgende Auswerteschaltung welcher die Ergebnisse der Summierstufen S 11 bis S 14 der Addiermatrix zugeführt werden, nur dann einen Frequenzwert erhält, wenn zu einer bestimmten Zeit nur eine einzige Frequenzzahl FZ aufgetreten ist und nicht mehrere gleichzeitig.This ensures that the subsequent evaluation circuit, which the results of the summing stages S 11 to S 14 are fed to the adding matrix, only receives a frequency value if only a single frequency number FZ has occurred at a certain time and not several at the same time.

Die Fig. 9 zeigt die Fortsetzung der Schaltung nach Fig. 8 und ist rechts an diese angesetzt zu denken. Aus Fig. 9 ist ersichtlich, daß jede einzelne Bitstelle der Summierstufen S 11 bis S 14 einer Spalte der Addiermatrix bei Vorhandensein eines entsprechenden Frequenzwortes belegt sein. Deshalb wird von jeder Speicherstelle der Summierstufen S 11 bis S 14 eine Leitung abgezweigt, und die vier Leitungen korrespondierender Speicherstellen sind zu jeweils einem ODER-Gatter G 16 bis G 27 geführt. Dabei ist angenommen, daß die Summierstufen S 11 bis S 14 der Addiermatrix jeweils Frequenzworte von 12 Bit liefern. Die Ausgänge der so erhaltenen 12 ODER-Gatter G 16 bis G 27 sind mit A 1 bis A 12 bezeichnet. Ihre Belegung entspricht dem jeweiligen Frequenzwort, d. h. sie gibt die Frequenz des Empfangssignals an. FIG. 9 shows the continuation of the circuit according to FIG. 8 and should be considered on the right. It can be seen from FIG. 9 that each individual bit position of the summing stages S 11 to S 14 of a column of the addition matrix is occupied in the presence of a corresponding frequency word. A line is therefore branched off from each memory location of the summing stages S 11 to S 14 , and the four lines of corresponding memory locations are each led to an OR gate G 16 to G 27 . It is assumed that the summing stages S 11 to S 14 of the addition matrix each supply frequency words of 12 bits. The outputs of the 12 OR gates G 16 to G 27 thus obtained are designated A 1 to A 12 . Their assignment corresponds to the respective frequency word, ie it indicates the frequency of the received signal.

Die an den Ausgängen der UND-Gatter G 5 bis G 8 in Fig. 8 erzeugten Aktivierungssignale werden über die Klemmen a 1 bis a 4 zusätzlich einem in Fig. 9 dargestellten ODER-Gatter G 28 zugeführt. Dieses ODER-Gatter erhält außerdem den am Ausgang der Inverterstufe IS 1 vorliegenden Freigabeimpuls FI′. Der Ausgang dieses ODER-Gatters G 28 ist mit B bezeichnet.The activation signals generated at the outputs of the AND gates G 5 to G 8 in FIG. 8 are additionally fed via terminals a 1 to a 4 to an OR gate G 28 shown in FIG. 9. This OR gate also receives the enable pulse FI ' present at the output of the inverter stage IS 1 . The output of this OR gate G 28 is designated B.

Das am Ausgang B des ODER-Gatters G 28 nach Fig. 9 erhaltene Signal wird der ebenfalls mit B bezeichneten Klemme in Fig. 10 zugeführt. Es wird dort zwei hintereinandergeschalteten Verzögerungseinrichtungen VE 1 und VE 2 zugeleitet, deren Eingang mit einem UND-Gatter G 32 und deren Ausgang mit einem UND-Gatter G 33 verbunden ist. Zwischen den beiden Verzögerungseinrichtungen VE 1 und VE 2 ist eine Inverterstufe IS 2 angeschlossen, deren Ausgang zu dem jeweils zweiten Eingang der beiden UND-Gatter G 32 und G 33 geführt ist. Zwischen den beiden Verzögerungseinrichtungen VE 1 und VE 2 ist außerdem eine Leitung abgezweigt, auf der ein Impuls IB entsteht, welcher zur Klemme b 1 geführt wird. Am Ausgang der UND-Gatter G 32 und G 33 entstehen jeweils kurze Impulse, deren Dauer von der Verzögerungszeit der beiden Verzögerungseinrichtungen VE 1 und VE 2 abhängt. Diese kurzen Impulse sind VIB (an G 32) und RIB (an G 33) bezeichnet. Der Impuls VIB (Vorderflankensignal) gelangt zur Klemme b 5 und wird weiter in der Schaltung nach Fig. 11 ausgewertet. Der Impuls RIB (Rückflankensignal) wird einem ODER-Gatter G 34 zugeleitet, dessen zweiter Eingang von einem Monoflop MN 1 angesteuert wird. Der Setzeingang dieses Monoflops MN 1 wird von der Schaltungsanordnung nach Fig. 11 angesteuert und zwar über die Klemme b 4. Der am Ausgang des ODER-Gatters G 34 entstehende Impuls wird den Klemmen b 6 und b 8 zugeleitet und weiter in Fig. 1 ausgewertet.The signal obtained at the output B of the OR gate G 28 according to FIG. 9 is fed to the terminal also designated B in FIG. 10. There are two delay devices VE 1 and VE 2 connected in series, the input of which is connected to an AND gate G 32 and the output of which is connected to an AND gate G 33 . An inverter stage IS 2 is connected between the two delay devices VE 1 and VE 2 , the output of which is led to the second input of the two AND gates G 32 and G 33 . A line is also branched off between the two delay devices VE 1 and VE 2 , on which a pulse IB is generated, which is led to terminal b 1 . Short pulses are generated at the output of the AND gates G 32 and G 33 , the duration of which depends on the delay time of the two delay devices VE 1 and VE 2 . These short pulses are labeled VIB (on G 32 ) and RIB (on G 33 ). The pulse VIB (leading edge signal) reaches terminal b 5 and is further evaluated in the circuit according to FIG. 11. The pulse RIB (trailing edge signal) is fed to an OR gate G 34 , the second input of which is driven by a monoflop MN 1 . The set input of this monoflop MN 1 is controlled by the circuit arrangement according to FIG. 11, specifically via terminal b 4 . The pulse arising at the output of the OR gate G 34 is fed to the terminals b 6 and b 8 and further evaluated in FIG. 1.

Das am Ausgang C nach Fig. 9 vorliegende Signal wird über die Eingangsklemme C in Fig. 10 einer Inverterstufe IS 3 zugeführt. Diese ist ausgangsseitig mit dem Eingang eines Flipflop FF 1 verbunden, dessen Lösch-Eingang von der Klemme b 7 aus Fig. 11 angesteuert wird. Am Ausgang dieses Flipflops FF 1 entsteht ein mit "X" bezeichnetes Signal. Ein weiterer Ausgang des Flipflops FF 1 ist mit dem einen Eingang des UND-Gatters G 40 verbunden, dessen zweiter Eingang von der Klemme b 10 aus Fig. 11 kommend angesteuert wird, während der dritte Eingang seine Signale über die Klemme b 9 aus Fig. 11 erhält. Der so erhaltene Ausgangsimpuls steht an der Ausgangsklemme R des UND-Gatters G 40 zur Verfügung. Das weiterhin vorhandene UND- Gatter G 39 hat ebenfalls drei Eingänge, die von den Klemmen b 2, b 3 und b 9 aus angesteuert werden.The signal present at the output C according to FIG. 9 is fed to an inverter stage IS 3 via the input terminal C in FIG. 10. This is connected on the output side to the input of a flip-flop FF 1 , the erase input of which is controlled by terminal b 7 from FIG. 11. At the output of this flip-flop FF 1 there is a signal labeled "X". Another output of the flip-flop FF 1 is connected to the one input of the AND gate G 40 , the second input of which is driven by the terminal b 10 from FIG. 11, while the third input receives its signals via the terminal b 9 from FIG. 11 receives. The output pulse thus obtained is available at the output terminal R of the AND gate G 40 . The remaining AND gate G 39 also has three inputs, which are controlled from terminals b 2 , b 3 and b 9 .

Der der Vorderflanke eines Empfangsimpulses entsprechende Impuls VIB an der Klemme b 5 der Fig. 10 wird über ein UND-Gatter G 36 mit negiertem Ausgang als Rücksetzimpuls für einen Pulsbreitenzähler PBZ in Fig. 11 benutzt. Dieser Rücksetzimpuls wird außerdem über die Klemme c 2 den beiden Zählern TR und FR nach Fig. 12 zugeführt, und findet dort als Leseimpuls Verwendung. Über ein UND-Gatter G 35 mit vier Eingängen erfolgt die Zuführung der Zählimpulse zum Pulsbreitenzähler PBZ. Der eine Eingang dieses UND-Gatters wird mit dem von einem Taktgenerator gelieferten Grundtakt von z. B. 25,6 MHz versorgt (Zähltakt). Der zweite Eingang wird von dem Impuls IB der Klemme b 1 aus Fig. 10 beaufschlagt und läßt somit nur Zählimpulse so lange passieren, als dort der Impuls IB vorhanden ist. Etwa vorher im Zähler PBZ vorhandene Zählergebnisse werden durch den Impuls am Ausgang des UND-Gatters G 36 gelöscht. Der dritte Eingang des UND-Gatters G 35 wird über eine Inverterstufe IS 4 angesteuert, deren Eingang mit der Klemme b 4 verbunden ist und außerdem mit dem Zähler PBZ und mit einem vorgeschalteten Flipflop FF 2 in Verbindung steht. Der vierte Eingang des UND-Gatters G 35 wird vom Ausgang eines Flipflops FF 3 angesteuert, dem der Ansteuerimpuls über die Klemme b 8 und damit vom Ausgang des ODER-Gatters G 34 nach Fig. 10 zugeführt wird. Der Lösch-Eingang der Flipflops FF 1 und FF 3 wird vom Monoflop MN 2 aus Fig. 11 angesteuert. Am Ende des Impulses IB bleibt der Pulsbreitenzähler PBZ stehen und zwar verursacht durch das Ausgangssignal des Flipflops FF 3, welches dem UND-Gatter G 35 zugeführt wird. Dieses Ausgangssignal gelangt außerdem über das UND-Gatter G 36 als Rücksetzimpuls zum Zähler PBZ und an das Flipflop FF 2. Das vorher gewonnene Zählergebnis wird parallel in das Pulsbreiten-Register PBR übernommen. Der zugehörige Einleseimpuls wird über die Klemme b 6 dem Register PBR zugeführt. Überschreitet dagegen der Zähler PBZ einen bestimmten eingestellten Grenzwert, (d. h. es sind Signale größerer Länge, z. B. Dauerstrichradarsignale vorhanden) so gelangt über das Flipflop FF 2 ein Impuls zur Inverterstufe IS 4. Dieser blockiert über das UND- Gatter G 35 das Einlesen weiterer Zählimpulse und hält somit den Zähler an. Gleichzeitig wird dieses Signal dem Flipflop FF 4, zugeführt. Es übernimmt mit Hilfe des Einleseimpulses über Klemme b 6 diesen Signalzustand. Dadurch wird am -Ausgang ein Signal Y erzeugt, welches auf das Vorhandensein von Dauerstrichsignalen (z. B. sogen. CW-Radarsignale) hinweist.The pulse corresponding to the leading edge of a receive pulse VIB at the terminalb 5 theFig. 10 is via an AND gate G 36 with negated output as a reset pulse for a pulse width counter PBZ inFig. 11 used. This reset pulse is also over the clampc 2nd the two countersTR andFR toFig. 12 supplied, and is used there as a read pulse. Via an AND gateG 35 with four inputs the supply of the counting pulses to the pulse width counterPBZ. One input of this AND gate is connected to that of one Clock generator supplied basic clock of z. B. 25.6 MHz supplied (Counting clock). The second input is from the pulseIB the clampb 1 outFig. 10 applied and thus leaves only Count pulses happen as long as the pulse thereIB available is. About in the counter beforehandPBZ existing counting results are caused by the pulse at the output of the AND gateG 36 deleted. The third input of the AND gateG 35 is about an inverter stageIS 4th controlled, whose input with the Clampb 4th connected and also to the meterPBZ and with an upstream flip-flopFF 2nd communicates. The fourth input of the AND gateG 35 is from the exit of a Flip flopsFF 3rd controlled by the control pulse via the Clampb 8th and thus from the output of the OR gateG 34 to Fig. 10 is supplied. The delete input of the flip-flopsFF 1 andFF 3rd is from the monoflopMN 2nd outFig. 11 controlled. At the End of impulseIB remains the pulse width counterPBZ stand caused by the output signal of the flip-flopFF 3rd, which is the AND gateG 35 is fed. This output signal also passes through the AND gateG 36 as a reset pulse to the counterPBZ and the flip-flopFF 2nd. The previously won The counting result is stored in parallel in the pulse width register PBR accepted. The associated reading pulse is via the Clampb 6 the registerPBR fed. Exceeds against it the counterPBZ a certain set limit, (i.e. they are signals of longer length, e.g. continuous wave radar signals is available) via the flip-flopFF 2nd an impulse to the inverter stageIS 4th. This blocks via the AND gateG 35 the reading of further counts and thus stops the counter. At the same time, this signal becomes the flip-flopFF 4th, fed. It takes over with the help of the reading impulse Clampb 6 this signal state. This will on -Exit a signalY generated, which indicates the presence of Continuous wave signals (e.g. so-calledCW-Radar signals).

Das eine Überfüllung des Zählers PBZ andeutende Signal wird außerdem über die Klemme b 4 dem Monoflop MN 1 zugeleitet. Dadurch wird über das ODER-Gatter G 34 ein Signal erzeugt, das einerseits als Lesesignal dem Pulsbreitenregister PBR und andererseits den Flipflops FF 3 und FF 4 zugeführt wird. Von dem Flipflop FF 4 aus wird ein UND-Gatter G 41 angesteuert, dessen zweiter Eingang über die Klemme b 10 belegt ist. Der dritte Eingang wird vom -Ausgang des Flipflop FF 3 versorgt. Ein Ausgangssignal an dem UND-Gatter G 41 weist auf das Vorhandensein eines Dauerstrichsignals hin, weshalb dieser Ausgang mit CW bezeichnet ist.It's an overfill of the meterPBZ suggestive signal will also via the clampb 4th the monoflopMN 1 forwarded. Thereby is over the OR gateG 34 generates a signal that on the one hand as a read signal the pulse width registerPBR and on the other hand, the flip-flopsFF 3rd andFF 4th is fed. From the flip-flopFF 4th an AND gate is createdG 41 controlled, its second input via the terminalb 10th is occupied. The third entrance is from -Output of the flip-flopFF 3rd provided. An output signal on the AND gateG 41 indicates the presence of a continuous wave signal, which is why this output WithCW is designated.

Der Inhalt des Pulsbreitenregisters PBR, welcher eine entsprechende Bitzahl aufweist, wird einer Reihe von UND-Gattern zugeführt, von denen hier der Einfachheit halber nur zwei nämlich die UND-Gatter G 42 und G 43 dargestellt sind. Am Ausgang dieser UND-Gatter G 42 bis G 43 liegt somit die Information über die Dauer τ des Empfangssignals vor. Die jeweils zweiten Eingänge der UND-Gatter G 42 bis G 43 werden von den Signalen an der Klemme b 10 versorgt, die jeweils dritten Eingänge vom Q-Ausgang des Flipflop FF 3. Im oberen Teil der Schaltung nach Fig. 11 ist ein zentraler Abfragezähler ZAZ vorgesehen, der mit einer Taktfolge von z. B. 12,8 MHz versorgt wird. Diese zentrale Taktfolge wird außerdem über eine Inverterstufe IS 5 der Klemme b 2 zugeführt und erzeugt dort Taktimpulse, welche an das Ausgangsgatter G 39 geleitet werden. Wie aus Fig. 5 und Fig. 6 ersichtlich ist, sind jeweils 43 Bandpässe (BP 1 bis BP 43) mit anschließenden Auswerteschaltungen (S 11, S 12 usw.) vorgesehen. Die Auswerteergebnisse der einzelnen Spalten der Addiermatrix sollen auf einer einzigen Sammelleitung zu einer zentralen Recheneinheit geleitet werden. Da dies nicht gleichzeitig erfolgen kann, ist der zentrale Abfragezähler ZAZ vorgesehen, der periodisch von 1 bis 43 zählt und die Auswerteergebnisse aus den einzelnen Spalten nacheinander abruft. Dazu besitzt jeder der 43 Auswerteschaltungen eine Erkennungseinrichtung DVS, die auf der einen Seite mit der jeweiligen Nummer des Bandpasses, z. B. BP 37 codiert ist. Wenn der zentrale Abfragezähler ZAZ die betreffende Nummer, z. B. BP 37, erreicht hat, erzeugt die zugehörige Erkennungseinrichtung, z. B. DVS 37, einen Ausleseimpuls, der über die Klemme b 3 an alle dritten Eingänge der Auslesegatter G 39 bis G 47 geführt wird.The content of the pulse width register PBR , which has a corresponding number of bits, is fed to a series of AND gates, of which only two, namely the AND gates G 42 and G 43 , are shown here for the sake of simplicity. At the output of these AND gates G 42 to G 43 there is thus information about the duration τ of the received signal. The respective second inputs of the AND gates G 42 to G 43 are supplied by the signals at the terminal b 10 , the third inputs in each case by the Q output of the flip-flop FF 3 . In the upper part of the circuit of FIG. 11, a central query counter ZAZ is provided, which with a clock sequence of z. B. 12.8 MHz is supplied. This central clock sequence is also fed via an inverter stage IS 5 to terminal b 2 , where it generates clock pulses which are passed to the output gate G 39 . As can be seen from FIG. 5 and FIG. 6, 43 band passes ( BP 1 to BP 43 ) with subsequent evaluation circuits ( S 11 , S 12 etc.) are provided. The evaluation results of the individual columns of the addition matrix are to be routed to a central processing unit on a single collecting line. Since this cannot take place at the same time, the central query counter ZAZ is provided, which counts periodically from 1 to 43 and retrieves the evaluation results from the individual columns one after the other. For this purpose, each of the 43 evaluation circuits has a detection device DVS , which on the one hand with the respective number of the band pass, z. B. BP 37 is encoded. If the central query counter ZAZ the number in question, z. B. BP 37 , has generated the associated detection device, for. B. DVS 37 , a readout pulse, which is conducted via terminal b 3 to all third inputs of the readout gates G 39 to G 47 .

In Fig. 12 die rechts an die Fig. 11 angesetzt wird, ist ein zentraler Taktzähler ZTZ vorgesehen, welcher mit einem Takt von 50 KHz versorgt wird. Dieser zentrale Taktzähler ZTZ ist ausgangsseitig mit dem Register TR verbunden, das seinen Leseimpuls von c 2 erhält. Bei Auftreten eines Empfangssignals, gleichgültig ob es sich um einen echten Wert oder um eine Störung handelt, wird der augenblickliche Zählerstand des zentralen Zählers ZTZ mit dem Leseimpuls über c 2 in das Register TR übernommen. Die Ausgänge dieses Registers TR werden entsprechend der Bitzahl mehreren (z. B. 12) UND-Gattern G 44 bis G 45 zugeführt, an denen als Signal der Wert T angezeigt wird, der den Zeitpunkt des Auftretens eines impulsförmigen Empfangssignals angibt. Zur Vereinfachung sind nur zwei UND-Gatter G 44 und G 45 dargestellt. Der jeweils zweite und dritte Eingang dieser UND- Gatter G 44 bis G 45 wird von den Klemmen c 3 und c 4 aus angesteuert. Weiterhin ist zur Freigabe der UND-Gatter G 44 bis G 45 für das Signal Y eine logische Eins vom Ausgang des Flipflops FF 4 nach Fig. 11 erforderlich. Diese liegt vor, wenn impulsförmige Empfangssignale eine bestimmte Maximaldauer (festgestellt im Pulsbreitenzähler PBZ und in FF 2) nicht überschreiten. Liegt dagegen ein längeres Empfangssignal vor, so tritt am -Ausgang von FF 4 eine logische Null auf und die Gatter G 44 bis G 45 werden gesperrt.InFig. 12 the right to theFig. 11 is set is a central clock counterZTZ provided which with one bar supplied by 50 KHz. This central clock counterZTZ is on the output side with the registerTR connected that its read pulse fromc 2nd receives. If a reception signal occurs, regardless of whether it is a real value or one Fault, the current counter reading of the central counterZTZ with the read pulse overc 2nd in the register TR accepted. The outputs of this registerTR will corresponding to the number of bits of several (e.g. 12) AND gatesG 44 toG 45 fed to which as a signal the valueT is displayed the the time indicates the occurrence of a pulse-shaped received signal. To simplify, there are only two AND gatesG 44 andG 45 shown. The second and third inputs of this AND gateG 44 toG 45 is from the terminalsc 3rd andc 4th controlled from. Furthermore, the AND gate is releasedG 44 to G 45 for the signalY a logic one from the output of the flip-flop FF 4th toFig. 11 required. This is when pulse-shaped received signals a certain maximum duration (determined in the pulse width counterPBZ and inFF 2nd) Not exceed. If, on the other hand, there is a longer reception signal, so occurs on - Exit fromFF 4th a logical zero on and the gateG 44 toG 45 will be closed.

Die Frequenzwerte, welche an den Ausgängen A 1 bis A 12 der Fig. 5 vorhanden waren, werden über die entsprechenden Klemmen A 1 bis A 12 nach Fig. 12 in ein Frequenzregister FR eingelesen. Der entsprechende Leseimpuls wird, wie bereits erwähnt, über die Klemme c 2 zugeführt. Das so erhaltene Frequenzergebnis wird entsprechend der jeweiligen Bitzahl einer Reihe von Gattern zugeführt, die hier mit G 46 bis G 47 bezeichnet sind. Der jeweils zweite und dritte Eingang dieser UND-Gatter G 46 bis G 47 wird von den Klemmen c 3 und c 4 belegt. Der vierte Eingang ist dagegen mit dem Signal X am Ausgang des Flipflop FF 1 nach Fig. 10 beaufschlagt. Endet an C (Fig. 9 bzw. Fig. 10) der invertierte Freigabeimpuls FI′, so wird eine logische Null am -Ausgang von FF 1 erzeugt (Kennzeichen einer Frequenz-Mehrfachbelegung). Diese Null sperrt die UND-Gatter G 46 bis G 47.The frequency values at the outputsA 1 toA 12 the Fig. 5 were present, are connected to the corresponding terminals A 1 toA 12 toFig. 12 into a frequency registerFR read. The corresponding read pulse is, as already mentioned, over the clampc 2nd fed. The frequency result thus obtained is selected according to the number of bits in a series of Gate fed here withG 46 toG 47 are designated. The second and third inputs of these AND gatesG 46 toG 47 is from the terminalsc 3rd andc 4th busy. The fourth In contrast, input is with the signalX at the output of the flip-flopFF 1 toFig. 10 acted upon. Ends atC. (Fig. 9 orFig. 10) the inverted enable pulseFI ′, it becomes a logical zero at the - Exit fromFF 1 generated (characteristic of a frequency multiple assignment). This zero blocks the AND gatesG 46 toG 47.

Da das Auftreten der Signale in den jeweiligen Weichen und Filterschaltungen der Fig. 1 bis 6 nicht vorhergesagt werden kann, werden Sammelspeicherbaugruppen zu willkürlichen Augenblicken belegt. Es ist nämlich zu berücksichtigen, daß in Folge der endlichen Verarbeitungszeiten auch zu jeweils einem Impuls gehörende Vorgänge im Verlauf der verschiedenen Weichenschaltungen zu unterschiedlichen Zeitpunkten auftreten. Für die weitere Verarbeitung sollen die Werte aller Weichenbaugruppen, d. h. aller einzelnen Weichenelemente soweit sie Ausgangsspannungen U 1 bis Un abgeben, über eine gemeinsame Sammelleitung nach einem internen Zyklus ausgelesen werden. Das führt zu keiner Wertverfälschung, weil der an sich willkürliche Zeitpunkt des Auftretens von Signalen im Register TR nach Fig. 12 festgehalten wurde.Since the occurrence of the signals in the respective switches and filter circuits in FIGS. 1 to 6 cannot be predicted, collective memory modules are occupied at arbitrary moments. It has to be taken into account that, due to the finite processing times, processes belonging to each pulse also occur at different times in the course of the different turnout circuits. For further processing, the values of all switch assemblies, ie all individual switch elements insofar as they emit output voltages U 1 to Un , are to be read out via a common bus line after an internal cycle. This does not lead to a falsification of values because the arbitrary point in time of the occurrence of signals was recorded in the register TR according to FIG. 12.

Die weitere Signalverarbeitung wird mit Koinzidenzbaugruppen durchgeführt, welche in Fig. 13 und 14 näher dargestellt sind. Die einzelnen Werte R aus Fig. 10, CW aus Fig. 11, τ aus Fig. 11 und T sowie f aus Fig. 12 (welche bei den jeweiligen Figuren am Ausgang der gemeinsamen Sammelleitung über die entsprechenden UND-Gatter G 39 bis G 47 erhalten werden), müssen zur weiteren Verarbeitung in entsprechende Register eingegeben werden. Diese Registeranordnungen sind in Fig. 13 dargestellt, wobei im oberen Teil jeweils die genannten Informationen T, f, CW und R angegeben sind. Für jeden der Registerwerte aus den Registern TR (Fig. 12), FR (Fig. 12), PBR (Fig. 11), CW (Fig. 11) sowie R (Fig. 10) ist eine Kette von Registerstufen vorgesehen. Im vorliegenden Beispiel ist angenommen, daß jeweils zu jeder dieser Informationen sechs Einzelregister vorhanden sind. Für die Information über T sind dies die Teilregister TR 1 bis TR 6, für die Information über die Frequenz f sind es die Teilregister FR 1 bis FR 6 und für die Information über die Zeitdauer τ sind dies die Teilregister PBR 1 bis PBR 6. In jeder einzelnen dieser Registerketten wird eine Koinzidenzprüfung vorgenommen. Es ist jedoch nicht notwendig, immer alle drei Registerstufen für die Größen T, f und τ zusammen als Koinzidenzprüfungsgruppen heranzuziehen. Es besteht auch die Möglichkeit, eine oder zwei dieser Größen allein zur Koinzidenzprüfung zu benutzen. Im einzelnen hängt die Auswahl derjenigen Größe, welche zur Koinzidenzprüfung benutzt wird, vor allem davon ab, welcher dieser Größen das meiste Gewicht beigemessen werden soll. Im nachfolgenden Beispiel ist zur Erläuterung die Koinzidenzprüfung aufgrund der Pulsbreite τ beschrieben. Die anderen Koinzidenzen verlaufen analog.The further signal processing is carried out using coincidence assemblies, which are shown in more detail in FIGS. 13 and 14. The individual values R from FIG. 10, CW from FIG. 11, τ from FIG. 11 and T as well as f from FIG. 12 (which in the case of the respective figures at the output of the common bus via the corresponding AND gates G 39 to G 47 must be entered in appropriate registers for further processing. These register arrangements are shown in FIG. 13, the information T, f, CW and R being indicated in the upper part. A chain of register stages is provided for each of the register values from the registers TR ( FIG. 12), FR ( FIG. 12), PBR ( FIG. 11), CW ( FIG. 11) and R ( FIG. 10). In the present example it is assumed that there are six individual registers for each of these pieces of information. For the information about T these are the sub-registers TR 1 to TR 6 , for the information about the frequency f there are the sub-registers FR 1 to FR 6 and for the information about the time period τ these are the sub-registers PBR 1 to PBR 6 . A coincidence check is carried out in each of these register chains. However, it is not necessary to always use all three register levels for the quantities T, f and τ together as coincidence check groups. It is also possible to use one or two of these sizes for coincidence checking alone. In particular, the selection of the size that is used for the coincidence check depends primarily on which of these sizes should be given the most weight. The coincidence check based on the pulse width τ is described in the following example for explanation. The other coincidences are analogous.

Die anfallenden Daten werden mit dem von der jeweiligen Sammelspeicherbaugruppe gelieferten Leseimpuls (LPE) sukzessive in die einzelnen Registerstellen der Register TR 1 bis TR 6, FR 1 bis FR 6 sowie PBR 1 bis PBR 6 eingelesen. Jeweils neu eintreffende Werte werden sofort mit dem gerade vorher eingelesenen und in der Zwischenzeit durch den Leseimpuls bereits weitergeschobenen Wert verglichen. Dieser Vergleich wird zweckmäßigerweise in Form einer Subtraktion vorgenommen, wobei daraufhin überprüft wird, ob der Differenzwert verschwindet. Nähere Einzelheiten hierzu sind in Fig. 14 erläutert. Findet ein vorher eingelesener und durch die jeweiligen Lesetakte weitergeschobener Wert keinen gleichen Wert in einer anstoßenden Registerstelle wieder, so rutscht er allmählich bis zum letzten Register (TR 6, FR 6, PBR 6) durch und fällt am Ende hinaus. Es hat sich dabei nämlich um einen einmaligen oder kurzzeitigen Störimpuls gehandelt. Von derartigen Störimpulsen ist es nicht zweckmäßig, eine Einzelanzeige vorzunehmen, weil sonst zu viel unbrauchbare Information bei der Auswertung zur Verfügung gestellt wird. The resulting data are successively read into the individual register positions of registers TR 1 to TR 6 , FR 1 to FR 6 and PBR 1 to PBR 6 with the read pulse ( LPE) supplied by the respective collective memory module. Newly arriving values are immediately compared with the value that was just read in and that has already been pushed forward by the read pulse in the meantime. This comparison is expediently carried out in the form of a subtraction, and a check is then carried out to determine whether the difference value disappears. Further details are explained in FIG. 14. If a value previously read in and pushed forward by the respective reading cycles does not find the same value in an abutting register position, it gradually slips through to the last register ( TR 6 , FR 6 , PBR 6 ) and falls out at the end. It was namely a one-time or short-term interference pulse. It is not expedient to make a single display of such interference pulses, because otherwise too much unusable information is made available during the evaluation.

Bei der Übereinstimmung jeweils eines Wertes in einem der Register TR 1 bis TR 6, FR 1 bis FR 6 und PBR 1 bis PBR 6 mit einem vorangegangenen Wert werden die jeweils zuletzt eingelesenen Werte für τ und f sowie der zugehörige T-Wert ausgelesen. Letzterer entspricht nämlich der der Periodendauer T eines Pulssenders (z. B. eines Pulsradars). Die Koinzidenz zwischen zwei aufeinanderfolgenden Registerwerten wird durch eine logische Eins am Ausgang des entsprechenden Vergleicherelementes signalisiert. Neben der Freigabe des zugehörigen Wertes für die Periodendauer T erzeugt dieses Signal mit Hilfe eines Monoflops MN 4 in Fig. 14 einen kurzen Ausleseimpuls, der am Ausgang LPA auftritt. Gleichzeitig wird der entsprechende Leseimpuls LPE für alle Register, die in Signalflußrichtung hinter der jeweiligen Registerstelle liegen, über die Gatter G 52 bis G 55 blockiert. Auf diese Weise können Bauelemente eingespart werden, weil nicht koinzidierende Speicherwerte so an der belegten Registerstelle stehenbleiben können. Der durch eine Koinzidenz als brauchbar und richtig erkannte Wert von τ wird von τ 1 belegt. Dadurch kann erheblich an Speicherplatz eingespart werden.If a value in one of the registers TR 1 to TR 6 , FR 1 to FR 6 and PBR 1 to PBR 6 matches a previous value, the last read values for τ and f as well as the associated T value are read out. The latter corresponds to that of the period T of a pulse transmitter (e.g. a pulse radar). The coincidence between two successive register values is signaled by a logical one at the output of the corresponding comparator element. In addition to the release of the associated value for the period T , this signal generates a short readout pulse which occurs at the output LPA with the aid of a monoflop MN 4 in FIG. 14. At the same time, the corresponding read pulse LPE is blocked for all registers which lie behind the respective register position in the signal flow direction via the gates G 52 to G 55 . In this way, components can be saved because non-coinciding memory values can remain at the occupied register position. The value of τ recognized by a coincidence as useful and correct is proven by τ 1 . This can save considerable storage space.

Die Frequenz eines Dauerstrichsignals, das eine logische Eins in der elften Stelle des Impulsbreitenzählregisters PBR nach Fig. 11 erzeugt, soll ohne Koinzidenzprüfung an den Ausgang weitergereicht werden können. Daher wird sofort nach dem Einlesen seiner Daten, also Belegung des Eingangs CW in Fig. 13, der Ausleseimpuls LPA am Ausgang des Monoflops MN 4 erzeugt. Deshalb ist die Signalleitung CW am Ausgang der entsprechenden Registerstelle von Fig. 13 direkt zu dem ODER-Gatter G 51 nach Fig. 14 geführt, von wo aus über das Monoflop MN 4 der entsprechende Ausleseimpuls LPA erzeugt werden kann. Da in diesem Fall, d. h. bei Vorhandensein eines Dauerstrichsignals die anderen Werte, nämlich τ und T nichts aussagen, wird für sie der Wert 0 ausgegeben.The frequency of a continuous wave signal that generates a logic one in the eleventh digit of the pulse width counter register PBR according to FIG. 11 should be able to be passed on to the output without a coincidence check. The readout pulse LPA is therefore generated at the output of the monoflop MN 4 immediately after reading in its data, that is to say occupation of the input CW in FIG. 13. Therefore, the signal line CW at the output of the corresponding register position of FIG. 13 is led directly to the OR gate G 51 according to FIG. 14, from where the corresponding readout pulse LPA can be generated via the monoflop MN 4 . Since in this case, ie when there is a continuous wave signal, the other values, namely τ and T, do not say anything, the value 0 is output for them.

Für die Weiterschaltung des Leseimpulses LPE zu den einzelnen Registerstellen sind hintereinandergeschaltete UND-Gatter G 52 bis G 55 in Fig. 13 vorgesehen. Der eine Eingang des ersten UND-Gatters G 52 ist mit der Klemme LPE für den Leseimpuls verbunden. Die UND-Gatter G 53 bis G 55 sind mit dem ersten ihrer Eingänge fortlaufend mit den Ausgängen des jeweils vorangegangenen UND-Gatters verbunden. Die zweiten Eingänge der UND-Gatter G 52 und G 55 werden jeweils mit Steuersignalen as, bs, cs und ds beaufschlagt, die jeweils an den entsprechend bezeichneten Klemmen der Fig. 14 zur Verfügung stehen und in die linke Seite der Fig. 13 eingespeist werden. Zwischen diesen Klemmen und den eigentlichen UND-Gattern G 52 bis G 55 sind Inverterstufen IS 10 bis IS 13 eingeschaltet. Wenn somit an den Klemmen as bis ds eine logische Eins vorhanden ist, so sind die entsprechenden Gatter G 52 bis G 55 auch bei Vorhandensein eines Leseimpulses LPE gesperrt und weitere Fortschaltung der einlaufenden Information T, f und t wird verhindert, weil die nachfolgenden Registerstellen keine Lesetakte mehr erhalten.For the forwarding of the read pulse LPE to the individual register positions, AND gates G 52 to G 55 connected in series in FIG. 13 are provided. One input of the first AND gate G 52 is connected to the terminal LPE for the read pulse. The AND gates G 53 to G 55 are continuously connected with the first of their inputs to the outputs of the previous AND gate. The second inputs of the AND gates G 52 and G 55 are each supplied with control signals as, bs, cs and ds , which are each available at the correspondingly designated terminals in FIG. 14 and are fed into the left side of FIG. 13 . Inverter stages IS 10 to IS 13 are connected between these terminals and the actual AND gates G 52 to G 55 . If a logical one is thus present at the terminals as to ds , the corresponding gates G 52 to G 55 are blocked even in the presence of a read pulse LPE and further advancement of the incoming information T, f and t is prevented because the subsequent register positions do not Get reading bars more.

In Fig. 14 wird in den Differenzstufen DPB 1 bis DPB 5 die Differenz der Dauer der einzelnen Impulse τ 1-τ 2; τ 1-τ 3; τ 1-τ 4 usw. ausgewertet, wobei Werte aus den einzelnen Registerstellen PBR 1 bis PBR 6 nach Fig. 13 miteinander verglichen werden. In Auswerteschaltungen PBAS 1 bis PBAS 5 wird untersucht, ob die Differenzen innerhalb eines vorgegebenen Toleranzwertes (gegeben durch die Ungenauigkeit der Messung) liegen. Ist dies der Fall, so kann davon ausgegangen werden, daß alle Impulse gleich lang sind, so daß es sich bei den Empfangssignalen um die Pulsfolge eines bestimmten Pulssenders, z. B. eines Pulsradargerätes handelt. Die Ausgänge dieser Auswerteschaltungen PBAS 1 bis PBAS 5 sind ebenfalls den verschiedenen Eingängen eines ODER-Gatters UG 51 zugeführt und bewirken somit bei Auftreten eines Steuersignals, d. h. bei Auftreten gleich langer Impulse, eine Aktivierung des Monoflops MN 4 und damit die Erzeugung der kurzen Ausleseimpulse LPA. Ein Signal an LPA ist somit die Anzeige dafür, daß es sich bei Empfangssignalen um diejenigen eines Pulssenders mit einer festen Impulsdauer handelt.In Fig. 14 in the differential stages DPB 1 to DPB 5 the difference in the duration of the individual pulses τ 1 - τ 2 ; τ 1 - τ 3 ; τ 1 - τ 4 etc. evaluated, values from the individual registers PBR 1 to PBR 6 according to FIG. 13 being compared with one another. In evaluation circuits PBAS 1 to PBAS 5 it is examined whether the differences lie within a predetermined tolerance value (given by the inaccuracy of the measurement). If this is the case, it can be assumed that all pulses are of equal length, so that the received signals are the pulse train of a certain pulse transmitter, e.g. B. is a pulse radar. The outputs of these evaluation circuits PBAS 1 to PBAS 5 are also fed to the various inputs of an OR gate UG 51 and thus, when a control signal occurs, ie when pulses of the same length occur, activate the monoflop MN 4 and thus generate the short readout pulses LPA . A signal at LPA is therefore an indication that the received signals are those of a pulse transmitter with a fixed pulse duration.

Analog dazu bilden die Differnzstufen DT 1 bis DT 5 die Differenzwerte aus jeweils aufeinanderfolgenden Zeitwerten. So wird beispielsweise in DT 1 die Differenz des Wertes T 1 und des Wertes T 2, d. h. aus den Teilregistern TR 1 und TR 2 nach Fig. 13 gebildet. Dieser Differenzwert ergibt, wie bereits erläutert, bei Pulsradargeräten die Periodendauer, mit welcher die einzelnen Impulse aufeinanderfolgen und lassen somit auch die Impulswiederholfrequenz erkennen. Liegen die Differenzwerte innerhalb des Toleranzbereiches, so erscheint am Ausgang der ODER-Schaltung DAS ein Singal MT, welches das Vorhandensein einer bestimmten Periodendauer und damit einer bestimmten Impulsfolgefrequenz (PRT) signalisiert.Analogously, the difference levels DT 1 to DT 5 form the difference values from successive time values. For example, in DT 1 the difference between the value T 1 and the value T 2 , that is to say formed from the sub-registers TR 1 and TR 2 according to FIG. 13. As already explained, this difference value results in the period with which the individual pulses follow one another in pulse radar devices and thus also makes it possible to recognize the pulse repetition frequency. If the difference values lie within the tolerance range, a signal MT appears at the output of the OR circuit DAS , which signals the presence of a specific period duration and thus a specific pulse repetition frequency ( PRT) .

Claims

1. Circuit arrangement for the frequency analysis of reception signals lying in a wide overall frequency band according to Patent 26 54 134, characterized in that a pulse width counter ( PBZ) is provided for determining the time duration ( τ ) of pulse-shaped reception signals, which occurs when a clearly definable frequency word occurs at the beginning of the received signal is started and stopped at the end of it, that the count values of this pulse width counter ( PBZ) of successive pulse-shaped receive signals indicating the pulse duration ( τ ) are continuously read into successive registers ( PBR 1 , PBR 2 etc.), that by forming the difference in successive registers Registers ( PBR 1 , PBR 2 , etc.) are checked to see whether these difference values are below a tolerance value given by the measurement accuracy, and that, if applicable, a signal signaling the reception of a pulse transmitter with a constant pulse width ( LPA ) is generated.

2. Circuit arrangement according to claim 1, characterized in that a release pulse ( F I in FIG. 8) serving for the release of the measurement results is generated when a logic circuit ( G 9 to G 14 and G 15 in FIG. 8) it is determined that there is only one frequency number.

3. Circuit arrangement according to claim 2, characterized in that in the absence of an enable pulse the presence of a fault (at C in Fig. 9) is signaled.

4. Circuit arrangement according to one of the preceding claims, characterized in that at the start of a received signal a leading edge signal ( V I B in Fig. 10) and at the end a trailing edge signal ( R I B in Fig. 10) is generated, which is used to control the pulse width counter ( PBZ) serve and that another pulse corresponding to the duration of the received signal (I B in Fig. 10) causes the release of the counting clock.

5. Circuit arrangement according to one of the preceding claims, characterized in that when a certain count value of the pulse width counter ( PBZ in Fig. 11) is exceeded, a special signal ( CW) is generated which indicates the receipt of a long-term or continuous wave signal.

6. Circuit arrangement according to one of the preceding claims, characterized in that a central query counter ( ZAZ in Fig. 11) is provided, which from the individual columns of the addition matrix ( Fig. 5 and Fig. 6) retrieves the results one after the other and reading the Results.

7. Circuit arrangement according to one of the preceding claims, characterized in that by means of several successive registers ( PBR 1 , PBR 2 , etc. in Fig. 13), a coincidence check for consecutive received pulses is performed in that the respective count values for the pulse duration ( τ 1 , τ 2 , etc. in FIG. 13) and that a corresponding signal ( LPA in FIG. 14) is only generated if at least two count values match within a predetermined tolerance range ( Δ τ in FIG. 14).

8. Circuit arrangement according to one of the preceding claims, characterized in that a central time counter ( ZTZ in Fig. 12) is provided for determining the period ( T) of received pulses, which converts the time interval of successive received pulses into count values and these for display ( G 44 , G 45 in FIG. 12).

9. Circuit arrangement according to claim 8, characterized in that by means of several successive registers ( TR 1 , TR 2 , etc. in Fig. 13), a coincidence check for successively arriving received pulses is carried out in that the respective count values for the distance between successive pulses ( T 1 , T 2 , etc. in FIG. 13) and that a corresponding signal ( MT in FIG. 14) is only generated if at least two count values match within a predetermined tolerance range ( Δ T in FIG. 14).