DE2651350A1

DE2651350A1 - NOISE-SENSITIVE SIGNAL PROCESSING CIRCUIT FOR PULSE RADAR DEVICES

Info

Publication number: DE2651350A1
Application number: DE19762651350
Authority: DE
Inventors: Norio Fujiki
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1975-11-11
Filing date: 1976-11-10
Publication date: 1977-05-18
Also published as: GB1520537A; JPS5259596A

Description

PATENTANWÄLTEPATENT LAWYERS

TER MEER - MÜLLER - STEINMEISTEg^g-j 35QTER MEER-MÜLLER-STEINMEISTEg ^ g-j 35Q

D-8OOO München 22 D-4800 BielefeldD-8OOO Munich 22 D-4800 Bielefeld

Triftstraße 4 · ^ · Siekerwall 7Triftstrasse 4 ^ Siekerwall 7

PG23-7622O 1 O. NOV. 1976 PG23-7622O 10 NOV. 1976

Nissan Motor Company/ LimitedNissan Motor Company / Limited

No. 2, Takara-machi, No. 2 , Takara-machi ,

Kanagawa-ku, Yokohama City / JapanKanagawa-ku, Yokohama City / Japan

Rauschunempfindliche Signalverarbeitungsschaltung für Pulsradar-Geräte Noise-insensitive signal processing circuit for pulse radar devices

Die Erfindung liegt auf dem Gebiet der Pulsradar-Geräte und bezieht sich insbesondere auf ein Pulsradar-Gerät gemäß dem Oberbegriff des Patentanspruchs 1. Bei Geräten dieser Gattung wird zur Bestimmung der Geschwindigkeit eines sich relativ zu einem Festpunkt bewegenden Objekts die Verschiebung der kohärenten Phase eines aus dem reflektierten Signal gewonnen Zwischenfrequenzsignals ausgenutzt.The invention is in the field of pulse radar devices, and more particularly relates to pulse radar devices according to the preamble of claim 1. For devices This type is used to determine the speed of a moving relative to a fixed point Object is the shift in the coherent phase of an intermediate frequency signal obtained from the reflected signal exploited.

Bei bekannten Verarbeitungsschaltungen in Pulsradar -With known processing circuits in pulse radar -

709820/0780709820/0780

Geräten, die zur Bewertung der Phasenverschiebung des Zwxschenfrequenzsxgnals geeignet sind, wird diese Phasenverschiebung durch Amplitudenvergleich gegen einen Satz von festgelegten Schwellwertpegeln bestimmt. Die Amplitude des Zwxschenfrequenzsxgnals schwankt jedoch aufgrund von Rauschanteilen oder Rauschsignalen, was zur Folge hat, daß die Verarbeitungsschaltung ein falsches Aus gangs signal liefern kann. Dies kann insbesondere dann zu Schwierigkeiten und unerwünschten Folgen Anlaß geben, wenn die Relativgeschwindigkeit des sich bewegenden Objekts niedrig liegt, da der Spitzenwert des Zwxschenfrequenzsxgnals leicht die Neigung hat, auf einem Pegel in der Nähe der Schwellwertpegel "hängen" zu bleiben.Devices used to evaluate the phase shift of the Intermediate frequency signals are suitable, this phase shift is determined by comparing the amplitudes against a Set of fixed threshold levels determined. However, the amplitude of the intermediate frequency signal fluctuates due to noise components or noise signals, with the result that the processing circuit generates an incorrect Output signal can deliver. This can give rise to difficulties and undesirable consequences in particular, when the relative speed of the moving object is low, since the peak value of the intermediate frequency signal tends to "hang" at levels near the threshold levels.

Der Erfindung liegt damit in erster Linie die Aufgabe zugrunde, eine zuverlässig arbeitende Signalverarbeitungsschaltung für Pulsradar-Geräte zu schaffen, die immun ist gegen Rauschsignale, um dadurch die Relativgeschwindigkeit eines sich bewegenden Objekts genauer erfassen zu können. Ausgehend von den bekannten erwähnten Verarbeitungsschaltungen soll auch bei der zu schaffenden Schaltung die Amplitude des Zwxschenfrequenzsxgnals des reflektierten Echosignals gegen einen Satz von Schwellwertpegeln verglichen werden.The invention is therefore primarily based on the object of a reliably operating signal processing circuit for pulse radar devices to create the immune is against noise signals in order to more accurately detect the relative speed of a moving object to be able to. Based on the known processing circuits mentioned, the circuit to be created should also use the The amplitude of the intermediate frequency signal of the reflected echo signal is compared against a set of threshold levels will.

Die Lösung dieser technischen Aufgabe erfolgt erfindungsgemäß nach der Lehre des Patentanspruchs 1; vorteilhafte Weiterbildungen sind in Unteransprüchen gekennzeichnet.This technical problem is solved according to the invention according to the teaching of claim 1; advantageous Further developments are characterized in the subclaims.

Bei einer vorteilhaften Ausführungsform eines erfindungsgemäßen Pulsradar-Geräts ist ein Senderteil zur Abstrahlung getasteter oder gepulster hochfrequenter elektromagnetischer Energie auf ein sich relativ zu einem festgelegten Punkt bewegendes Objekt, ein Eingangsteil zum Empfang des vom Objekt zurückgestrahlten Signals, ein Schaltungsteil zur Umsetzung des Empfangssignals inIn an advantageous embodiment of an inventive Pulse radar device is a transmitter part for emitting keyed or pulsed high-frequency electromagnetic Energy on an object moving relative to a fixed point, an input part for receiving the signal reflected back from the object, a circuit part for converting the received signal into

709820/0780709820/0780

265135Q265135Q

ein Zwischenfrequenzsignal/ dessen Phasenlage sich in Abhängigkeit von der Geschwindigkeit des Objekts relativ zu dem festen Punkt verändert sowie eine Schaltung zur Verarbeitung des Zwischenfrequenzsignals zur Bestimmung der Objektgeschwindigkeit vorhanden und die Verarbeitungsschaltung umfaßt erfindungsgemäß eine Baugruppe zur Erzeugung eines ersten Ausgangssignals, wenn eine positive Halbwelle des Zwischenfrequenzsignals einen positiven Schwellwertpegel erreicht und zur Erzeugung eines zweiten Ausgangssignals, wenn eine negative Halbwelle des Zwischenfrequenzsignals einen negativen Schwellwertpegel erreicht hat, weiterhin eine bistabile Stufe, die in Abhängigkeit vom ersten bzw. zweiten Ausgangssignal-einen ersten bzw. zweiten Binärzustand einstellt, darüber hinaus eine Torschaltung, die bewirkt, daß eines der Ausgangssignale früher auf die bistabile Stufe gelangt als das andere Ausgangssignal und die Durchschaltung des anderen Ausgangssignals auf die bistabile Stufe verhindert, bis die Aufeinanderfolge der beiden Ausgangssignale sich umkehrt und schließlich ist eine Einstelleinrichtung vorhanden, an der sich der positive bzw. negative Schwellwertpegel ändern läßt, wenn die bistabile Stufe den eingestellten Binärzustand ändert.an intermediate frequency signal / its phase position is dependent changed by the speed of the object relative to the fixed point and a circuit for processing of the intermediate frequency signal for determining the object speed and the processing circuit According to the invention comprises an assembly for generation a first output signal when a positive half-wave of the intermediate frequency signal has a positive one Threshold level reached and for generating a second output signal when a negative half-wave of the intermediate frequency signal has reached a negative threshold level, a bistable stage continues to be dependent on sets a first or second binary state from the first or second output signal, moreover a gate circuit which causes one of the output signals to reach the bistable stage earlier than the other Prevents the output signal and the switching of the other output signal to the bistable stage, until the sequence of the two output signals is reversed and finally a setting device is available, at which the positive or negative threshold level can be changed if the bistable stage exceeds the set level Binary state changes.

Vorteilhafterweise liegt der Absolutwert des positiven Schwellwertpegels tiefer als der des negativen Schwellwertpegels, wenn die bistabile Stufe im einen von zwei möglichen Binärzuständen steht, um sicherzustellen, daß der erste Ausgangsimpuls vorliegt, selbst wenn das Empfangssignal einen Rauschanteil aufweist, so daß dann, wenn sowohl der positive als auch der negative Schwellwertpegel in Abhängigkeit von einer Änderung des Schaltzustands der bistabilen Stufe verändert werden, anschließend der Absolutwert des negativen Schwellwertpegels kleiner wird als der des positiven Schwellwertpegels, um in diesem Fall sicherzustellen, daß der zweite Ausgangsimpuls erzeugtThe absolute value of the positive threshold value level is advantageously lower than that of the negative threshold value level, when the bistable stage is in one of two possible binary states to ensure that the first output pulse is present even if the received signal has a noise component, so that when both the positive and the negative threshold level depending on a change in the switching state of the bistable stage can be changed, then the absolute value of the negative threshold value level becomes smaller than that of the positive threshold level, in order to ensure in this case that the second output pulse is generated

709820/0780709820/0780

wird, auch wenn Rauschanteile in das Empfangssignal gelangt sind.even if noise components have entered the received signal.

Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in einer beispielsweisen Ausführungsform näher erläutert. Es zeigen:The invention and advantageous details are described below in an exemplary manner with reference to the drawing Embodiment explained in more detail. Show it:

Fig. 1 Das Blockschaltbild eines herkömmlichen Pulsradar-Geräts einschließlich einer Signalverarbeitungsschaltung; 1 is a block diagram of a conventional pulse radar device including a signal processing circuit;

Fig. 2 das Blockschaltbild eines Teils der erfindungsgemäßen Signalverarbeitungsschaltung nach Fig. 1 und2 shows the block diagram of part of the signal processing circuit according to the invention according to FIGS. 1 and

Fig. 3 eine zeitkorrelierte Darstellung von Signalen, die an verschiedenen Punkten der Schaltung nach Fig. 2 auftreten.Fig. 3 is a time-correlated representation of signals at various points in the circuit according to Fig. 2 occur.

Zunächst wird ein herkömmliches Pulsradar-Gerät unter Bezug auf die Fig. 1 beschrieben:First, a conventional pulse radar device will be described with reference to FIG. 1:

Ein Tast- oder Triggergenerator 10 liefert in hoher Wiederholungsfolge Triggerimpulse kurzer Dauer an eine Kapazitätsdiode 11, der eine Gunn-Diode 12 nachgeschaltet ist, so daß das durch die Gunn-Diode 12 mit einer Trägerfrequenz f im Mikrowellenbereich erzeugte Signal frequenzmoduliert bzw. phasenverschoben wird und zwar um einen Betrag Af in Abhängigkeit von der Änderung der Kapazität der Kapazitätsdiode 11 durch das Triggersignal. Das Ausgangssignal der Gunn-Diode 12 läuft über ein Abzweigfilter 13 und gelangt einerseits auf einen Zirkulator 14 und von dort zur Abstrahlung auf eine Antenne 15 und andererseits als lokale Oszillatorfrequenz auf einen Mischer 16. Ein von einem sich relativ zu einem Festpunkt bewegendes Objekt zurückgestrahltes Echosignal wird durch die Antenne 15 aufgefangen und gelangt über den Zir kurlator 14 auf den Mischer 16. Da der Triggerimpuls nur während einer kurzen Dauer des Intervalls vorhanden ist,A key or trigger generator 10 delivers in a high repetition sequence Trigger pulses of short duration to a capacitance diode 11, which is followed by a Gunn diode 12 is, so that the signal generated by the Gunn diode 12 with a carrier frequency f in the microwave range is frequency-modulated or is phase shifted by an amount Af as a function of the change in capacitance of the varactor diode 11 by the trigger signal. The output signal of the Gunn diode 12 runs through a branch filter 13 and on the one hand arrives at a circulator 14 and from there for radiation to an antenna 15 and on the other hand as a local oscillator frequency on a mixer 16. One of a relative to a fixed point echo signal reflected back from the moving object is picked up by the antenna 15 and passes through the Zir curlator 14 on the mixer 16. Since the trigger pulse is only present for a short duration of the interval,

709820/0780709820/0780

wird dieses Signal mit dem Signal der Frequenz f gemischt. Der Mischer 16 liefert also als Ausgangssignal ein Zwischenfrequenz signal _r das durch einen ZF-Verstärker 17 verstärkt wird und in Form von zwischenfrequenten Impulsfolgen oder Burst-Signalfolgen am Verstärker abgreifbar ist. Dieses Zwischenfrequenzsignal gelangt sodann auf eine Signalverarbeitungsschaltung 18, der vom Triggergenerator 10 aus ebenfalls Triggerimpulse zugeführt werden und an deren Ausgang ein Signal abgreifbar ist* das eine Aussage über die relative Geschwindigkeit des Targets enthält und als "Geschwindigkeitssignal¹¹ bezeichnet wird. Dieses Geschwindigkeitssignal der Verarbeitungsschaltung 18 gelangt auf eine Nutz~ und Anzeigeschaltung 19 zur Anzeige der relativen Geschwindigkeit.this signal is mixed with the signal of frequency f. The mixer 16 thus provides an intermediate frequency signal _r as an output signal which is amplified by an IF amplifier 17 and can be tapped off at the amplifier in the form of intermediate frequency pulse sequences or burst signal sequences. This intermediate frequency signal is passed then to a signal processing circuit 18 which are supplied from the trigger generator 10 from also trigger pulses and at whose output a signal can be tapped * which contains a statement about the relative speed of the target and is called a "velocity signal. ¹¹ this speed signal processing circuit 18 reaches a useful ~ and display circuit 19 for displaying the relative speed.

Die Fig. 2 verdeutlicht in detaillierterer Ausführung die Signalverarbeitungsschaltung 18 gemäß der Erfindung. Diese Schaltung 18; umfaßt ein Paar von Operationsverstärker/ Komparatoren 21 und 22, die jeweils einen invertierenden und einen nicht invertierenden Eingang aufweisen. Der nicht invertierende Eingang des !Comparators 21 und der invertierende Eingang des !Comparators 22 sind zusammen über eine Leitung 30 auf den Ausgang des ZF-Verstärkers 17 geschaltet. Der invertierende Eingang des Komparators 21 ist über einen durch Widerstände R₁ und R₂ gebildeten Spannungsteiler durch eine positive Spannungsversorgung V beaufschlagt. In ähnlicher Weise ist der nicht in-FIG. 2 illustrates the signal processing circuit 18 according to the invention in more detail. This circuit 18; comprises a pair of operational amplifier / comparators 21 and 22 each having an inverting and a non-inverting input. The non-inverting input of the comparator 21 and the inverting input of the comparator 22 are connected together via a line 30 to the output of the IF amplifier 17. The inverting input of the comparator 21 has a positive voltage supply V applied to it _{via a voltage divider formed by resistors R 1} and R _2. Similarly, the not in-

vertierende Eingang des Komparators 22 über einen durch Widerstände R₃ und R- gebildeten Spannungsteiler an eine negative Spannungsversorgung -V__ angeschlossen. Der Ausgang des Komparators 21 ist einerseits über ein ODER-Glied 23 an die Rücksetzklemme eines Flip-Flops 24 und andererseits an ein UND-Glied 25 angeschlossen, das ebenfalls mit dem Q-Äusgang des Flip-Flops 24 verbunden ist. Der Ausgang des Komparators 22 ist einerseits mit der Rücksetzklemme des Flip-Flops 24 und andererseits mit einem UND-Glied 26The inverting input of the comparator 22 is connected to a negative voltage supply -V__ _{via a voltage divider formed by resistors R 3 and R-.} The output of the comparator 21 is connected, on the one hand, via an OR element 23 to the reset terminal of a flip-flop 24 and, on the other hand, to an AND element 25, which is also connected to the Q output of the flip-flop 24. The output of the comparator 22 is connected on the one hand to the reset terminal of the flip-flop 24 and on the other hand to an AND element 26

709820/0780709820/0780

verbunden , an das außerdem der Q—Ausgang des Flip-Flops angeschlossen ist. Die Ausgänge der UEiD-Glieder 25 und sind mit dem Rticksetz- bzw. Setzeingang eines Flip-Flops 27 verbunden. Der Q—Ausgang des Flip—Flops 27 ist einerseits über einen Ruckkopplungswiderstand R,- mit dem invertierenden Eingang eines Komparators 21 und andererseits über einen Ruckkapplungswiderstand Rv- mit dem nicht invertierenden Eingang des Kamparators 22 verbunden. Die vom Triggergenerator IO gelieferten Triggerimpulse gelangen auf den Setzeingang des Flip—Flops 24« Der Komplementärausgang des Flip—Flops 27 ist auf einen nicht gezeigten Impulszähler geschaltet.connected to which also the Q output of the flip-flop connected. The outputs of the UEiD elements 25 and are with the reset or set input of a flip-flop 27 connected. The Q output of the flip flop 27 is on the one hand through a feedback resistor R, - to the inverting one Input of a comparator 21 and on the other hand via a feedback resistor Rv- to the non-inverting one Entrance of the Kamparators 22 connected. The trigger pulses supplied by the trigger generator IO arrive to the set input of the flip-flop 24 «The complementary output of the flip-flop 27 is on a not shown Pulse counter switched.

Unter Bezug auf die Fig., 3 wird nachfolgend die Arbeitsweise der Schaltung nach Fig. 2 näher erläutert: Das Ausgangssignal des. ZF-Verstärkers T 7 ist eine Folge von Bursts, deren Phasenlage sich verschiebt in Abhängigkeit davon, wie sich das Target in Bezug auf die Antenne T5 bewegt. Bewegt sich das Target beispielsweise um eine viertel Wellenlänge der Trägerfrequenz f , so weist das Zwischenfrequenzsignal eine Phasenverschiebung von T 80° auf. Fig. 3a verdeutlicht eine Reihe von exemplarischen ZF-Signalformen. Der Komparator 21 erzeugt einen Ausgangs— impuls, wenn das Potential an seinem nicht invertierenden Eingang das positive Gleichspannungs-Bezugspotential an seinem invertierenden Eingang erreicht und der Komparator 22 andererseits liefert einen Ausgangsimpuls, wenn das Potential an dessen invertierendem Eingang das negative Gleichspannungs-Bezugspotential an seinem nicht invertierenden Eingang erreicht. Das Gleichspannungs-Bezugspotential für den Komparator 21 wird auf den durch Bezugshinweis 40 angedeuteten Wert eingestellt, der ausreichend unterhalb der maximalen positiven Amplitude des ZF-Signals liegt, um sicherzustellen, daß die positive Halbwelle des Signals den Komparator 2T triggert, auch wenn ein Rauschanteil vorhanden ist. Das Bezugspotential für den Kompa-Referring to Fig. 3, the following is the operation the circuit according to FIG. 2 explained in more detail: The output signal of the IF amplifier T 7 is a sequence of bursts, the phase position of which shifts depending on how the target is in relation to the antenna T5 moves. For example, if the target moves one quarter of the wavelength of the carrier frequency f, so it shows Intermediate frequency signal has a phase shift of T 80 °. 3a illustrates a number of exemplary IF waveforms. The comparator 21 generates an output pulse when the potential is at its non-inverting The input reaches the positive DC voltage reference potential at its inverting input and the comparator 22 on the other hand delivers an output pulse when the potential at its inverting input is negative DC voltage reference potential reached at its non-inverting input. The DC voltage reference potential for the comparator 21 is set to the value indicated by reference 40, which is sufficient is below the maximum positive amplitude of the IF signal to ensure that the positive half-wave of the Signal triggers the comparator 2T, even if there is a noise component is available. The reference potential for the compa-

709820/0780709820/0780

rator 22 andererseits wird auf den durch Bezugshinweis angedeuteten Wert eingestellt, der geringfügig unterhalb der maximalen negativen Amplitude des ZF-Signals liegt. Das Triggersignal 33a auf der Leitung 33 schaltet das Flip-Flop 24 in den Setzzustand, so daß ein hohes Q-Ausgangssignal erzeugt wird_f das in Fig. 3e durch Bezugshinweis 34a angedeutet ist. Hinsichtlich des ersten ZF-Signals 33a auf der Leitung 30 ist angenommen, daß es zunächst mit positiver Halbwelle auftritt und mit einer Amplitude, die größer ist als der Schwellwertpegel 40. Der Komparator 21 erzeugt dadurch auf der Leitung 31 einen Impuls 31a, der das UND-Glied 25 aktiviert, so daß das Flip-Flop 27 rückgesetzt wird. Der Impuls 31a vom Komparator 21 schaltet außerdem über das ODER-Glied 23 das Flip-Flop 24 zurück, so daß das UND-Glied 25 in den Sperrzustand versetzt wird. Da das UND-Glied 25 aufgrund des ODER-Glieds 23 und des Flip-Flops 24 während eines Verzöerungsintervalls aktiviert war, wie in Fig. 3f angegeben, muß - worauf besonders hingewiesen sei - die Halbwelle des ZF-Signals größer sein als das Verzögerungsintervall, um zu verhindern, daß das UND-Glied 26 durch das Ausgangssignal des Komparators 22 aktiviert wird, was aufgrund des nächsten negativen Halbwellenimpulses des ZF-Signals 30a auftritt.Rator 22, on the other hand, is set to the value indicated by the reference, which is slightly below the maximum negative amplitude of the IF signal. The trigger signal 33a on the line 33 switches the flip-flop 24 to the set state, so that a high Q output signal is generated _f which is indicated in Fig. 3e by reference 34a. With regard to the first IF signal 33a on the line 30, it is assumed that it initially occurs with a positive half-wave and with an amplitude which is greater than the threshold level 40. The comparator 21 thereby generates a pulse 31a on the line 31, which is the AND -Glat 25 activated so that the flip-flop 27 is reset. The pulse 31a from the comparator 21 also switches the flip-flop 24 back via the OR gate 23, so that the AND gate 25 is placed in the blocking state. Since the AND element 25 was activated during a delay interval due to the OR element 23 and the flip-flop 24, as indicated in FIG. in order to prevent the AND gate 26 from being activated by the output signal of the comparator 22, which occurs due to the next negative half-wave pulse of the IF signal 30a.

Der zweite Triggerimpuls 33b setzt das Flip-Flop 24 wiederum auf Vorbereitung für das zweite ZF-Signal 30b. Da zwischen dem ersten und zweiten ZF-Signal eine geringfügige Phasenverschiebung vorliegt, ist die Amplitude des ersten positiven Halbwellenimpulses des zweiten ZF-Signals kleiner als die der ersten positiven Halbwelle des ersten ZF-Signals, jedoch noch immer größer als der Schwellwertpegel 40, so daß der Komparator 21 ein Ausgangssignal 31b abgibt. Hinsichtlich des Flip-Flops 27 spielen sich ähnliche Schaltvorgänge wie eben beschrieben ab, um dieses im Rücksetzzustand zu halten.The second trigger pulse 33b in turn sets the flip-flop 24 to prepare for the second IF signal 30b. There there is a slight phase shift between the first and second IF signals, the amplitude is the first positive half-wave pulse of the second IF signal smaller than that of the first positive half-wave of the first IF signal, but still greater than the threshold level 40, so that the comparator 21 has an output signal 31b releases. With regard to the flip-flop 27, switching processes similar to those just described take place around this hold in the reset state.

709820/0780709820/0780

Während den im Zusammenhang mit dem ersten und zweiten ZF-Signal ablaufenden Schaltvorgängen wurde der Komparator 22 durch den ersten negativen Halbwellenimpuls des ersten bzw. zweiten ZF-Signals getriggert, wodurch auf der Leitung 32 die Ausgangsimpulse 32a bzw. 32b auftreten. Das UND-Glied 26 wurde jedoch durch die Ausgangssignale 31a bzw. 31b des Komparators 21 gesperrt, bevor die Ausgangssignale 32a und 32b des Komparators 22 auftreten.During the switching processes taking place in connection with the first and second IF signals, the comparator 22 triggered by the first negative half-wave pulse of the first or second IF signal, whereby on line 32 the output pulses 32a and 32b occur. The AND element 26 was blocked by the output signals 31a and 31b of the comparator 21 before the output signals 32a and 32b of the comparator 22 occur.

Der dritte Triggerimpuls 33c triggert das Flip-Flop 24 in den Setzzustand wiederum in Vorbereitung für das dritte ZF-Signal 30c. Wegen einer weiteren Phasenverschiebung tritt das dritte ZF-Signal so auf, daß sein erster positiver Halbwellenimpuls unter dem Schwellwertpegel 40 liegt, während der erste negative Halbwellenimpuls als erster den Komparator 22 triggert, wodurch ein Ausgangssignal 32c entsteht, welches das UND-Glied 26 aktiviert (Fig. 3g), um das Flip-Flop 27 in den Setzzustand zu triggern, so daß sein Q-Ausgang hohen Signalpegel annimmt (Fig. 3h). Das hohe Potential am Q-Ausgnag des Flip-Flops 27 ist auf die invertierende Klemme des Komparators 21 und auf die nicht invertierende Klemme des Komparators 22 über die Rückkopplungswiderstände R₅ bzw. R₆ zurückgekoppelt. Der Schwellwertpegel des Komparators 21 wird damit auf den durch Bezugshinweis 40' angedeuteten Pegel angehoben, der geringfügig unterhalb der maximalen positiven Amplitude des ZF-Signals liegt, während der Schwellwertpegel des Komparators 22 auf einen Pegel 41' verschoben wird, der ausreichend kleiner ist als die Maximalamplitude des negativen Halbwellenimpulses des ZF-Signals, um sicherzustellen, daß der Komparator 22 bei vorhandenem Rauschanteil im ZF-Signal ein Ausgangssignal liefert.The third trigger pulse 33c triggers the flip-flop 24 into the set state, again in preparation for the third IF signal 30c. Because of a further phase shift, the third IF signal occurs in such a way that its first positive half-wave pulse is below threshold level 40, while the first negative half-wave pulse is the first to trigger comparator 22, which results in an output signal 32c which activates AND gate 26 ( Fig. 3g) to trigger the flip-flop 27 in the set state so that its Q output assumes a high signal level (Fig. 3h). The high potential at the Q output of the flip-flop 27 is fed back to the inverting terminal of the comparator 21 and to the non-inverting terminal of the comparator 22 via the feedback resistors R ₅ and R ₆ , respectively. The threshold level of the comparator 21 is thus raised to the level indicated by reference 40 ', which is slightly below the maximum positive amplitude of the IF signal, while the threshold level of the comparator 22 is shifted to a level 41' which is sufficiently smaller than that Maximum amplitude of the negative half-wave pulse of the IF signal in order to ensure that the comparator 22 delivers an output signal when there is a noise component in the IF signal.

Wie sich aus Fig. 3 ersehen läßt, wird der Komparator 22 als erster durch das vierte bzw. fünfte ZF-Signal 3Od bzw. 30e aktiviert und liefert die Ausgangssignale 32d bzw. 32eAs can be seen from Fig. 3, the comparator 22 is the first by the fourth or fifth IF signal 30d or 30e activates and supplies the output signals 32d and 32e, respectively

709820/0780709820/0780

gefolgt von den entsprechenden Ausgangssignalen 31d bzw. 31e vom Komparator 21. Damit wird nachfolgend das UND-Glied 26 aktiviert, so daß das Flip-Flop 27 unter Setzbedingung gehalten wird, bis ein sechstes ZF-Signal 3Of auftritt.followed by the corresponding output signals 31d or 31e from the comparator 21. This then becomes the AND element 26 activated, so that the flip-flop 27 is held under the set condition until a sixth IF signal 30f occurs.

Mit einer weiteren Phasenverschiebung des ZF-Signals wird der wirksame erste Halbwellenimpuls des sechsten ZF-Signals 3Of positiv uid triggert - bei Erreichen des Schwellwertpegels 40' - den Komparator 21, wodurch ein Ausgangssignal 31f entsteht, welches das Flip-Flop 27 zurücksetzt und die Bezugspotentiale für die beiden Komparatoren wiederum auf die ursprünglichen Pegel einstellt, so daß wieder sichergestellt ist, daß der Komparator 21 auch bei vorhandenem Rauschanteil ein Ausgangssignal liefert.With a further phase shift of the IF signal, the effective first half-wave pulse of the sixth IF signal 3Of positive uid triggers - when the threshold level is reached 40 '- the comparator 21, which produces an output signal 31f which resets the flip-flop 27 and sets the reference potentials for the two comparators again to the original level, see above that it is again ensured that the comparator 21 delivers an output signal even when the noise component is present.

Wie oben erläutert, werden die Bezugspotentiale für die Komparatoren 21 und 22 .auf einen Pegel eingestellt, dessen Absolutwert kleiner ist als der Pegel des oder der anderen Bezugspotentiale. Damit lassen sich die nachteiligen Wirkungen von Rauschkomponenten wirksam beseitigen, die in Fig. 3a mit Bezugshinweis 50 bzw. 51 angegeben sind. Obgleich die Rauschkomponente 50 den Komparator 21 triggern kann, so daß dieser ein falsches Ausgangssignal liefert, wirkt diese · nur so, daß das Flip-Flop 27 in Setzbedingung gehalten wird. In ähnlicher Weise kann die Rauschkomponente 51 den Komparator 22 triggern, so daß dieser ein falsches Ausgangssignal liefert, welches wiederum das Flip-Flop 27 unter Setzbedingung hält. Im Ergebnis erhält man durch die asymmetrischen Werte der Signalabfragepegel relativ zum Nullspannungspegel des einlaufenden Signals einen breiten positiven Randbereich für den Komparator 21, der ausreicht, um während des Zeitintervalls vor der Verschiebung der Referenzpegel 40 bzw. auf 40' bzw. 41' die Signale 31a bzw. 31b zu erzeugen. Andererseits ergibt sich ein ausreichend breiter negativerAs explained above, the reference potentials for the comparators 21 and 22 are set to a level whose The absolute value is smaller than the level of the other reference potentials. This eliminates the disadvantageous Effectively eliminating the effects of noise components indicated in Fig. 3a by references 50 and 51, respectively. Although the noise component 50 can trigger the comparator 21 so that it provides an incorrect output signal, this only acts in such a way that the flip-flop 27 is kept in the setting condition. Similarly, the Noise component 51 trigger the comparator 22 so that it delivers a false output signal, which in turn the flip-flop 27 holds under set condition. As a result, the asymmetrical values give the signal query level a wide positive margin relative to the zero voltage level of the incoming signal the comparator 21, which is sufficient to during the time interval before the shift of the reference level 40 or to generate signals 31a and 31b on 40 'and 41', respectively. On the other hand, there is a sufficiently broad negative

709820/0780709820/0780

Rand- oder Zwischenbereich für den Komparator 22, um die
Signale 32c, 32d bzw. 32e zu erzeugen, nachdem der Spitzen wert des negativen Halbwellensignals den negativen Bezugspegel 41 erreicht. Damit ist die Wahrscheinlichkeit einer
Erzeugung von Falschsignalen weitgehend reduziert, selbst
wenn die Geschwindigkeit des Targets relativ zum Festpunkt fast auf Null abfällt.Edge or intermediate area for the comparator 22 to the
To generate signals 32c, 32d and 32e after the peak value of the negative half-wave signal reaches the negative reference level 41. So the probability is one
Generation of false signals largely reduced, even
when the speed of the target drops almost to zero relative to the fixed point.

Das Ausgangssignal des Flip-Flops 27 erscheint für jeweils 180 Phasenverschiebung und entspricht damit der Geschwindigkeit des Targets relativ zum Festpunkt, der durch ein
Fahrzeug gebildet sein kann, auf dem das erfindungsgemäße
Radargerät montiert ist. Das die Geschwindigkeit repräsentierende Signal vom Flip-Flop 27 wird in der Verarbeitungs und Anzeigeschaltung gezählt, um die Geschwindigkeit anzuzeigen .The output signal of the flip-flop 27 appears for each 180 phase shift and thus corresponds to the speed of the target relative to the fixed point, which is caused by a
Vehicle can be formed on which the invention
Radar device is mounted. The signal representing the speed from the flip-flop 27 is counted in the processing and display circuit to display the speed.

709820/0780709820/0780

Claims

ί LIi UH-ICH -MUl UEH ϊ> IL I UM L ISTEH

Nissan Motor Company, Limited
PG23-7622O

Claims

Pulse radar device with a transmitter part for radiation pulsed high-frequency electromagnetic energy in the direction of being relative to a particular one Point moving object with an input part for receiving the signal reflected from the object, a Circuit part for converting the received signal into an intermediate frequency signal, the phase position of which is in Depending on the speed of the object relative to the fixed point changed as well as with a Processing circuit for the intermediate frequency signal for determining the object speed, characterized in that the Processing circuit (18) comprises the following assemblies:

- A generator part (21,22) for generating a first output signal (31), if a positive one Half-wave of the intermediate frequency signal (30) reaches a positive threshold level (40) and to Generation of a second output signal (32) when a negative half-wave of the intermediate frequency signal reaches a negative threshold level (41);

- A bistable stage (27) which, depending on the first or second output signal, generates a first or sets second binary state;

- A circuit part (25, 26) which causes one of the output signals to be sent to the bistable earlier Stage arrives than the other output signal and the Switching the other output signal through to the bistable stage is prevented until the result of the

ηηΛΟ'ΐΛ/η'ϊοη ORIGINAL INSPECTEDηηΛΟ'ΐΛ / η'ϊοη ORIGINAL INSPECTED

step of the two output signals is reversed and

a setting device (R.-R _g ) for changing the positive or negative threshold value level when the bistable stage changes its binary state.

2. Pulse radar device according to claim 1, characterized in that the setting device for changing the threshold level has a first between the output (Q) corresponding to the first binary state of the bistable stage (27) and the generator circuit lying first feedback branch (Rg) for changing the positive Threshold level and a second between the output (Q) of the bistable stage (27) corresponding to the second binary state and the signal generator circuit, second feedback branch (R _fi ) for changing the negative threshold level.

3. Pulse radar device according to claim 1 or 2, characterized in that the absolute value of the positive threshold value level (40) is smaller than the absolute value of the negative threshold value level (41) when the bistable stage is in one of the two binary states and is greater than that absolute value of the negative threshold level, when the bistable latch is .in the other binary state.

4. pulse radar device according to claim 3, characterized that the generator unit for generating the first and second output signals the following Assemblies includes:

- A first comparator (21) connected to a first input by the intermediate frequency signal (30) and at a second input by a first reference potential is applied and provides a signal for obtaining the first output signal at an output when the Potential at the first input the potential at the second

709820/0780

265135Q

Entrance Reaches or Exceeds; and

- A second comparator (22) connected to a first Input by the intermediate frequency signal (30) and at a second input by a second reference potential is acted upon and at an output a signal for obtaining the second output signal delivers when the potential at its first input reaches the potential at its second input or exceeds.

5. pulse radar device according to claim 4, characterized in that the respective second inputs of the first and second! Comparators (21 _f 22) are connected to the output of the bistable stage (27).

6. pulse radar device according to claim 4, characterized that the circuit for blocking or releasing the output signals on the bistable stage includes the following assemblies:

- a second bistable (24) which takes in response to the first or second output signal a first binary state and further responsive to the radiation of the pulsed high frequency electromagnetic energy while becomes of a second binary state;

- A first gate circuit (25) for switching the first output signal through to the first bistable stage (27) as a function of the output signal of the second bistable level (24) and

- A second gate circuit (26) for switching the second output signal through to the first stable stage (27) as a function of the output signal of the second bistable stage (24).

709820/0780

651350

Pulse radar device according to Claim 6, characterized that the module has an OR gate (23) to block or release the output signals comprises, via which the second bistable stage (24) responds to the first and second output signals.

709820/0780