DE2650582A1 - LIMITING CIRCUIT - Google Patents
LIMITING CIRCUITInfo
- Publication number
- DE2650582A1 DE2650582A1 DE19762650582 DE2650582A DE2650582A1 DE 2650582 A1 DE2650582 A1 DE 2650582A1 DE 19762650582 DE19762650582 DE 19762650582 DE 2650582 A DE2650582 A DE 2650582A DE 2650582 A1 DE2650582 A1 DE 2650582A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- limiter
- circuit
- amplitude
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Ignition Installations For Internal Combustion Engines (AREA)
- Inverter Devices (AREA)
Description
PATENTANWÄLTEPATENT LAWYERS
MANITZ, FINSTERWALD & GRÄMKOWMANITZ, FINSTERWALD & GRÄMKOW
München, den 4. November 1976 P/2/Sv-N 2098Munich, November 4, 1976 P / 2 / Sv-N 2098
NORTHERN TELEGOM LIMITEDNORTHERN TELEGOM LIMITED
1600 Dorchester Boulevard, West, Montreal, Quebec, Ganada1600 Dorchester Boulevard, West, Montreal, Quebec, Ganada
BegrenzersQhaltungLimiter posture
Die Erfindung betrifft eine elektrische Signalbegrenzungsschaltung und insbesondere eine mit Transistoren bestückte Begrenzerschaltung, die für die Anwendung bei Zeitschaltungen bzw. Taktsteuerungsschaltungen in digitalen Hochgeschwindigkeits-Relaisverstärkern geeignet ist.The invention relates to an electrical signal limiting circuit and in particular a limiter circuit equipped with transistors, which is suitable for use in timing circuits or clock control circuits in high speed digital relay amplifiers suitable is.
In den letzten Jahren hat die digitale Informationsübertragung mit Hilfe von äußerst schnellen, eine hohe Kapazität besitzenden Impuls-Übertragungssystemen als brauchbares Verfahren bei Weitverkehrs-Telefonie-Anwendungen Fuß gefaßt. Diese Systeme sind in der Lage, über mit Verstärkern bestückte koaxiale Kabelleitungen eine Informationsdichte von einigen hundert Megabits pro Sekunde zu übertragen. Um die Unversehrtheit bzw. die einwandfreie Form der digitalen Impulse über das gesamte System von einem Ende zum anderen aufrechtzuerhalten, werden digitale Verstärker bzw. Relaisverstärker inIn recent years, digital information transfer using extremely fast, high capacity Pulse transmission systems are gaining a foothold as a useful technique in wide area telephony applications. These systems are able to provide an information density of several hundred via coaxial cable lines equipped with amplifiers Transfer megabits per second. In order to ensure the integrity or the correct form of the digital impulses via the To maintain the entire system from one end to the other, digital amplifiers or relay amplifiers are used in
709819/0974709819/0974
Intervallen angeordnet, die von der Art des Koaxialkabels, der Bandbreite der übertragenen Information und von der für das gesamte System spezifizierten Fehlerquote abhängen. Ein digitaler Relaisverstärker nimmt die ankommenden Impulsströme bzw. Impulsfolgen auf und regeneriert hinsichtlich der Form und ihrer zeitlichen Lage die gestreuten bzw. verbreiterten Impulse, um sie hierauf auf das folgende Kabelintervall zurückzuübertragen. At intervals that depend on the type of coaxial cable, the bandwidth of the information transmitted and the error rate specified for the entire system. A digital relay amplifier takes the incoming pulse currents or pulse sequences and regenerates the scattered or widened in terms of shape and their temporal position Impulses in order to transfer them back to the following cable interval.
Eine wesentliche Funktion in einem Relaisverstärker xvird von einem Schwellwertdetektor ausgeübt, der während eines optimalen Zeitfensters entscheidet, ob ein Impuls vorliegt oder nicht, indem er eine Spannung oberhalb eines vorgegebenen Schwellwertes abtastet. Die Genauigkeit dieser Entscheidung bestimmt in weitgehendem Maße die Fehlerquote des Systems. Es ist klar, daß diese Genauigkeit eine Funktion zweier Variablen ist, nämlich erstens der Unversehrtheit bzw. der Qualität der hereinkommenden Impulse, die schließlich an den Schwellwertdetektor herangeführt werden, und zweitens der zeitlichen Lage des optimalen Zeitfensters. Diese lage wird von der Ze its teuerungs schaltung abgeleitet , die aus dem hereinkommenden Impulsstrom ein· sinusförmiges Zeitsteuerungssignal extrahiert. Das extrahierte sinusförmige Signal besitzt die richtige Phasenlage, die für eine genaue Zeitsteuerung erforderlich ist, doch variiert es in seiner Amplitude, was hauptsächlich auf dem quasi-zufälligen Auftreten der ankommenden Impulse beruht. Eine dichte Folge von Impulsen erzeugt eine größere Amplitude als eine weniger dichte Folge. Es gibt jedoch eine durch das Kodierschema des Multiplex-Systems festgelegte untere Grenze, so daß ein Relaisverstärker nur mit einer begrenzten Amplitudenvariation fertig werden muß, die in den meisten Fällen zwischen 10 und 20 dB liegt.An essential function in a relay amplifier xv is made by exercised a threshold detector, which decides during an optimal time window whether a pulse is present or not by sampling a voltage above a predetermined threshold. The accuracy of this decision largely determines the error rate of the system. It is clear that this accuracy is a function of two Variables, namely first of all the integrity or the quality of the incoming impulses, which are ultimately sent to the Threshold detector are brought up, and secondly, the temporal position of the optimal time window. This situation will derived from the timing circuit, which generates a sinusoidal timing signal from the incoming pulse current extracted. The extracted sinusoidal signal has the correct phase position, which is necessary for precise timing is, however, it varies in its amplitude, which is mainly due to the quasi-random occurrence of the incoming Impulses. A dense sequence of pulses produces a greater amplitude than a less dense sequence. There are, however one determined by the coding scheme of the multiplex system lower limit, so that a relay amplifier only has to cope with a limited amplitude variation, the in most cases is between 10 and 20 dB.
Um die Amplitudenveränderung vom Zeitsteuerungssignal zu entfernen, was für eine genaue Zeitsteuerung erforderlich ist,To remove the change in amplitude from the timing signal, what is required for precise timing,
709819/0974709819/0974
28505822850582
muß das rohe Zeitsteuerungssignal verstärkt und hierauf begrenzt werden. Erwartungsgemäß ist das Phasenanspreehverhalten des Begrenzers von wesentlicher Bedeutung. Es muß innerhalb vorgegebener Toleranzen über den Bereich der Amplitudenschwankung konstant sein. Bisher wurde die Begrenzung durch Dioden in zwei aufeinanderfolgenden Stufen bewirkt, von denen jede durch genügende Verstärkung übersteuert wurde und auf die noch eine dritte Verstärkerstufe folgte. Bei einer alternativen Ausführung wurde ein ßerien-Parallel-Begrenzer verwendet, dem eine Verstärkung vorausging und eine Verstärkung nachfolgte. Eine solche Anordnung ist in dem Artikel von I. Dorros beschrieben, der unter dem Titel "An Experimental 224 Mb/s Digital Repeatered Line" in The Bell System Technical Journal, Band 2XV, September 1966, Nr. 7, auf Seite 1029 veröffentlicht wurde. Unter der Überschrift "limiting" zeigt der Autor in diesem Artikel, daß eine Transistorbegrenzung vermieden wurde, um die Amplituden-Phasen-Umwandlung bzw. -Umsetzung auf einem Minimum zu halten (d.h. das Phasenansprechverhalten konstant zu halten). In diesem Beispiel wird für die in Rede stehende Anwendung wie in anderen dem Stand der Technik entsprechenden Begrenzern eine Diodenbegrenzung verwendet..the raw timing signal must be amplified and limited to this. The phase response behavior is as expected of the limiter is essential. It must be within specified tolerances over the range of amplitude fluctuations be constant. So far, the limitation has been effected by diodes in two successive stages, one of which each was overdriven by sufficient amplification and was followed by a third amplifier stage. At a An alternative design was a series-parallel limiter used, preceded by reinforcement and followed by reinforcement. Such an arrangement is in the article of I. Dorros, entitled "An Experimental 224 Mb / s Digital Repeatered Line" in The Bell System Technical Journal, Volume 2XV, September 1966, No. 7, at page 1029. Under the heading "limiting" the shows Author in this article that a transistor limitation was avoided in order to achieve the amplitude-to-phase conversion to keep it to a minimum (i.e. keep the phase response constant). In this example, the application in question as in other state-of-the-art limiters a diode limitation is used ..
Das Hauptbestreben der Erfindung besteht darin, die Kosten für digitale Relaisverstärker der oben beschriebenen Art zu verringern. Es wurde erkannt, daß, wenn die Phasenanspreehprobleme von transistorisierten Begrenzerstufen gelöst werden konnten, lediglich eine einfachere Verstärkerstufe erforderlich sein würde, um den empfindlicheren Begrenzer zu treiben und daß möglicherweise keine Nachverstärkung erforderlich sein würde. Hieraus würde sich eine nicht unbeträchtliche Kostenverringerung ergeben.The main aim of the invention is to reduce the cost of digital relay amplifiers of the type described above to decrease. It was recognized that when the phase response problems can be solved by transistorized limiter stages could only require a simpler amplifier stage would be to drive the more sensitive limiter and that may not require any post boost would be. This would result in a not inconsiderable cost reduction.
Es zeigte sich, daß ein herkömmlicher, aus einem emittergekoppelten Paar bestehender Verstärker ein deutlich verbessertes Phasenansprechverhalten zeigt, wenn ein zweitesIt was found that a conventional, emitter-coupled A pair of existing amplifiers show a significantly improved phase response when a second one
709819/09 7 4709819/09 7 4
Phasen-Kompensationssignal an die Basis des Ausgangstransistors angelegt wird, wobei dieses zweite Signal eine gewisse Phasenlage zum Eingangssignal aufweist. Durch eine sinnvolle bzw. zweckmäßige Wahl der Amplitude dieses zweiten Signals hinsichtlicrPhase compensation signal is applied to the base of the output transistor, this second signal having a certain phase position to the input signal. By a sensible or expedient choice of the amplitude of this second signal with respect to it
der
des Variationsbereiches / Amplitude des Eingangssignals werden das Phasen- und das Amplituden-Ansprechverhalten des Begrenzers
für den vorliegenden Fall optimiert.the
of the range of variation / amplitude of the input signal, the phase and amplitude response behavior of the limiter is optimized for the present case.
Somit wird gemäß der Erfindung eine Begrenzerschaltung für ein periodisches Eingangssignal mit sich verändernder Amplitude geschaffen, die folgende Teile umfaßt: erste und zweite Schaltvorrichtungen, die so angeschlossen und gepolt sind, daß sie im strommäßigen Schaltbetrieb arbeiten, Vorrichtungen zum Anlegen des Eingangssignals an eine Steuerelektrode der ersten Schaltvorrichtung und Vorrichtungen zum Anlegen eines zweiten, periodischen Signals an eine Steuerelektrode der zweiten Schaltvorrichtung, wobei dieses zweite Signal an der Steuerelektrode eine vorgegebene Amplitude und einen vorgegebenen Phasenunterschied bezüglich des Eingangssignals aufweist.Thus, according to the invention, a limiter circuit for a periodic input signal with varying amplitude provided, comprising the following parts: first and second switching devices, which are connected and polarized in such a way that they work in current-wise switching mode, devices for applying of the input signal to a control electrode of the first switching device and devices for applying a second, periodic signal to a control electrode of the second switching device, this second signal at the control electrode having a predetermined amplitude and a predetermined phase difference with respect to the input signal.
In einer bevorzugten Ausführungsform der Erfindung ist das ' zweite Signal eine verzögerte, abgeschwächte Version des an der Ausgangselektrode der ersten Schaltvorrichtung erscheinenden Wechselspannungssignals.In a preferred embodiment of the invention, the ' second signal is a delayed, attenuated version of that appearing at the output electrode of the first switching device AC voltage signal.
Die Erfindung wird im folgenden beispielsweise anhand der Zeichnung beschrieben; in dieser zeigt:The invention is described below, for example, with reference to the drawing; in this shows:
Fig. 1 ein allgemeines Schema eines herkömmlichen Begrenzers mit einem emittergekoppelten Paar,1 is a general diagram of a conventional limiter with an emitter-coupled pair;
Fig. 2 die Definition der Laufzeitverzögerung des emittergekoppelten Paars in Fig. 1,Fig. 2 the definition of the propagation delay of the emitter-coupled Pairs in Fig. 1,
Fig. p ein typisches Phasen- und Amplituden-Ansprechverhalten der Schaltung in Fig. 1,Fig. P shows a typical phase and amplitude response the circuit in Fig. 1,
709819/0974709819/0974
Fig. 4 das Schema einer Begrenzerschaltung gemäß der Erfindung, 4 shows the diagram of a limiter circuit according to the invention,
Fig. 5 die Art, wie das verbesserte Phas enanspr echverhalten durch die Schaltung in Fig. 4 erreicht wird, undFig. 5 shows the manner in which the improved phase response behavior is achieved by the circuit in Fig. 4, and
Fig. 6 ein typisches Phasen- und Amplituden-Ansprechverhalten der Schaltung in Fig. 4.FIG. 6 shows a typical phase and amplitude response of the circuit in FIG. 4.
Ein allgemeines Schaltbild eines herkömmlichen emittergekoppelten Begrenzers ist in Fig. 1 dargestellt. Das Eingangssignal V. wird an die Basis 12 des Transistors 10 angelegt GLnA general circuit diagram of a conventional emitter-coupled limiter is shown in FIG. The input signal V. is applied to the base 12 of the transistor 10 GLn
und die Ausgangsspannung V wird am Kollektor des Transistors 11 erhalten. Sowohl die Basis 12 als auch die Basis 13 des Transistors 11 sollen natürlich durch irgendeine der bekannten Vorspannvorrichtungen auf im wesentlichen die gleiche Gleichspannung vorgespannt sein. Die Versorgungsspannung wird zwischen dem Anschluß 14 und der Masse angelegt. Die Stromquelle 15 kann ein einfacher Widerstand sein. Abänderungen dieses Prinzipschaltbilds aus Fig. 1 sind nach dem Stand der Technik wohlbekannt, so daß sich eine weitere Diskussion an dieser Stelle erübrigt.and the output voltage V is at the collector of the transistor 11 received. Both base 12 and base 13 of the transistor 11 are intended, of course, to be essentially the same by any of the known biasing devices DC voltage must be biased. The supply voltage is applied between terminal 14 and ground. The current source 15 can be a simple resistor. Amendments These schematic circuit diagram from Fig. 1 are well known in the prior art, so that a further discussion unnecessary at this point.
Die Fig. 2 zeigt, wie die Laufzeitverzögerung t^ zwischen V ^n und V definiert ist. Die Gleichstrompegel wurden der klareren Definition wegen vernachlässigt, die einfach die Laufzeitverzögerung als die Zeitdifferenz bzw. Zeitverzögerung t-Q zwischen den 50 /^-Punkten von V und V . festlegt.Fig. 2 shows how the propagation delay t ^ between V ^ n and V is defined. The DC levels have been neglected for the sake of clearer definition, which simply defines the propagation delay as the time difference or time delay tQ between the 50 / ^ points of V and V. specifies.
aus em °from em °
Bei einer einzelnen Frequenz kann tj> in einen Phasenwinkel umgewandelt werden, dessen Änderung als Funktion der Amplitude von Vein festlegt, was hier als das "Phasen-Ansprechverhalten" oder die Amplituden-Phasen-Umsetzung des Begrenzers bezeichnet wird. Ein typisches Phasen-Ansprechverhalten eines solchen herkömmlichen Begrenzers bei der interessierenden Frequenz, die bei einer bevorzugten Ausführungsform bei 274,176 MHz liegt,At a single frequency tj> can be converted into a phase angle, whose change in a establishes as a function of the amplitude of V, which "response-phase", the amplitude-phase reaction is here referred to as the or the limiter. A typical phase response of such a conventional limiter at the frequency of interest, which in a preferred embodiment is 274.176 MHz,
709819/0974709819/0974
ist im unteren Teil der Fig. 3 dargestellt. Die Ordinate gibt den Phasenwinkel in Grad an, während die Abszisse die relative Änderung der Amplitude von V . als Verhältnis von V . zu wiedergibt. V . ist der erwartete maximale Wertis shown in the lower part of FIG. The ordinate indicates the phase angle in degrees, while the abscissa the relative Change in the amplitude of V. as the ratio of V. to reproduces. V. is the expected maximum value
ΘΙΏ Π13λΘΙΏ Π13λ
θ 1X1 ^ ^C ^θ 1X1 ^ ^ C ^
der Amplitude am Begrenzer eingang (dem Anschluß 12 in Fig. 1). Wie man sieht, ist das Phasen-Ansprechverhalten weit davon entfernt, konstant zu sein, so daß diese Art von Begrenzer für eine Verwendung in dem vorliegenden Hoengeschwindigkeits-Relaisverstärker ungeeignet ist, obwohl er wesentlich empfindlicher als/Diodenbegrenzer ist.the amplitude at the limiter input (the terminal 12 in Fig. 1). As you can see, the phase response is far from it removed from being constant, making this type of limiter suitable for use in the present high-speed relay amplifier is unsuitable, although it is much more sensitive than / diode limiter.
Es ist jedoch nicht nur das Phasenansprechverhalten zu sehr von der Amplitude abhängig, sondern auch die Amplitude des begrenzten Ausgangssignals, wenn auch in einem geringeren Ausmaß. Das Amplituden-Ansprechverhalten, bzw. die Amplituden-Amplituden-Umsetzung ist im oberen Teil der Fig. 3 dargestellt. Die Ordinate gibt die relative Veränderung der Ausgangsamplitude wieder. V __ ist·die maximale Ausgangsamplitude, die clUs uiaxHowever, it is not just the phase response that is too much depends on the amplitude, but also the amplitude of the limited output signal, albeit at a lower level Extent. The amplitude response behavior or the amplitude-amplitude conversion is shown in the upper part of FIG. The ordinate indicates the relative change in the output amplitude again. V__ is the maximum output amplitude that clUs uiax
V . entspricht. Es sei darauf hingewiesen,daß die tatsächlichen Pegel von V . , über welche die in Fig. 3 wieder-V. is equivalent to. It should be noted that the actual Level of V. , over which the in Fig. 3 again-
ti -L. XXti -L. XX
gegebenen Ergebnisse gemessen wurden,zwischen 0,2 Volt von Spitze zu Spitze und 2 Volt von Spitze zu Spitze liegen. Innerhalb eines großen Teils dieses Bereiches kann eine Diodenbegrenzung nicht verwendet werden.given results were measured between 0.2 volts of Tip to tip and 2 volts tip to tip. A diode limitation can be used within a large part of this range Not used.
Nach dieser kurzen Diskussion des herkömmlichen emittergekoppelten Begrenzers und seinen Grenzen bei den interessierenden Frequenzen soll nun der Schaltkreis einer bevorzugten Ausführungsform gemäß der Erfindung diskutiert werden. Der Schaltkreis ist in Fig. 4- dargestellt und umfaßt zwei bipolare NPN-Transistoren 10 und 11, deren Emitter miteinander verbunden und über einen Widerstand 12 auf Masse gelegt sind. Die Transistoren 10 und 11 sind mit ihren Basen mit einer vorspannenden Gleich-Versorgungsspannung Vß am Anschluß 13 über dieAfter this brief discussion of the conventional emitter-coupled limiter and its limits at the frequencies of interest, the circuit of a preferred embodiment in accordance with the invention will now be discussed. The circuit is shown in Fig. 4- and comprises two bipolar NPN transistors 10 and 11, the emitters of which are connected to one another and connected to ground via a resistor 12. The circuit shown in FIG. The transistors 10 and 11 are with their bases with a biasing DC supply voltage V ß at the terminal 13 via the
709819/09 74709819/09 74
Widerstände 14 bzw. 15 verbunden. Die Basis des TransistorsResistors 14 and 15 connected. The base of the transistor
10 und der Kollektor des Transistors 11 sind mit Eingangsund Ausgangsanschlüssen 16 und 1? über die Kondensatoren bzw. 19 verbunden. Die Kollektoren der Transistoren 10 und ■10 and the collector of transistor 11 are connected to input and output terminals 16 and 1? across the capacitors or 19 connected. The collectors of transistors 10 and ■
11 sind über die Widerstände 21 bzw. 22 an die zwischen dem Anschluß 20 und der Masse bzw. Erde angelegte Hauptversorgungsspannung Vg gelegt. Der Kollektor des Transistors 10 ist über eine Serienschaltung eines Widerstandes 23 j eines Kondensators 24 und einer Verzögerungsleitung 25 an die Basis des Transistors 11 gekoppelt. Zusätzlich ist, wenn die Transistoren 1O und 11 nicht vollkommen abgestimmt sind (d.h. identische Kennlinien aufweisen), wie das üblicherweise der Fall ist, ein zwischen Vg und Masse geschaltetes Potentiometer 26 vorgesehen, dessen Schleifer mit der Basis des Transistors 11 über den Widerstand 27 verbunden ist. Das Potentiometer 26 stellt eine Vorrichtung dar, durch die ein Unterschied in den Emitter-Basis-Spannungen der Transistoren 10 und 11 kompensiert werden kann.11 are connected via the resistors 21 and 22 to the main supply voltage applied between the terminal 20 and the ground or earth Vg laid. The collector of the transistor 10 is a series circuit of a resistor 23 j Capacitor 24 and a delay line 25 to the base of transistor 11 coupled. Additionally, if transistors 10 and 11 are not perfectly matched (i.e. have identical characteristics), as is usually the case, a potentiometer connected between Vg and ground 26 is provided, the wiper of which is connected to the base of the transistor 11 via the resistor 27. That Potentiometer 26 represents a device by which a difference in the emitter-base voltages of the transistors 10 and 11 can be compensated.
In der Schaltung von Pig. 4 ist der Kondensator 23 ein Gleichspannungs-Blockkondensator. Der Widerstand 24 dient als Abschwächer für das Signal am Kollektor des Transistors 10; dieses abgeschwächte Signal wird dann über die Verzögerungsleitung 25 der Basis des Transistors 11 zugeführt. Die obere Darstellung in Pig. 5 zeigt das abgeschwächte, trapezförmige Signal V., wie es an der Basis des Transistors 11 in der richtigen Phasenlage bezüglich des Eingangssignals V .In the circuit of Pig. 4, the capacitor 23 is a DC blocking capacitor. The resistor 24 serves as an attenuator for the signal at the collector of the transistor 10; this attenuated signal is then fed to the base of transistor 11 via delay line 25. the upper representation in Pig. 5 shows the attenuated, trapezoidal signal V. as it is at the base of transistor 11 in FIG the correct phase position with respect to the input signal V.
C-X.XXC-X.XX
an der Basis des Transistors 10 für die beiden Fälle einer minimalen bzw. einer maximalen V . erscheint. Das trapezförmige Signal V^ ist um einen Winkel von ungefähr -5/2 TT phasenverschoben (wenn ganzzahlige Vielfache von 2 TTvernachlässigt werden, dann ist die relative Phase von V, bezüglich V . einfach - ^/2). Eine Phasenumkehrung um TT wird durch den Transistor 10 eingeführt und der Rest von 3/2 TV ist eine durch die 'Verzögerungsleitung 24 bewirkte Verzöge-at the base of the transistor 10 for the two cases of a minimum and a maximum V, respectively. appears. The trapezoidal signal V ^ is phase shifted by an angle of approximately -5/2 TT (if integer multiples of 2 TT are neglected, then the relative phase of V, with respect to V., Is simply - ^ / 2). A phase inversion by TT is introduced by transistor 10 and the remainder of 3/2 TV is a delay caused by delay line 24
709819/0974709819/0974
— ti — - ti -
Λ*Λ *
rung. Der Schnittpunkt L ist der Augenblick innerhalb eines Zyklus, in dem die Basisspannungen der Transistoren 10 und 11 im Fall einer maximalen V . einander gleich sind. In diesem Augenblick des Zyklus ändern die Transistoren 10 und 11 ihren Leitungszustand, wobei der Transistor 10 aufhört zu leiten und der Transistor 11 mit dem Leiten beginnt. Der entsprechende Übergang der Ausgangsspannung V ist unmit-tion. The point of intersection L is the moment within one Cycle in which the base voltages of transistors 10 and 11 in the case of a maximum V. are equal to each other. In this At the moment of the cycle, the transistors 10 and 11 change their conduction state, the transistor 10 ceasing to be conduct and the transistor 11 begins to conduct. The corresponding transition of the output voltage V is immediately
3X1S3X1S
telbar darunter in Fig. 5 dargestellt. Das 5° ^-Niveau (oder der Nulldurchgang, wenn man die Gleichstrompegel vernachlässigt) von V wird nach einer Verzögerungszeit t-^ bezüglich des Punktes L erreicht. Im Fall der minimalen V · ist der Schnittpunkt S, der natürlich im Zyklus früher als L auftritt. Der entsprechende Übergang^von V ist in Fig. 5shown directly below in Fig. 5. The 5 ° ^ level (or the zero crossing if one neglects the DC level) of V becomes after a delay time t- ^ with respect to of point L reached. In the case of the minimum V · the point of intersection is S, which of course is earlier than L in the cycle occurs. The corresponding transition from V is in FIG. 5
3. U. S3. U.S.
unten dargestellt, und hier wird das 50 /^-Niveau nach einer Verzögerungszeit t-^g bezüglich S erreicht. Das Verhalten der Schaltung bezüglich des positiven Übergangs von V ent-shown below, and here the 50 / ^ level becomes after a Delay time t- ^ g with respect to S reached. The behavior of the Circuit with regard to the positive transition of V
3 U. S3 U. S
spricht genau dem eben beschriebenen Verhalten. Daher ist es klar, daß die richtige Wahl der Amplitude von V, bewirkt, daß das 5° /o-Niveau von V unabhängig von der Amplitudespeaks exactly to the behavior just described. Hence it is clear that the correct choice of the amplitude of V, causes that the 5% level of V is independent of the amplitude
cLuScLuS
von V . bei einem relativ konstanten Phasenwinkel innerem from V . at a relatively constant phase angle inner
halb des Zyklus erreicht wird, d.h., solang V . innerhalb"is reached halfway through the cycle, i.e. as long as V. within"
-. . _ ö -LXX.-. . _ ö -LXX.
vorgegebener, Grenzen bleibtVDas Signai-V:i_kompensiert die größere Zeitverzögerung im.Fall einer kleinen V . dadurch, daß es bewirkt, daß der Schaltübergang der Transistoren~ΤΐΓ ~ und 11 mit abnehmendem V ^11J1 11 zunehmendem Maße früher im Zyklus beginnt. Genau genommen muß Tt Tiicht—vom Kollektor des Transistors 10 abgeleitet werden, doch ist es natürlich sehr bequem, dies zu tun.The signal V : i _compensates for the greater time delay in the case of a small V. in that it causes the switching transition of transistors ~ ΤΐΓ ~ and 11 to begin earlier in the cycle with decreasing V ^ 11 J 1 11. Strictly speaking, Tt Ti does not have to be derived from the collector of transistor 10, but it is of course very convenient to do so.
Die optimale Amplitude für das Signal V, wird am besten experimentell bestimmt. Es wäre vermessen, eine feste Regel oder Formel für die Bestimmung der Amplitude von V^ anzugeben·, doch vorzugsweise sollte sie kleiner sein, als die kleinste betriebsmäßige "V ·η· Dasselbe gilt für die Bestimmung der optimalen Verzögerungszeit bzw. Verzögerungslänge, obwohl sicherThe optimal amplitude for the signal V i is best determined experimentally. It would be presumptuous to give a fixed rule or formula for determining the amplitude of V ^, but it should preferably be smaller than the smallest operational "V · η · The same is true for determining the optimal delay time or delay length, although certainly
70 9 819/097470 9 819/0974
gesagt werden kann, daß die Phasendifferenz zwischen V, und V . in der Nähe entweder von - '■' /2 oder + 3/2 ' liegen sollte, wenn ganzzahlige Vielfache von 2 *~ vernachlässigt werden. Diese Bedingung kann in folgender Weise ausgedrückt werden:it can be said that the phase difference between V 1 and V. should be close to either - '■' / 2 or + 3/2 'if integer multiples of 2 * ~ are neglected. This condition can be expressed in the following way:
Phasendifferenz = (~i)n (2n - 1) -^Phase difference = (~ i) n (2n - 1) - ^
wobei η = 1, 2, 3·> ··· usw. ist.. Es ist jedoch wichtig zu betonen, daß die experimentell bestimmte optimale Phasendifferenz um~bi's~ZT3r-3Ö--iicÄd oder mehr von der durch die obige—F-ormel'bestimmten Phasendifferenz abweichen kann.where η = 1, 2, 3 ·> ··· etc .. However, it is important to emphasize that the experimentally determined optimal phase difference is ~ bi's ~ ZT3r-30-- i icÄd or more from that given by the above - F-ormel'-specific phase difference can deviate.
Vor der Beschreibung der !Fig. 6, die das verbesserte Verhalten der in Fig. 4 wiedergegebenen Schaltung zeigt, seien die Werte und Daten der in dieser Schaltung verwendeten Bauelemente aufgeführt: -__.Before describing Fig. 6, which shows the improved performance of the circuit shown in FIG. 4, are the values and data of the components used in this circuit are listed: -__.
Betriebsfrequenz Bereich von V .Operating frequency range from V.
Transistoren 10 und 11Transistors 10 and 11
Verzögerungsleitung 25Delay line 25
274,176 MHz 2O'dB-(O,2 V274.176 MHz 2O'dB- (O, 2 V
ssss
2N5652 (frn=4 GHz,2N5652 (for r n = 4 GHz,
^ Nano Sekunden (bewirkt ungefähr 280 Grad Phasenverzögerung bei der Betriebsfrequenz von "274,176 MHz)^ Nano seconds (causes approximately 280 degrees of phase delay at the operating frequency from "274.176 MHz)
27 Ohm 220 Ohm 82 Ohm27 ohms 220 ohms 82 ohms
220 0hm _^-220 0hm _ ^ -
24 0hm 82 0hm—"^ 1OK 0hm 1OK Ohm 0,01 yuP 0,01 uF 0,01 uF 24 ohms 82 ohms - "^ 1OK 0hm 1OK ohms 0.01 yuP 0.01 uF 0.01 uF
709819/09 7709819/09 7
- -je -- -e -
Versorgungsspannungen V 1z!-j5 VoltSupply voltages V 1 z ! -J5 volts
VB 6,2 VoltV B 6.2 volts
In Fig. 6 zeigt die obere Kurve das Amplituden-Ansprechverhalten einer typischen Schaltung mit den obigen Werten. V/ie man sieht, ändert sich die Amplitude von V etwas mehr alsIn Fig. 6, the upper curve shows the amplitude response a typical circuit with the above values. As you can see, the amplitude of V changes a little more than
austhe end
1 dB über eine entsprechende Veränderung von V . von ca.1 dB over a corresponding change in V. from approx.
" .1 .XJ.".1 .XJ.
20 dB, während sich das Phasen-Ansprechverhalten, das in der unteren Kurve wiedergegeben ist, bei einer 20 dB-Variation von V . um ca. 10 Grad ändert. Ein Vergleich der Fig. 6 mit der Fig. 3 zeigt, wie die Überlagerung von V, an der Basis des Transistors 11 eine deutliche Verbesserung gegenüber dem dem Stand der Technik entsprechenden Begrenzer, wie er in Fig. 1 dargestellt ist, bringt. Vergleicht man das in Fig.6 dargestellte Verhalten mit dem Stand der Technik entsprechenden Diodenbegrenzern (nicht dargestellt), so ergibt sich eine gewisse Verschlechterung im Phasenansprechverhalten, insbesondere in Richtung der minimalen Amplitude von V . . In den meisten Fällen liegt eine solche Verschlechterung jedoch innerhalb annehmbarer Grenzen (1O Grad).20 dB, while the phase response behavior, which is reproduced in the lower curve, with a 20 dB variation from V . changes by about 10 degrees. A comparison of Fig. 6 with Fig. 3 shows how the superposition of V, at the base of transistor 11 is a significant improvement over the prior art limiter, as shown in FIG Fig. 1 is shown brings. If one compares the behavior shown in FIG. 6 with the prior art Diode limiters (not shown), there is a certain deterioration in the phase response, in particular in the direction of the minimum amplitude of V. . In most cases, however, there is such deterioration within acceptable limits (10 degrees).
Zwar hat die in Fig. 4- dargestellte bevorzugte Schaltung einen Widerstand 15 als Stromquelle, doch kann auch ein Transistor oder eine andere, geeignete Stromquelle verwendet werden. Dies ist jedoch nicht unbedingt erforderlich und ein Widerstand hat, wenn er ausreichend ist, den Vorteil geringerer Kosten.Although the preferred circuit shown in Fig. 4- has one Resistor 15 as a current source, but a transistor or other suitable current source can also be used. this however, it is not essential and, if sufficient, a resistor has the advantage of lower cost.
Die hier beschriebene bevorzugte Ausführungsform zeigt eine Eigenschaft, die bei der vorliegenden Anwendung nicht störend in Erscheinung tritt. Wird die Schaltung nach Fig. 4- nicht von einem Eingangssignal getrieben, so ergibt sich ein instabiler Zustand mit einer Schwingung von ungefähr 1 MHz. Ein solcher astabiler Zustand stammt vom Kondensator 23» der bewirkt, daß die Schaltung als astabiler rSultivibrator bei niedrigeren Frequenzen wirkt, da die Verzögerungsleitung 25 bei solchen Fre-The preferred embodiment described herein shows one Property that does not appear disruptive in the present application. If the circuit according to Fig. 4- is not of driven by an input signal, an unstable state results with an oscillation of approximately 1 MHz. Such a The astable state comes from the capacitor 23 'which causes the circuit as an astable rSultivibrator at lower frequencies acts, since the delay line 25 with such fre-
709819/0974709819/0974
ISIS
quenzen eine vernachlässigbare Verzögerung aufweist. Der
Kondensator 23 muß daher so gewählt werden, daß er eine
Schwingungsfrequenz ergibt, die genügend weit unter der
tatsächlichen Betriebsfrequenz der Schaltung liegt. In der vorliegenden Ausführungsform ist 1 MHz genügend weit von
274·» 176 MHz entfernt. Es ist lediglich erforderlich sicherzustellen,
daß der scheinbare astabile Zustand tatsächlich beim Anlegen der minimalen V- an den Eingang unterdrücktsequences has a negligible delay. Of the
Capacitor 23 must therefore be chosen so that it has a
Oscillation frequency results that are sufficiently far below the
actual operating frequency of the circuit. In the present embodiment, 1 MHz is sufficiently far from 274 · »176 MHz. It is only necessary to ensure that the apparent astable state is actually suppressed when the minimum V- is applied to the input
ti JLXxti JLXx
wird. Diese Bedingung ist nicht der begrenzende Faktor für den minimalen Wert von V · in der vorliegenden Anmeldung.will. This condition is not the limiting factor for the minimum value of V * in the present application.
fciiiAfciiiA
Die Erfindung schafft also eine Begrenzerschaltung für das extrahierte Zeitsteuerungssignal in Hochgeschwindigkeits-Digital-Relaisverstärkern.
Der herkömmliche, emittergekoppelte, ein Transistorpaar umfassende Begrenzer wird dadurch
modifiziert, daß an die Basis des Ausgangstransistors das ausgekoppelte, abgeschwächte und verzögerte Signal am
Kollektor des Eingangstransistors angelegt wird. Die Verzögerung wird so gewählt, daß das Kompensationssignal an
der Basis bezüglich des Eingangssignals eine Phasenverschiebung
von ungefähr -5/2 7Γ zeigt. Eine, -experimentelle Bestimmung
der Verzögerung und der Abschwächung ergibt optimales Phasen- und Amplituden-Ansprechverhalten, die eine erhebliche
Verbesserung gegenüber dem Amplituden- und Phasen-Ansprechverhalten von herkömmlichen Begrenzern zeigen.The invention thus provides a limiter circuit for the extracted timing signal in high speed digital relay amplifiers. The conventional, emitter-coupled limiter comprising a pair of transistors is modified in that the decoupled, attenuated and delayed signal am is applied to the base of the output transistor
Collector of the input transistor is applied. The delay is chosen so that the compensation signal is on
the base shows a phase shift of approximately -5/2 7Γ with respect to the input signal. An experimental determination of the delay and the attenuation results in optimal phase and amplitude response behavior, which shows a considerable improvement over the amplitude and phase response behavior of conventional limiters.
- Patentansprüche -- patent claims -
709819/0974709819/0974
/ffr/ ff
LeerseiteBlank page
Claims (1)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CA239,080A CA1031832A (en) | 1975-11-05 | 1975-11-05 | Limiter circuit for timing recovery in a high speed digital repeater |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2650582A1 true DE2650582A1 (en) | 1977-05-12 |
Family
ID=4104453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762650582 Withdrawn DE2650582A1 (en) | 1975-11-05 | 1976-11-04 | LIMITING CIRCUIT |
Country Status (9)
Country | Link |
---|---|
JP (1) | JPS5258346A (en) |
CA (1) | CA1031832A (en) |
DE (1) | DE2650582A1 (en) |
ES (1) | ES453041A1 (en) |
FR (1) | FR2331217A1 (en) |
GB (1) | GB1555685A (en) |
IT (1) | IT1068751B (en) |
NL (1) | NL7612132A (en) |
SE (1) | SE7612350L (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1923211B2 (en) * | 1968-07-01 | 1970-10-08 | Siemens AG, 1000 Berlin u. 8OOO München | Schmitt trigger |
JPS5117846B1 (en) * | 1970-05-23 | 1976-06-05 | ||
US3778642A (en) * | 1973-04-17 | 1973-12-11 | Bell Northern Research Ltd | Regenerative switching circuit |
-
1975
- 1975-11-05 CA CA239,080A patent/CA1031832A/en not_active Expired
-
1976
- 1976-09-30 GB GB4066876A patent/GB1555685A/en not_active Expired
- 1976-10-13 IT IT2827876A patent/IT1068751B/en active
- 1976-11-02 JP JP13133176A patent/JPS5258346A/en active Pending
- 1976-11-02 NL NL7612132A patent/NL7612132A/en not_active Application Discontinuation
- 1976-11-04 SE SE7612350A patent/SE7612350L/sv unknown
- 1976-11-04 FR FR7633319A patent/FR2331217A1/en not_active Withdrawn
- 1976-11-04 DE DE19762650582 patent/DE2650582A1/en not_active Withdrawn
- 1976-11-05 ES ES453041A patent/ES453041A1/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
SE7612350L (en) | 1977-05-06 |
GB1555685A (en) | 1979-11-14 |
FR2331217A1 (en) | 1977-06-03 |
JPS5258346A (en) | 1977-05-13 |
CA1031832A (en) | 1978-05-23 |
ES453041A1 (en) | 1978-10-16 |
NL7612132A (en) | 1977-05-09 |
IT1068751B (en) | 1985-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69418359T2 (en) | System for recovering the DC component of serial binary signals | |
DE2828586C2 (en) | Video signal recording and reproduction system | |
DE2558557A1 (en) | MULTIPLE RECEPTION SYSTEM | |
DE2712024C3 (en) | Circuit arrangement for the regeneration of synchronous signals | |
DE2261613B2 (en) | Device for compressing the bandwidth | |
DE69112268T2 (en) | Transmission device for sending and receiving message signals over a common transmission path. | |
DE3237421C2 (en) | Arrangement for automatic and manual regulation of the high-frequency steepening content of a video signal | |
DE3621162C2 (en) | ||
DE69028052T2 (en) | Frequency equalizer for a transmission line | |
DE1287122C2 (en) | TRANSMISSION SYSTEM WITH TRANSMITTER AND RECEIVER FOR SIGNAL TRANSMISSION BY PULSE CODE MODULATION | |
DE3002738C2 (en) | Arrangement for separating television sync signals | |
DE2646737C3 (en) | AUXILIARY REGENERATION CIRCUIT FOR A COLOR TV RECEIVER | |
AT389786B (en) | METHOD AND CIRCUIT ARRANGEMENT FOR RECORDING A DOUBLE LEVEL SIGNAL ON A MAGNETIC CARRIER | |
DE2522504A1 (en) | RECIPIENTS | |
DE2650582A1 (en) | LIMITING CIRCUIT | |
DE3700417C2 (en) | ||
DE2741952C3 (en) | ||
DE3530299A1 (en) | CIRCUIT ARRANGEMENT FOR REDUCING EDGE NOISE IN TRANSMITTING VIDEO SIGNALS | |
DE2439055A1 (en) | NONLINEAR NETWORKS | |
DE3013678A1 (en) | ELECTRONIC CIRCUIT ARRANGEMENT FOR GENERATING CONTROLLED RISE AND DECLINE TIMES OF A SINE SQUARE SIGNAL | |
DE2441355A1 (en) | CIRCUIT ARRANGEMENT AND PROCEDURE FOR AUTOMATIC GAIN CONTROL | |
DE3237422C2 (en) | Frequency selective signal processing circuit | |
DE3240175A1 (en) | ADAPTIVE ANALOG / DIGITAL CONVERTER SYSTEM | |
DE2733949A1 (en) | PROCESS AND ELECTRICAL CIRCUIT FOR GENERATING CONTINUOUS SAW TENSION | |
DE2109895C3 (en) | Circuit arrangement for the identical time delay of two signals in opposite directions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |