DE2647369A1

DE2647369A1 - Digital identifier for logic signals - has two counters with their decoders coupled directly and via memories to comparators

Info

Publication number: DE2647369A1
Application number: DE19762647369
Authority: DE
Inventors: Jaroslav Dipl Ing Bendik; Vladimir Dipl Ing Burian; Jarmila Dipl Ing Novakova
Original assignee: Tesla AS
Current assignee: Tesla AS
Priority date: 1976-10-20
Filing date: 1976-10-20
Publication date: 1978-04-27

Abstract

The digital identifier, for logic signals, has a first counter (1) to count pulses over a given time and a second counter (2) to count the same pulses over a shorter time. Both counters contain decoders. The outputs of the second counter's decoder are coupled via first memories (31-3N) to the first inputs of a series of comparators (41-4N). The outputs of the first counter's decoder are connected to the second inputs of the comparators. The comparators' outputs are connected to second memories (51-5M) whose outputs feed flip flop memories (61-6M).

Description

Digital-Identifizierer für logische Signale Digital identifier for logical signals

Die Erfindung betrifft einen Digital-Identifizierer für logische Signale, mit zwei Zählern einschließlich Decodierern, mit ersten und zweiten Speichern, mit Vergleichsgattern und mit Speicherkippstufen. The invention relates to a digital identifier for logical Signals, with two counters including decoders, with first and second memories, with comparison gates and with storage flip-flops.

Die bisher bekannten Nachrichtenübertragungssysteme zur gleichzeitigen Ubertragung mehrerer Signale sind Frequenz- oder Zeitmultiplexsysteme. Derartige Systeme sind aber sehr kompliziert aufgebaut, in Herstellung und Betrieb sehr aufwendig und können eine beträchtliche Bandbreite benötigen. Der komplizierte Aufbau kann nicht wesentlich vereinfacht werden, auch wenn mehrere Teilnehmer in das Nachrichtenübertragungssystem geschaltet würden, wobei die Anzahl der zu übertragenden Informationen niedrig bleibt. Eine wesentliche Vereinfachung könnte man zwar durch ein Einkanal-System erzielen, jedoch tritt dann das Problem der Indentizierung der ankommenden Signale in einem gemeinsamen Auswerter des Systems auf. Im Falle logischer Signale bzw. Befehle müßten die einzelnen Befehle im Auswerter des Systems differenziert werden, und zwar auch bei deren gleichzeitigem Empfang. Für diesen Zweck benötigte Digitalauswerter sind aber weder erhältlich noch bekannt. The previously known message transmission systems for simultaneous Transmission of several signals are frequency or time division multiplex systems. Such Systems, however, have a very complex structure and are very complex to manufacture and operate and can have a considerable bandwidth require. The complicated one Structure cannot be simplified significantly, even if several participants are in the message transmission system would be switched, with the number of to be transmitted Information remains low. A major simplification could be made through achieve a single-channel system, but then the problem of indexing the incoming signals in a common evaluator of the system. In the case of more logical Signals or commands must differentiate the individual commands in the evaluator of the system even if they are received at the same time. Needed for this purpose However, digital evaluators are neither available nor known.

Es ist daher Aufgabe der Erfindung, die geschilderten Schwierigkeiten zu überwinden. It is therefore the object of the invention to overcome the difficulties outlined to overcome.

Zur Lösung der Aufgabe ist ein Digital-Identifizierer für logische Signale, mit zwei Zählern einschließlich Decodierern, mit ersten und zweiten Speichern, mit Vergleichsgattern und mit Speicherkippstufen erfindungsgemäß dadurch gekennzeichnet, daß am Eingang der Digitaleinrichtung angeschlossen sind: der erste Zähler zum Zählen von Impulsen während einer gewählten Zeitspanne, der mit einem der Decodierer zum Zählen von Impulsen während der Zeitspanne versehen ist, die den ankommenden ordentlichen Signalen und deren Kombinationen entsprechen, und der zweite Zähler zum Zählen von Impulsen während einer gegenüber der Zeitspanne des ersten Zählers kürzeren Zeitspanne, der mit einem der Decodierer zum Zählen von Impulsen während dieser kürzeren Zeitspanne-versehen ist, die den ankommenden ordentlichen Signalen und deren Kombinationen entsprechen; daß die Ausgänge des Decodierers des zweiten Zählers an die Eingänge von ersten Speichern zur Informationsspeicherung über die ankommenden Signale während der einzelnen Zeitspannen des zweiten Zählers innerhalb der Zeitspanne des ersten Zählers angeschlossen sind, daß die Ausgänge der ersten Speicher und die Ausgänge des Decodierers des ersten Zählers an die Eingänge der Vergleichsgatter so angeschlossen sind, daß je ein Ausgang des Decodierers des ersten Zählers für ein bestimmtes Signal und ein Ausgang eines der ersten Speicher für dasselbe Signal an den Eingang desselben der Vergleichsgatter angeschlossen sind, daß die Ausgänge der Vergleichsgatter an die Eingänge zweiter Speicher zur Informationsspeicherung über die Anzahl der Zeitspannen des ersten Zählers, während der ein entsprechendes Signal oder Signalkombination angekommen sind, angeschlossen sind, und daß die Ausgänge der zweiten Speicher an die Eingänge der Speicherkippstufen zur Informationsspeicherung, daß ein bestimmtes Signal innerhalb einer ausreichenden Anzahl der Zeitspannen des ersten Zählers angekommen ist, angeschlossen sind. A digital identifier for logical Signals, with two counters including decoders, with first and second memories, with comparison gates and with storage flip-flops according to the invention characterized in that that are connected to the input of the digital device: the first counter for counting of pulses during a selected period of time that is sent to one of the decoders for Counting pulses during the period of time provided for the incoming ordinary Signals and their combinations correspond, and the second counter for counting Pulses during a shorter period of time than the period of the first counter, which is provided with one of the decoders for counting pulses during this shorter period of time which correspond to the incoming ordinary signals and their combinations; that the outputs of the decoder of the second counter to the inputs of the first Save to store information about the incoming signals during each Periods of the second counter within the period of the first counter connected are that the outputs of the first memory and the outputs of the decoder of the first counter are connected to the inputs of the comparison gate so that each an output of the decoder of the first counter for a given signal and a Output of one of the first memories for the same signal to the input of the same Comparison gates are connected that the outputs of the comparison gates to the Second memory inputs for storing information on the number of time periods of the first counter, during which a corresponding signal or signal combination have arrived, are connected, and that the outputs of the second memory are connected the inputs of the memory flip-flops for information storage that a certain Signal arrived within a sufficient number of the time spans of the first counter are connected.

Es ist ferner zweckmäßig, daß der erste Zähler mit einem mindestens ein Störsignal decodierenden Decodierer versehen ist, dessen Ausgang an dem entsprechenden zweiten Speicher zum Löschen des gespeicherten Störsignals angeschlossen ist. It is also useful that the first counter with at least one an interfering signal decoder is provided, the output of which is connected to the corresponding second memory for deleting the stored interference signal is connected.

Schließlich empfiehlt es sich, daß die zweiten Speicher als Schieberegister geschaltet sind, deren Takteingänge über ein Gatternetzwerk einerseits an den Ausgang eines Vergleichsgatters für einen entsprechenden Befehl oder eine Befehlskombination und anderseits an den Ausgang des ersten Zählers für den signallosen Zustand oder ggf. an den Ausgang des Vergleichsgatters für Störsignale angeschlossen sind. Finally, it is recommended that the second memory be used as a shift register are switched, the clock inputs of which on the one hand to the output via a gate network a comparison gate for a corresponding command or command combination and on the other hand to the output of the first counter for the signalless state or possibly connected to the output of the comparison gate for interference signals.

Der Zweckes erfindungsgemäßen Digital-Identifizierers zur Identifizierung logischer Signale ist die Decodierung logischer Signale bzw. Befehle, und zwar auch dann, wenn dem Identifizierer-Eingang mehrere ankommende Signale gleichzeitig zugeführt werden. Die Anwendung des erfindungsgemäßen Digital-Identifizierers ermöglicht, Fernmelde- bzw. Nachrichtenübertragungssysteme wesentlich zu vereinfachen, so daß diese auch einkanalig gebaut werden können. The purpose of the digital identifier according to the invention for identification logical signals is the decoding of logical signals or commands, and that too when several incoming signals are fed to the identifier input at the same time will. The application of the invention Digital identifier enables telecommunication and communication systems to be simplified considerably, so that these can also be built with one channel.

Ein Vorteil des erfindungsgemäßen Digital-Identifizierers ist die Möglichkeit, gleichartige bewegliche (ortsveränderliche) Stationen zu benutzen, die in ein Nachrichtenübertragungssystem eingeschaltet sind, was seinerseits sowohl eine einfache Herstellung als auch eine einfache Betriebsorganisation dieser ortsveränderlichen Stationen wegen ihrer Austauschbarkeit und Ersetzbarkeit gestattet. Der erfindungsgemäße Digital-Identifizierer kann überall dort eingesetzt werden, wo es um die Übertragung einer kleinen Anzahl von Befehlen von einer beliebigen Anzahl von Teilnehmern eines Nachrichtenübertragungssystems geht. One advantage of the digital identifier of the invention is that Possibility of using similar mobile (changeable) stations, which are switched into a communication system, which in turn both a simple production as well as a simple operational organization of these portable Stations permitted because of their interchangeability and replaceability. The inventive Digital identifiers can be used wherever there is a need for transmission a small number of commands from any number of participants one Messaging system goes.

Der erfindungsgemäße Digital-Identifizierer für logische Signale wird für ein Ausführungsbeispiel anhand eines Blockschaltbilds näher beschrieben: An einen gemeinsamen Eingang des Digital-Identifizierers sind zwei Zähler angeschlossen, von denen der erste Zähler 1 während einer gewählten Zeitspanne T und der zweite Zähler 2 während einer Zeitspanne T/n, die also n-fach kürzer ist, arbeiten. Die Ausgänge des ersten Zählers 1 sind an erste Eingänge von Vergleichsgattern 41, 42 - 4N angeschlossen. The inventive digital identifier for logic signals is described in more detail for an exemplary embodiment using a block diagram: Two counters are connected to a common input of the digital identifier, of which the first counter 1 during a selected period of time T and the second Counter 2 work during a period of time T / n, which is n times shorter. the Outputs of the first counter 1 are connected to first inputs of comparison gates 41, 42 - 4N connected.

Die Ausgänge des zweiten Zählers 2 sind an die Eingänge erster Speicher 31, 32 - 3N angeschlossen, in denen Information über den Stand des zweiten Zählers 2 während der einzelnen Zeitspannen T/n im Laufe der Zeitspanne T gespeichert wird. Die Ausgänge der ersten Speicher 31, 32 - 3N sind an zweite Eingänge der Vergleichsgatter 41, 42 - 4N angeschlossen. Von den Ausgängen der Vergle-ichsgatter 41, 42 - 4N wird Information über die ankommenden Signale und deren Kombinationen zweiten Speichern 51, 52 - 5M zugeführt, die speichern, innerhalb wieviel Zeitspannen T ein ordentliches Signal angekommen ist. Wenn die Anzahl der Zeitspannen T, in denen ein ordentliches Signal identifiziert wird, einen gewählten Wert erreicht, kippt eine von Speicherkippstufen 61, 62 - 6M um, die den zweiten Speichern 51, 52 - 5M nachgeschaltet sind, und bleibt so lange gekippt, wie für die weitere Signalverarbeitung notwendig ist.The outputs of the second counter 2 are connected to the inputs of the first memory 31, 32 - 3N connected, in which information about the status of the second counter 2 is stored during the individual time periods T / n in the course of the time period T. The outputs of the first memories 31, 32-3N are connected to second inputs of the comparison gates 41, 42 - 4N connected. From the outputs of the comparison gates 41, 42 - 4N Information about the incoming signals and their combinations second memories 51, 52 - 5M fed, which save within how many periods of time T a decent signal has arrived. If the number of time periods T, in which a decent signal is identified, reaches a selected value, flips one of the storage flip-flops 61, 62 - 6M, which the second storage 51, 52 - 5M are connected downstream, and remains tilted as long as for further signal processing necessary is.

Wesentlich beim erfindungsgemäßen Digital-Identifizierer ist das Zählen während der gewählten Zeitspanne T durch den ersten Zähler 1, wodurch eines der charakteristischen Zeichen der ankommenden Signale ermittelt wird, und ferner das Zählen der Impulse während der Zeitspanne T/n, die n-fach kürzer ist, durch den zweiten Zähler 2, wodurch ein weiteres charakteristisches Zeichen, nämlich die Zerlegung der Impulse während der Zeitspanne T, ermittelt wird. Die Informationen über die Impulsanzahl während aller Zeitspannen T/n werden in den ersten Speichern 31, 32 - 3N gespeichert, und am Ende jeder Zeitspanne T wird an den Ausgängen der Vergleichsgatter 41, 42 a 4N festgestellt, ob die Impulsanzahl während der Zeitspanne T und die Impuls zerlegung während der Zeitspannen Tin einem ordentlichen Signal oder einer Kombination von ordentlichen Signalen entspricht. This is essential with the digital identifier according to the invention Counting during the selected time period T by the first counter 1, whereby one the characteristic characters of the incoming signals is determined, and further counting the pulses during the time period T / n, which is n times shorter the second counter 2, whereby a further characteristic sign, namely the Decomposition of the pulses during the period T 1 is determined. The information about the number of pulses during all time periods T / n are stored in the first memory 31, 32 - 3N, and at the end of each time period T is at the outputs of the Comparison gate 41, 42 a 4N determined whether the number of pulses during the period T and the pulse decomposition during the time periods Tin produce an orderly signal or a combination of decent signals.

An die Ausgänge der Vergleichsgatter 41, 42 - 4N sind die Eingänge der zweiten Speicher 51, 52 - 5M angeschlossen, die'speichern, während wieviel Zeitspannen T ein entsprechender Befehl oder eine Kombination von entsprechenden Befehlen ankommt. An die Ausgänge der zweiten Speicher 51, 52 - 5M sind die Eingänge der Speicherkippstufen 61, 62 - 6M angeschlossen, von denen eine, die dem ankommenden Signal entspricht, umkippt, wenn das Signal während der festgesetzten Zeitspanne ankommt, und nach der für dessen Weiterverarbeitung benötigten Zeitspanne zurückkippt. Von den Ausgängen der Speicherkippstufen 61, 62 - 6M wird dann über (nicht gezeigte) Stufen, d. h. ein'Gatternetzwerk, einen Endspeicller des ganzen Tdentifizierers, der durch das Gatternetzwerk gesteuert wird, und eine dem Endspeicher nachgeschaltete Kontrolleinrichtung, die Durchführung der empfangenen Befehle gesichert. The inputs are at the outputs of the comparison gates 41, 42-4N the second memories 51, 52-5M are connected, which store for how many periods of time T a corresponding command or a combination of corresponding commands arrives. The inputs of the memory flip-flops are connected to the outputs of the second memories 51, 52-5M 61, 62 - 6M connected, one of which corresponds to the incoming signal, flips over if the signal arrives during the set period of time, and after the time required for its further processing tilts back. Of the Outputs of the storage flip-flops 61, 62-6M is then via stages (not shown), i. H. a gate network, a final store of the entire identifier, which is Gate network is controlled, and a control device downstream of the final storage, the execution of the commands received is assured.

Der erfindungsgemäße Digital-Identifizierer kann also als ein kompliziertes Filter, das mehrere Bänder durchläßt, verstanden werden. The inventive digital identifier can thus be considered a complicated Filter that passes multiple bands can be understood.

Im Gegensatz zum angeführten Ausführungsbeispiel kann die Anzahl der ersten Speicher, die mit dem zweiten Zähler und den Vergleichsgattern verbunden sind, ferner der zweiten Speicher, die den Vergleichsgattern nachgeschaltet sind, und die Anzahl der Speicherkippstufen verschieden sein. In contrast to the exemplary embodiment cited, the number can the first memory connected to the second counter and the comparison gates are, furthermore, the second memory, which are connected downstream of the comparison gates, and the number of storage flip-flops can be different.

In der Praxis ist es ferner erforderlich, daß die Netzfrequenzstörungen und höhere Oberschwingungsnetzfrequetlzerl vom Digital-Identifizierer nicht durchgelassen werden. Dies kann teilweise durch geeignete Wahl ordentlicher Signale erzielt werden, es ist aber außerdem möglich, beim erfindungsgemäßen I)igital-Identiifizierer eine Zusatzdämpfung der Störsignale durch eine als Sperrfilter wirkende Anordnung zu erllalterl. In diesem Fall wird auch durch die Decodierer der Zähler 1 und 2 die Impulsanzahl während der Zeitspanne T, welche dem Störsignal entspricht, decodiert, und diese Information wird dann zur Speicherlöschung in einem der zweiten Speicher benutzt. In practice, it is also necessary that the line frequency interference and higher harmonic network frequencies from the digital identifier not passed will. This can in part be achieved by a suitable choice of decent signals, but it is also possible to use a digital identifier according to the invention Additional attenuation of the interfering signals by an arrangement acting as a notch filter erllalterl. In this case, the counters 1 and 2 are also used by the decoders Number of pulses decoded during the period T, which corresponds to the interference signal, and this information then becomes the memory erase in one of the second memories used.

Wenn die zweiten Speicher als Schieberegister geschaltet sind, wird die Speicherlöschung durch Schiebebetrieb des Seii eberegi sters durchgeführt. If the second memories are connected as shift registers, then the memory deletion is carried out by pushing the sieve eberegi star.

Claims

Claims digital identifier for logical signals, with two counters including decoders, with first and second memories, with comparison gates and with memory flip-flops, characterized in that at the input of the digital device connected are: the first counter (1) for counting pulses during a selected one Time span (T) used with one of the decoders to count pulses during the Time span (T) is provided, which the incoming ordinary signals and their Combinations correspond, and the second counter (2) for counting pulses during a shorter period of time (T / n) compared to the period of time (T) of the first counter, the one with one of the decoders to count pulses during this shorter period of time is provided, the incoming ordinary signals and their combinations correspond; that the outputs of the decoder of the second counter (2) to the inputs from first memories (31-3N) to the information memory about the incoming signals during the individual time periods (T / n) of the second counter (2) within the time period (T) of the first counter (1) are connected to the outputs of the first memory (31-3N) and the outputs of the decoder of the first counter (1) to the inputs the comparison gates (41-4N) are connected in such a way that one output each of the decoder the first counter (1) for a certain signal and an output of a the first memory (31-3N) for the same signal at the input of the same of the comparison gates (41-4N) are connected that outputs d7rU1 comparing gates (41-4N) to the Inputs of second memory / for information storage about the number of time periods of the first counter (1), during which a corresponding signal or signal combination have arrived, are connected, and that the outputs of the second memory (51 - 5M) to the inputs of the memory flip-flops (61 - 6M) for information storage, that a given signal is within a sufficient number of time periods of the first counter (1) has arrived, are connected.

2. Digital identifier according to claim 1, characterized in that that the first counter (1) has a decoder which decodes at least one interference signal is provided, the output of which to the corresponding second memory (51-5M) for Deletion of the stored interference signal is connected.

3. Digital identifier according to claim 1 or 2, characterized in that that the second memories (51-5M) are connected as shift registers, their clock inputs via a gate network on the one hand to the output of a comparison gate for a corresponding command or a combination of commands and, on the other hand, to the output of the first counter (1) for the signalless state or, if applicable,

connected to the output of the comparison gate for interference signals are.