DE2644940A1 - Levelling monocrystalline silicon surfaces - by anisotropic etching with basic etchant - Google Patents
Levelling monocrystalline silicon surfaces - by anisotropic etching with basic etchantInfo
- Publication number
- DE2644940A1 DE2644940A1 DE19762644940 DE2644940A DE2644940A1 DE 2644940 A1 DE2644940 A1 DE 2644940A1 DE 19762644940 DE19762644940 DE 19762644940 DE 2644940 A DE2644940 A DE 2644940A DE 2644940 A1 DE2644940 A1 DE 2644940A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide film
- silicon
- anisotropic etching
- etching
- recessed portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Weting (AREA)
- Element Separation (AREA)
Abstract
Description
Ätzverfahren zum Abflachen eines Siliciumsubstrats Etching process for flattening a silicon substrate
Die Erfindung betrifft ein Ätzverfahren zum Abflachen eines Siliciumsubstrats, um insbesondere ein Silicium-Einkristallplättchen oder eine auf diesem Silicium-Einkristall-Plättchen als Substrat epitaktisch aufnewachsene Silicium Einkristallschicht flach zu machen. The invention relates to an etching process for flattening a silicon substrate, in particular a silicon single crystal wafer or one on this silicon single crystal wafer to make flat silicon monocrystalline layer epitaxially grown as a substrate.
Bei der Fertigung von integrierten Halbleiter-Schaltungselementen ist ein Verfahren bekannt, gemäß dem ein als Su~js4:-at dienendes Silicium-Einkristallplättchen durch partielles Ätzen mit einem vertieften Abschnitt versehen wird, auf dem Substat einschließlich dem Innenraum des vertieften Abschnitts durch epitaktisches Aufwachsen eine Silicium-Einkristallschicht dick aufgetragen wird, die mit einem Störstoff dotiert ist, dessen Leitungstyp dem des Substrats entgegengesetzt ists die wegen des vertieften Abschnitts unebene Oberfläche der Siliciumschicht von oben her abgeflacht wird und anschließend die jeweils erforderlichen Schaltungselemente in dem Substratabschnitt bzw. In the manufacture of integrated semiconductor circuit elements a method is known according to which a silicon single crystal wafer serving as a Su ~ js4: -at is provided with a recessed portion by partial etching, on the substrate including the interior of the recessed portion by epitaxial growth a silicon single crystal layer is thickly deposited with an impurity is doped, the conductivity type of which is opposite to that of the substrate because of of the recessed portion flattened the uneven surface of the silicon layer from above and then the respectively required circuit elements in the substrate section respectively.
der Siliciumschicht innerhalb des vertieften Abschnitts geformt werden, wobei die Isolierung von einem pn-Ubergang gebildet wird.the silicon layer are formed within the recessed portion, the insulation being formed by a pn junction.
Zum Abflachen der unebenen Oberfläche einer derartigen Siliciumschicht ist bisher mit LEpp- oder ähnlichen mechanischen Poliermethoden gearbeitet worden. Die Verfahren nach dem Stand der Technik sind dabei mit den Nachteilen verbunden, (1) daß nach dem Polieren Kristallfehler in der abgeflachten Siliciumoberfläche erscheinen, (2) daß die für das Polieren benötigte Zeitspanne verhältnismäßig lang ist, was zu höheren Fertigungskosten führt, und (3) daß die Lage (Dicke) der fertig bearbeiteten Oberfläche schwierig zu steuern ist. To flatten the uneven surface of such a silicon layer is so far with LEpp or similar mechanical Polishing methods been worked. The prior art methods have disadvantages related, (1) that after polishing, crystal defects in the flattened silicon surface appear, (2) that the time required for polishing is relatively long is, which leads to higher manufacturing costs, and (3) that the layer (thickness) of the finished machined surface is difficult to control.
Generell ist dann, wenn eine epitaktische Siliciumschicht durch einen pn-Übergang isoliert werden soll, insbesondere wenn die epitaktische Schicht dick ist, die Diffusionstiefe für die Isolierung groß, so daß die Bildung der Isolierschicht lange dauert. Als Folge dieser langen Dauer breitet sich die ein diffundierte Isolierschicht in seitlicher Richtung weit aus, wodurch die Integrationsdichte absinkt. In general, when an epitaxial silicon layer is covered by a pn junction should be isolated, especially if the epitaxial layer is thick is, the diffusion depth for the insulation is large, so that the formation of the insulating layer takes long. As a result of this long duration, the one diffused insulating layer spreads in the lateral direction, which decreases the integration density.
Der Erfinder hat nun die Abflachung durch chemische Äthung untersucht. Dabei ist experimentell bestätigt worden, daß dann, wenn eine Siliciumschicht, deren Hauptfläche einer (1 0 0)-Kristallfläche entspricht, mit einem alkalischen Ätzmittel geätzt wird, die Ätzgeschwindigkeit für die (1 0 0)-Fläche im Verhältnis von etwa 50:1 größer ist als für die (1 1 1)- oder andere Kristallflächen. Es besteht nun der Gedanke, diese Tatsache für die Abflachungs-Ätzung auszunützen. The inventor has now investigated the flattening by chemical etching. It has been experimentally confirmed that when a silicon layer, its Main surface corresponds to a (1 0 0) crystal surface, with an alkaline etchant is etched, the etching rate for the (1 0 0) surface in the ratio of about 50: 1 is larger than for the (1 1 1) - or other crystal faces. It now exists the thought of exploiting this fact for the flat etch.
Dementsprechend ist es ein Ziel der vorliegenden Erfindung, einen Silicium-Einkristall durch chemische Ätzung flach zu machen, um eine von einem pn-Ub#ergang gebildete Isolierung durch eine geringe Anzahl von Verfahrensschritten zu realisieren. Accordingly, it is an object of the present invention to provide a To make silicon single crystal flat by chemical etching to make one of a pn transition to realize formed insulation by a small number of process steps.
Ziel der Erfindung ist es weiterhin, auf der Oberfläche eines einen vertieften Abschnitt aufweisenden Siliciumsubstrats epitaktische Siliciumschichten unterschiedlicher Dicken zu erzeugen. The aim of the invention is also on the surface of a Recessed portion having silicon substrate epitaxial silicon layers to produce different thicknesses.
Ein weiteres Ziel der Erfindung besteht darin, verschiedene Schaltungselemente innerhalb jeweils unterschiedlicher epitaktischer Siliciumschichten zu formen. Another object of the invention is to provide various circuit elements within different epitaxial silicon layers.
Erfindungsgemäß wird dabei durch Ätzen einer der (1 0 0)-Kristallfläche entsprechenden Hauptfläche eines Silicium-Einkristalls; der in dieser Hauptfläche einen vertieften Abschnitt aufweist, eine ebene Oberfläche erzeugt, wobei eine anisotrope Ätzung mit einem alkalischen Ätzmittel in einem Zustand ausgeführt wird, in dem eine Bodenlläche des vertieften Abschnitts teilweise oder ganz mit einem Oxidfilm bedeckt ist. Der Oxidfilm wird danach entfernt. According to the invention, one of the (1 0 0) crystal surfaces is thereby etched corresponding major surface of a silicon single crystal; the one in this Major surface has a recessed portion, creates a flat surface, wherein anisotropic etching is carried out with an alkaline etchant in one state is, in which a floor area of the recessed section partially or entirely with is covered with an oxide film. The oxide film is then removed.
Die Erfindung wird in der nachstehenden Beschreibung bevorzugter Ausführungsbeispiele anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigen Figur 1(a) bis (f) Teilschnitte durch ein Werkstück in verschiedenen Stadien des erfindungsgemäßen Abflachungsverfahrens durch Ätzen; Figur 2 einen Schnitt durch ein integriertes Schaltungsele ment nach Beendigung der Abflachungs-Ätzung; und Figur 3(d) bis (g) Teilschnitte durch ein Werkstück in verschiedenen Stadien eines Verfahrens gemäß einem anderen Ausführungsbeispiel der Erfindung. The invention becomes more preferred in the description below Embodiments explained in more detail with reference to the drawings. In the drawings Figures 1 (a) to (f) show partial sections through a workpiece in different stages the flattening method of the invention by etching; Figure 2 is a section through an integrated circuit element after completion of the flat etching; and Figure 3 (d) to (g) partial sections through a workpiece in different stages of a Method according to another embodiment of the invention.
Beispiel 1 In dem Ausführungsbeispiel nach Figur 1(a) bis (f) wird die Erfindung auf einen Fall angewendet, bei dem auf einem als Substrat dienenden p -Silicium-Einkristallplättchen durch einen epitaktischen Prozeß ein n#-Senkbereich isoliert wird.Example 1 In the embodiment of Figure 1 (a) to (f) the invention applied to a case where on a serving as a substrate p -silicon single crystal wafers create an n # sink region by an epitaxial process is isolated.
Gemäß Figur 1(a) wird als Substrat ein Siliciumplättchen 1 hergestellt, indem ein p#-Silicium-Einkristall derart geschnitten wird, daß die Hauptfläche der (1 0 O)-Kristallfläche entspricht. Durch thermische Oxidation wird auf dieser Oberfläche ein Siliciumoxid (SiO2)-Film 2 gebildet. Ein Teil des Siliciumfilms wird durch Fotoätzen geöffnet. Unter Verwendung des belassenen Oxidfilms als I4aske wird aus dem Silicium ein vertiefter Abschnitt 3 herausgeätzt. Dabei kann zum Ätzen das konventionelle Verfahren unter Verwendung eines Ätzmittels des Säuretyps, etwa Flußsäure, angewandt werden; im vorliegenden Fall wird jedoch mit der anisotropen Ätzung mittels eines aus KOH bestehenden alkalischen Ätzmittels gearbeitet. Wie in Figur 1(a) gezeigt, wird dabei die (1 0 0)-Fläche tief eingeätzt, wobei an den Seiten des vertieften Abschnitts 3 die ebene (1 1 1)- Fläche, die einen vorgegebenen Winkel hat, entsteht. According to FIG. 1 (a), a silicon wafer 1 is produced as the substrate, by cutting a p # silicon single crystal so that the major surface of the (1 0 O) crystal face. Thermal oxidation occurs on this surface a silicon oxide (SiO2) film 2 is formed. Part of the silicon film is photo-etched opened. Using the left oxide film as the mask, the silicon is made a recessed section 3 is etched out. The conventional Method using an acid type etchant such as hydrofluoric acid has been employed will; in the present case, however, with the anisotropic etching by means of a worked from KOH existing alkaline etchant. As shown in Figure 1 (a), the (1 0 0) -surface is deeply etched, with the sides of the recessed Section 3 the plane (1 1 1) - Area that is a given angle has emerged.
Gemäß Figur 1 (b) wird unter Verwendung des bestehenden Oxidfilms als Maske durch selektives Eindiffundieren eines Donators wie etwa Bor hoher Konzentration längs der Oberfläche des vertieften Abschnitts 3 eine versenkte n+-Schicht 4 geformt. As shown in Figure 1 (b), using the existing oxide film as a mask by selective diffusion of a donor such as high concentration boron An n + sunk layer 4 is formed along the surface of the recessed portion 3.
Nach dem Eindiffunieren des Donators wird der Oxidfilm 2 weggeätzt.After the donor has diffused in, the oxide film 2 is etched away.
Gemäß Figur 1(c) wird das so gebildete Siliciumplättchen 1 einer Reaktion mit einer Siliciumverbindung, wie etwa SiCl4 und SiH4 unterworfen und gleichzeitig mit einem Donator dotiert, so daß eine dicke n#-Siliciumschicht 5 epitaktisch erzeugt wird. As shown in FIG. 1 (c), the silicon wafer 1 thus formed becomes one Subjected to reaction with a silicon compound such as SiCl4 and SiH4 and simultaneously doped with a donor, so that a thick n # silicon layer 5 is produced epitaxially will.
Danach wird auf der gesamten Oberfläche der n#-Siliciumschicht durch thermische Oxidation ein Oxidfilm 6 erzeugt. An der Oberfläche der den Oxidfilm 6 tragenden epitaktischen Silicium~ schicht 5 wird ein sekundärer vertiefter Abschnitt 7 entsprechend dem vertieften Abschnitt 5 gebildet.After that, the entire surface of the n # silicon layer is penetrated thermal oxidation produces an oxide film 6. On the surface of the the oxide film 6 supporting epitaxial silicon layer 5 becomes a secondary recessed portion 7 formed corresponding to the recessed section 5.
Indem der Oxidfilm 6 einem Fotoätzverfahren unterzogen wird, wird gemäß Figur 1(d) nur der Oxidfilm 6a am Boden des vertieften Abschnitts 7 übrig gelassen, während der übrige Teil weggeätzt wird. By subjecting the oxide film 6 to a photo-etching process only the oxide film 6a is left at the bottom of the recessed portion 7 as shown in FIG. 1 (d) left while the remaining part is etched away.
Gemäß Figur 1(e) wird danach die freigelegte Oberfläche der epitaktischen Sillclumschicht 5 mit einem alkalischen Ätzmittel anisotrop geätzt, um den höheren Schichtabschnitt so weit zu entfernen, daß er mit dem Oxidfilm 6a fluchtet. Bei dem alkalischen Ätzmittel handelt es sich beispielsweise um eine 40 ige KOH-Lösung, die die (i O O)-Fläche mit einer Geschwindigkeit von 1> pro Minute ätzt. Aufgrund der Tatsache, daß die Ätzrate beim anisotropen Ätzen an der (1 0 0)-Fläche um das etwa 50-fache größer ist als an der der (1 1 1)-Fläche entsprechenden Seitenfläche des vertieften Abschnitts, nimmt die seitliche Ätzung in Richtung der Seitenfläche des vertieften Abschnitts kaum zu, und der höhere Schichtabschnitt läßt sich bis auf die gleiche Ebene der den Oxidfilm tragenden Bodenfläche des vertieften Abschnitts eben herunterätzen. According to Figure 1 (e) then the exposed surface of the epitaxial Sillclumschicht 5 etched anisotropically with an alkaline etchant to the higher To remove layer portion so far that it is flush with the oxide film 6a. at the alkaline etchant is, for example, a 40% KOH solution, which etches the (i O O) surface at a rate of 1> per minute. Because of the fact that the etching rate in anisotropic etching on the (1 0 0) surface is around is about 50 times larger than on the side surface corresponding to the (1 1 1) surface of the recessed portion, the side etching takes place in the direction of the side surface of the recessed section hardly closes, and the higher layer section can be up to on the same plane as the bottom surface of the recessed portion supporting the oxide film just etch down.
Gemäß Figur 1 (f) wird der Oxidfilm 6a nach der anisotropen Ätzung weggeätzt. Danach werden in der abgeflachten epitaktischen Siliciumschicht verschiedene Verfahrensschritte ausgeführt, darunter die Bildung einer Isolationszone, der Zonen für das Schaltungselement usw. Wie in Figur 2 gezeigt, wird dabei in einem seichten Bereich 5b der n -Siliciumschicht 5 eine eindiffundierte p+-Isolationszone 8 derart erzeugt, daß sie den tiefen Bereich 5a umgibt. Im gleichen Verfahrens schritt wird innerhalb des Bereichs 5a eine p+-Basiszone 9 erzeugt. As shown in Fig. 1 (f), the oxide film 6a becomes after the anisotropic etching etched away. Thereafter, various ones are formed in the flattened silicon epitaxial layer Procedural steps carried out, including the formation of an isolation zone, the zones for the circuit element, etc. As shown in FIG shallow area 5b of the n -silicon layer 5 a diffused p + insulation zone 8 is generated so as to surround the deep portion 5a. In the same process step a p + base zone 9 is generated within the region 5a.
Anschließend wird in die Basiszone 9 eine n+-Zone 10 und gleichzeitig eine n+-Kollektoranschlußzone 11, die zu der versenkten n+-Zone 4 eine Verbindung bildet, eindiffundiert. Im Anschluß an diese Verfahrensschritte, können Basis- und Emitterzonen in ähnlicher Weise in dem seichten Bereich 5b erzeugt werden.Subsequently, an n + zone 10 and at the same time becomes in the base zone 9 an n + collector connection zone 11, which connects to the recessed n + zone 4 forms, diffused. Following these procedural steps, basic and Emitter regions can be generated in a similar manner in the shallow area 5b.
Eine andere Ausführung der Erfindung kennzeichnet sich dadurch, daß beim Erzeugen einer ebenen Oberfläche durch Ätzung eine Hauptfläche eines Silicium-Einkristalls von einer (1 0 O)-Kristallfläche gebildet wird, wobei der Silicium-Einkristall in der Hauptfläche einen vertieften Abschnitt aufweist, daß eine anisotrope Ätzung mit einem alkalischen Ätzmittel in dem Zustand durchgeführt wird, daß die Bodenfläche des vertieften Abschnitts teilweise mit einem Oxidfilm bedeckt ist, wobei das Silicium in einem von dem vertieften Abschnitt verschiedenen Bereich so weit entfernt wird, daß es mit der Bodenfläche des vertiefte bereichs fluchtet, woraufhin der Oxidfilm entfernt und der gesamte Bereich der anisotropen Ätzung unterzogen wird. Another embodiment of the invention is characterized in that when producing a flat surface by etching, a main surface of a silicon single crystal is formed by a (1 0 O) crystal face, the silicon single crystal in the main surface has a recessed portion that anisotropic etching is carried out with an alkaline etchant in the state that the bottom surface of the recessed portion is partially covered with an oxide film, the silicon is so far removed in an area different from the recessed section that that it is flush with the bottom surface of the recessed area, whereupon the oxide film removed and the entire area is subjected to anisotropic etching.
Beispiel 2 In dem Beispiel nach Figur 3(d) bis (g) wird die oben erwähnte andere Ausführung der Erfindung auf einen Fall angevendet, bei dem ein n -Senkbereich auf einem als Substrat dienenden p -Silicium-Einkristallplättchen isoliert wird. Die Verfahrensschritte (a) bis (c) sind dabei die gleichen wie in dem obigen Beispiel 1 und werden daher hier nicht wiederholt.Example 2 In the example of Figure 3 (d) to (g), the above-mentioned Another embodiment of the invention is applied to a case where there is an n -sinking region is isolated on a single crystal p-silicon wafer serving as a substrate. The process steps (a) to (c) are the same as in the above example 1 and are therefore not repeated here.
Gemäß Figur 3(d) wird der Oxidfilm 6 an der Oberfläche der epitaktischen Siliciumschicht 5 der Fotoätzung unterworfen, wo- -bei der Oxidfilm 6b an einem Teil des Bodens des vertieften Abschnitts 7 belassen und der restliche Teil weggeätzt wird. As shown in Figure 3 (d), the oxide film 6 is on the surface of the epitaxial Silicon layer 5 subjected to photo-etching, the oxide film 6b on one Leave part of the bottom of the recessed portion 7 and etch away the remaining part will.
Dabei muß die Abmessung d desjenigen Teils der Bodenfläche des vertieften Abschnitts, der nicht mit dem Oxidfilm 6b bedeckt ist, so gewählt sein, daß die unteren Enden Q1 und Q2 eines durch anisotrope Ätzung zu erzeugenden kleinen keilförmigen vertieften Abschnitts (der im folgenden mit 12 bezeichnet wird) über der endgültigen Ätzhöhe P1-P2 liegt.The dimension d of that part of the bottom surface of the recessed The portion not covered with the oxide film 6b is so chosen be that the lower ends Q1 and Q2 of one to be produced by anisotropic etching small wedge-shaped recessed portion (hereinafter referred to as 12) is above the final etching height P1-P2.
Danach wird gemäß Figur 3(e) die freigelegte Oberfläche der epitaktischen Siliciumschicht 5 der anisotropen Ätzung mit einem alkalischen Ätzmittel unterzogen, um den höheren Schichtabschnitt soweit zu entfernen, daß die Schicht mit dem den Oxidfilm 6b tragenden Boden des vertieften Abschnitts fluchtet. Wegen der anisotropen Ätzung wird dabei der kleine keilförmige vertiefte Abschnitt 12, dessen Seitenfläche der (1 1 1)-Fläche entspricht, in demjenigen Teil gebildet, in dem die Bodenfläche des vertieften Abschnitts 7 freiliegt Gemäß Figur 3(f) wird danach der Oxidfilm 6b weggeätzt. Thereafter, according to Figure 3 (e), the exposed surface of the epitaxial Silicon layer 5 subjected to anisotropic etching with an alkaline etchant, in order to remove the higher layer section so far that the layer with the Oxide film 6b supporting bottom of the recessed portion is aligned. Because of the anisotropic The small wedge-shaped recessed section 12, its side surface, is etched corresponds to the (1 1 1) surface, formed in that part in which the bottom surface of the recessed portion 7 is exposed. As shown in Fig. 3 (f), the oxide film is thereafter 6b etched away.
Gemäß Figur 3(g) wird die anisotrope Ätzung mit dem alkalischen Ätzmittel nochmals durchgeführt, um die Siliciumschicht bis hinunter zu der vorgegebenen Linie oder Höhe zu entfernen, wobei eine ebene Oberfläche erzielt wird, in der der kleine keilförmige vertiefte Abschnitt beseitigt ist. Auf diese Weise wird ein Halbleitersubstrat erzeugt, das den in Figur 1(f) gezeigten n#-Senkbereich aufweist. As shown in Figure 3 (g), the anisotropic etching with the alkaline etchant is used performed again to the silicon layer down to the given line or to remove height, achieving a flat surface in which the small wedge-shaped recessed section is eliminated. This becomes a semiconductor substrate is generated having the n # depression region shown in Figure 1 (f).
Entsprechend der anhand der obigen Ausführung.#beispiele erläuterten Erfindung lassen sich die verschiedenen Ziele und Effekte aus den im folgenden angegebenen Gründen erreichen: (1) Aus der Erläuterung des Verfahrensschrittes nach Figur 1(e) des ersten Beispiels ergibt sich das Prinzip, gemäß dem sich unter Ausnützung der anisotropen Ätzung der vertiefte Abschnitt aus der epitaktischen Siliciumschicht herausnehmen und die Schicht flach machen läßt. Corresponding to the examples explained with reference to the above embodiment Invention, the various objects and effects can be derived from the following Reasons: (1) From the explanation of the process step according to Figure 1 (e) the first example results in the principle according to which, taking advantage of the anisotropic etching of the recessed portion from the epitaxial silicon layer take out and let the layer flatten.
(2) Insbesondere dann, wenn der Oxidfilm auf einem Teil des Bodens des vertieften Abschnitts gebildet ist, ergibt sich das Prinzip aus den Erläuterungen der Verfahrensschritte nach Figur 3(d) und (e) des zweiten Beispiels.(2) Especially when the oxide film is on part of the floor of the recessed section is formed, the principle results from the explanations the method steps according to Figure 3 (d) and (e) of the second example.
(3) In dem Fall nach Ziffer (2) braucht keine besonders strenge Genauigkeit hinsichtlich der Fotoresist-Maske beim Fotoätzen des Oxidfilms an der Bodenfläche des vertieften Abschnitts 7 beobachtet zu werden. Die Fertigung wird dadurch erleichtert.(3) In the case according to item (2), no particularly strict accuracy is required regarding the photoresist mask in photo-etching the oxide film on the bottom surface of the deepened Section 7 to be observed. Manufacturing this makes it easier.
(4) Da sich die epitaktische Siliciumschicht in einem speziellen Bereich dick machen läßt, können die Isolation und die Kollektor-Anschlußzone in kurzen Zeitspannen eindiffuniert werden. Außerdem läßt sich die Anzahl der Verfahrensschritte dadurch erheblich vermindern, daß verschiedene Diffusionsschritte gleichzeitig durchgeführt werden. Insbesondere im Falle einer integrierten Schaltung für Leistungsbetrieb ist es möglich, ein Schaltungselement für hohe Leistung innerhalb eines tiefen Bereichs sowie ein Schaltungselement für schwache Signale innerhalb eines seichten Bereichs zu bilden.(4) Because the silicon epitaxial layer is in a specific area can make thick, the insulation and the collector connection zone in short Periods of time are diffused. In addition, the number of process steps thereby considerably reducing the fact that different diffusion steps are carried out at the same time will. Especially in the case of an integrated circuit for power operation it is possible to use a circuit element for high performance within a low range and a circuit element for weak signals within a shallow area to build.
Die Erfindung beschränkt sich nicht auf die obigen Ausführungsbeispiele; vielmehr läßt sie sich mit den verschiedensten Aspekten ausführen. Bei dem Schaltungselement, das innerhalb der Siliciumschicht des vertieften Abschnitts (des n -Senkbereichs) nach der Abflachungs-Ätzung erzeugt wird, kann es sich außer dem Bipolar-Element auch um ein MOS-Element handeln. The invention is not limited to the above exemplary embodiments; rather, it can be carried out with the most varied of aspects. In the circuit element, that within the silicon layer of the recessed portion (the n -sunk region) After the flattening etch is generated, it may be other than the bipolar element also be a MOS element.
Die Erfindung ist ferner amgrendbar bei linearen integrierten Schaltungen, integrierten MOS-Schaltungen, Hybriden dieser Schaltwlgstypen-sowie allen anderen integrierten Schaltungen. The invention is also applicable to linear integrated circuits, integrated MOS circuits, hybrids of these Schaltwlgtypen - as well as all others integrated circuits.
L e e r s e i t eL e r s e i t e
Claims (4)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11977075A JPS5244175A (en) | 1975-10-06 | 1975-10-06 | Method of flat etching of silicon substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2644940A1 true DE2644940A1 (en) | 1977-04-28 |
Family
ID=14769758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762644940 Ceased DE2644940A1 (en) | 1975-10-06 | 1976-10-05 | Levelling monocrystalline silicon surfaces - by anisotropic etching with basic etchant |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS5244175A (en) |
DE (1) | DE2644940A1 (en) |
NL (1) | NL7610970A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4187125A (en) * | 1976-12-27 | 1980-02-05 | Raytheon Company | Method for manufacturing semiconductor structures by anisotropic and isotropic etching |
US4278987A (en) * | 1977-10-17 | 1981-07-14 | Hitachi, Ltd. | Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations |
JPS6272974U (en) * | 1985-10-28 | 1987-05-11 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58148131U (en) * | 1982-03-30 | 1983-10-05 | 住金鋼材工業株式会社 | bracket type support scaffolding |
-
1975
- 1975-10-06 JP JP11977075A patent/JPS5244175A/en active Granted
-
1976
- 1976-10-04 NL NL7610970A patent/NL7610970A/en not_active Application Discontinuation
- 1976-10-05 DE DE19762644940 patent/DE2644940A1/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
JPS5530294B2 (en) | 1980-08-09 |
JPS5244175A (en) | 1977-04-06 |
NL7610970A (en) | 1977-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2644939A1 (en) | ETCHING PROCESS FOR FLATTENING A SILICONE SUBSTRATE | |
DE2410786C3 (en) | Method for manufacturing an integrated semiconductor device | |
DE2615754C2 (en) | ||
DE2641752C3 (en) | Process for the production of a field effect transistor | |
DE2928923C2 (en) | ||
DE2628407A1 (en) | PROCESS FOR PRODUCING BURIED DIELECTRIC INSULATION | |
DE2845062C2 (en) | Semiconductor device and method for its manufacture | |
DE2737686A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
DE3129558C2 (en) | ||
EP0006510B1 (en) | Method of forming adjacent impurity regions of different doping in a silicon substrate | |
DE3034078A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT | |
DE2449012C2 (en) | Process for the production of dielectrically isolated semiconductor areas | |
DE3545040A1 (en) | METHOD FOR PRODUCING A BURIED LAYER AND A COLLECTOR ZONE IN A MONOLITHIC SEMICONDUCTOR DEVICE | |
DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
DE3317222A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR STRUCTURE | |
DE2265257C2 (en) | Method for manufacturing an integrated semiconductor circuit | |
DE2813673A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
DE2102897A1 (en) | Process for the simultaneous double diffusion of conductivity-determining interfering substances into a semiconductor substrate when manufacturing semiconductor components and integrated circuits | |
DE2133976B2 (en) | Monolithically integrated semiconductor device | |
EP0000114A1 (en) | Process for forming an integrated logic circuit comprising bipolar transistors, and integrated circuit formed by that process. | |
DE2923969C2 (en) | A method of manufacturing an insulated gate field effect transistor for semiconductor integrated circuits | |
DE2758283C2 (en) | Process for the production of mutually isolated semiconductor circuits | |
DE2438256A1 (en) | METHOD OF MANUFACTURING A MONOLITHIC SEMICONDUCTOR CONNECTOR | |
DE2644940A1 (en) | Levelling monocrystalline silicon surfaces - by anisotropic etching with basic etchant | |
DE4035628C2 (en) | Process for creating pn junctions in silicon substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8131 | Rejection |