DE2635461A1

DE2635461A1 - Coder with A=D conversion to binary - has coder, decoder, feedback circuit and function generators giving rising or falling signals

Info

Publication number: DE2635461A1
Application number: DE19762635461
Authority: DE
Inventors: Gerd Ing Grad Kuligowski
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-08-05
Filing date: 1976-08-05
Publication date: 1978-02-09
Also published as: JPS5318944A

Abstract

Binary signals are decoded by a feedback circuit in the coder, to whose input binary signals are applied. Its output is connected to a first input of a comparator. Analogue signal is applied to its second input. The decoder is based on the feedback circuit in the coder. The coder feedback circuit has a function generator (V2, V3, C4, C5), which delivers a rising or falling output signal when the binary signal has its first or second binary value respectively. this signal is applied to the comparator (VGL) second input (2) with such polarity, that the difference between this voltage and input analogue is a minimum. The decoder has a function generator similar to that in the coder (V2, V3, C4, C5). Binary signals are applied to it, and the analogue signal is collected from its output.

Description

Schaltungsanordnung zum Verschlüsseln analoger Signale in eineCircuit arrangement for encoding analog signals into a

Folge von Binärsignalen und zu deren EntschlUsseln Die Erfindung betrifft eine Schaltungsanordnung zum Verschlüsseln analoger Signale in eine Folge von Binärsignalen und zu deren Entschlüsseln mit einer im Verschlüßler enthaltenen Rück kopplungsschaltung, deren Eingang die Binärsignale zugeführt sind und deren Ausgang mit dem ersten Eingang eines Vergleichers verbunden ist, dessen zweitem Eingang das Analogsignal zugeführt ist, und mit einem entsprechend der im Verschlüßler enthaltenen Rückkopplungsschaltung aufgebauten Entschlüßler, der die Binärsignale in Analogsignale umsetzt.Sequence of binary signals and their decoding The invention relates to a circuit arrangement for encoding analog signals into a sequence of binary signals and for their decryption with a feedback circuit contained in the encryptor, whose input the binary signals are fed to and whose output is connected to the first input a comparator is connected, the second input of which is supplied with the analog signal is, and with one corresponding to the feedback circuit included in the encryptor built-in decoder, which converts the binary signals into analog signals.

Mit einer derartigen bekannten Anordnung, die in der DT-OS 24 02 984 beschrieben ist, werden die Analogsignale in pulsdauermodulierte Binärsignale umgesetzt. Diese Signale gelangen über die Rückkopplungsschaltung auf den als Integrator arbeitenden Vergleicher, der einen zum Puls-Pausen-Verhältnis des Binärsignals proportionalen Strom mit dem vom Eingangssignal herrührenden Strom vergleicht. Die dreiecksförmigen Ausgangssignale des Vergleichers werden in rechteckförmige Signale umgewandelt. In der bekannten Anordnung ist die für die Rückkopplungsschaltung verwendete Schaltung auch im Demodulator enthalten.With such a known arrangement, which is disclosed in DT-OS 24 02 984 is described, the analog signals are converted into pulse duration modulated binary signals. These signals pass through the feedback circuit to the integrator Comparator, the one proportional to the pulse-pause ratio of the binary signal Compares the current with the current from the input signal. The triangular Output signals from the comparator are converted into square-wave signals. In the known arrangement is the circuit used for the feedback circuit also included in the demodulator.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs beschriebenen Art zu fInden, die im Vergleich zur bekannten Anordnung einfacher ist Wìd sich.The present invention is based on the object of a circuit arrangement of the type described at the outset, compared to the known arrangement easier is Wìd yourself.

dadurch auszeichnet, daß für die Ubertragung.üblicher Analogsignale mit Grund- und Oberwellen gegebener Bandbreite eine kleinere Informationsmenge ae Zeiteinheit-übertragen werden muß. Bei der Speicherung der Signale soll weniger Speicherplatz benötigt werden.characterized by the fact that for the transmission of conventional analog signals with fundamental and harmonics of a given bandwidth, a smaller amount of information ae Time unit must be transmitted. When storing the signals, less should be Storage space are required.

Diese Aufgabe wird gemäß der vorliegenden Erfindung dadurch gelöst, daß die Rückkopplungsschaltung des Verschlüßlers einen Funktionsgenerator enthält, der bei-dem einen Signalzustand des Binärsignals ein mit der Zeit ansteigendes Vergleichssignal und beim zweiten Signalzustand des Binärsignals ein mit der Zeit abfall endes Signal erzeugt und mit solcher Polarität auf den zweiten Eingang des Vergleichers gibt, daß die Differenz zwischen der Vergleichsspannung und dem analogen Eingangssignal ein Minimum wird, und daß der Entschlüßler einen Funktionsgenerator ent hält, der entsprechend dem 4m VerschlUßler enthaltenen Funktionsgenerator aufgebaut ist, dem die Binärsignale zugeführt sind und von dessen Ausgang die Analogsignale wieder abnehmbar sind.According to the present invention, this object is achieved by that the feedback circuit of the encryptor contains a function generator, the one signal state of the binary signal is a comparison signal that increases with time and in the case of the second signal state of the binary signal, a signal which decreases over time generated and applied to the second input of the comparator with such polarity, that the difference between the comparison voltage and the analog input signal becomes a minimum, and that the decoder holds a function generator ent that is constructed in accordance with the function generator contained in the 4m lock, the the binary signals are fed in and the analog signals from its output again are removable.

Wesentlich für die Binärverschlüsselung ist die Funktion, nach der das Vergleichssignal mit der Zeit geändert wird. Besonders geeignet ist Jede stärker als linear ansteigende Zeitfunktion.The function after which the comparison signal is changed over time. Everyone is stronger as a linearly increasing function of time.

Der Funktionsgenerator kann daher so ausgebildet sein, daß er eine mit der Zeit nach einer Exponentialfunktion ansteigende oder abfallende Spannung erzeugt. Ein einfacher Aufbau des Funktionsgenerators ergibt sich, wenn die mit ihm erzeugte Spannung einen quadratischen Verlauf hat, da dieser durch doppelte Integration aus einer Konstantspannung abgeleitet werden kann. Vorteilhaft wird im einen Signalzustand des Binärsignals dem Funktionsgenerator eine positive Referenzspannung und im anderen Signalzustand eine negative Referenzspannung zugeführt.The function generator can therefore be designed so that it has a voltage rising or falling over time according to an exponential function generated. A simple structure of the function generator results when the with The voltage generated by it has a quadratic curve, since this is doubled Integration can be derived from a constant voltage. Becomes beneficial In a signal state of the binary signal, the function generator receives a positive reference voltage and a negative reference voltage is supplied in the other signal state.

Die neue Schaltungsanordnung arbeitet in der Weise, daß das anaaoge Eingangssignal, vorzugsweise in einem bestimmten Takt, mit dem Vergleichssignal verglichen wird. Ist das Analogsignal größer als das Vergleichssignal, wird z. B. ein In-Signal ausgegeben-und das Vergleichssignal nach einer bestimmten Funktion vergrößert. Dieser Verg-leich wird ständig mit der Taktfrequenzwiederholt, und es wird so lange ein n1"-Signal ausgegeben, wie das analoge Eingangssignal gröBer als das Vergleichssignal ist.The new circuit arrangement works in such a way that the analog Input signal, preferably in a certain cycle, with the comparison signal is compared. If the analog signal is greater than the comparison signal, z. B. an in signal is output and the comparison signal according to a specific function enlarged. This comparison is constantly repeated with the clock frequency, and it an n1 "signal is output as long as the analog input signal is greater than is the comparison signal.

Ist das Vergleichssignal größer als das Analogsignal, wird ein Signal ausgegeben.If the comparison signal is greater than the analog signal, it becomes a signal issued.

Das Ausgangs signal des Vergleichers kann mit der Taktfrequenz abgetastet werden, indem dem Vergleicher ein Schalter nachgeordnet ist, der mit einer Taktfrequenz periodisch geschlossen wird.The output signal of the comparator can be sampled with the clock frequency are by the comparator a switch is arranged downstream of the one with a clock frequency is closed periodically.

An den Schalter kann ein Speicher angeschlossen sein, der das Vergleicherausgangssignal bis zur nächsten AbBrage speichert.A memory that stores the comparator output signal can be connected to the switch saves until the next query.

Eine günstige Abtastfrequenz ist etwa die zwölffache obere Grenzfrequenz des zu speichernden oder zu übertragenden Analogsignals.A favorable sampling frequency is approximately twelve times the upper limit frequency of the analog signal to be stored or transmitted.

Nach einer Weite*«bilduz> der Erfindung ist zum Vermindern von Fehlern der Funktionsgeneratoren, z. B. infolge von Leckströmen, eine Korrektur eingeführt, die darin besteht, daß nicht ein fester Referenzwert den Funktionsgeneratoren zugeführt wird, sondern daß die Differenz zwischen dem Vergleichssignal und einem festen Referenzsignal an den Eingang der Funlrtionsgeneratoren angelegt wird. Dies bewirkt, daß das Vergleichssignal bzw. das wiedergewonnene Analogsignal sich immer wieder zur Nullage symmetriert.After a broad * «bilduz> the invention is to reduce Function generator errors, e.g. B. as a result of leakage currents, a correction introduced, which consists in the fact that there is no fixed reference value for the function generators is supplied, but that the difference between the comparison signal and a fixed reference signal is applied to the input of the function generators. this causes the comparison signal or the recovered analog signal to always be again symmetrized to the zero position.

Die vorliegende Erfindung beruht auf dem Gedanken, an der oberen Grenzfrequenz des zu übertragenden oder zu speichernden Analogsignals sinnvolle Vernachlässigungen vorzunehmen und dadurch die zu übertragende Informationsmenge zu reduzieren. Es ist nämlich sinnlos, eine vollständige Sinusfunktion mit der oberen Grenzfrequenz zu übertragen bzw. zwischenzuspeichern. Sinnvoll ist es, ein Analogsignal, bestehend aus Grundwelle und ihren Oberwellen zwischenzuspeichern oder zu übertragen. Die Oberwellen an der oberen Frequenzgrenze haben jedoch nicht die gleiche Amplitude wie die Grundwelle; ihre Amplitude beträgt höchstens 30 % der Amplitude der Grundwelle. Bei zwölf Abtastungen der Oberwellen werden diese bei quadratischem Verlauf der ZeitfuiRtion noch hinreichend gut wiedergegeben.The present invention is based on the idea of the upper limit frequency of the analog signal to be transmitted or stored, meaningful neglect and thereby reduce the amount of information to be transmitted. It is namely pointless, a complete sine function with the upper limit frequency to be transmitted or buffered. It makes sense to consist of an analog signal to temporarily store or transmit from the fundamental wave and its harmonics. the However, harmonics at the upper frequency limit do not have the same amplitude like the fundamental wave; their amplitude is at most 30% of the amplitude of the fundamental wave. If the harmonics are sampled twelve times, they become the Time fiction is still reproduced sufficiently well.

Anhand der Zeichnung, in der das Prinzipschaltbild eines Ausführungsbeispiels dargestellt ist, werden im folgenden die Erfindung sowie weitere Vorteile und Ergänsungen näher beschrieben und erläutert.Based on the drawing, in which the basic circuit diagram of an exemplary embodiment is shown, the invention and other advantages and additions are shown below described and explained in more detail.

ss zeigen Figur 1 einen Verschltißler, Figur 2 einen Entschlüßler und Figur 3 Impulsdiagramme, die im Verschlüßler und im Entschlüßler auftreten.FIG. 1 shows a scrambler and FIG. 2 a decoder and FIG. 3 pulse diagrams occurring in the encryptor and in the decryptor.

Dem in Figur 1 gezeigten Verschlüßler wird über einen Eingang E ein Analogsignal u(t) zugeführt. Dieses gelangt auf einen Eingang 1 eines Vergleichers VGL, dessen Eingang 2 mit dem Ausgang eines Verstärkers V3 verbunden ist und von diesem ein Vergleichssignal erhält. Ist das Analogsignal u(t) größer als das Vergleichssignal, gibt der Vergleicher VGL ein log. tl 1"-Signal ab, ist das Analogsignal u(t) kleiner als das Vergleichssignal, ist das Ausgangssignal des Vergleichers VGL log. tlOIt.The encryptor shown in Figure 1 is an input E on Analog signal u (t) supplied. This arrives at an input 1 of a comparator VGL, whose input 2 is connected to the output of an amplifier V3 and from this receives a comparison signal. If the analog signal u (t) is greater than the comparison signal, the comparator VGL gives a log. tl 1 "signal, the analog signal u (t) is smaller as the comparison signal, the output signal of the comparator VGL is log. tlOIt.

An den Ausgang des Vergleichers ist ein Schalter Ts1, bestehend aus einem Feldeffekttransistor, arigesclilossen, dessen Basis b Taktimpulse zugeführt sind. Mit der Frequenz dieser Taktimpulse wird das Ausgangssignai des Vergleichers VGL auf einen Kondensator Cl geschaltet und in diesem gespeichert. Diese Abtastfrequenz ist größer als die höchste zu verschlüsselnde Frequenz des Eingangssignals u(t) gewählt, beispielsweise beträgt sie das Zwölffache der oberen zu verschlüsselnden Grenzfrequenz. Die am Kondensator CI liegende Spannung gelangt auf einen Eingang 3 eines als Impedanzwandler arbeitenden Verstärkers V1, dessen Eingangswiderstand so groß ist, daß der Kondensator Cl während einer Periode des dem Eingang b des Transistorschalters Tsl zugeführten Abtastsignals praktisch unverändert bleibt.At the output of the comparator is a switch Ts1, consisting of a field effect transistor, arigesclilossen, whose base b supplied clock pulses are. The output signal of the comparator is at the frequency of these clock pulses VGL connected to a capacitor Cl and stored in this. This sampling frequency is greater than the highest frequency to be encrypted of the input signal u (t) selected, for example, it is twelve times the upper to be encrypted Cutoff frequency. The voltage across the capacitor CI is applied to an input 3 of an amplifier V1 operating as an impedance converter, the input resistance of which is so large that the capacitor Cl during a period of the input b of the Transistor switch Tsl supplied scanning signal remains practically unchanged.

Die am Ausgang des Verstärkers V1 auftretenden Binärsignale werden über einen Ausgang 4 auf eine Ubertragungsstrecke oder einen Speicher gegeben. Ferner gelangen sie auf die Steuerelektrode eines Transistorschalters Ts2, der im geschlossenen Zustand eine an einen Eingang 5 angelegte Referenzspannung +Uhr1 auf einen Widerstand R1 schaltet. Eine negative, zweite Referenzspannung -Ur1 ist an einen Eingang 6 gelegt und wird über einen Widerstand R2 dem invertierenden Eingang 7 zugeführt. Haben die '.fiderstünde kl und R2 denselben Wiaerstandswert, ist die Referenzspannung +Url dem Betrage nach doppelt so groß wie die Referenzspannung Uri Sind die Referenzspannungen +Uri und Url dem Betrage nach gleich, ist der Wert des Widerstandes R2 doppelt so groß als der des Widerstandes R7. In beiden Fällen tritt am Eingang 7 des Verstärkers V2 bei geschlossenem Schalter Ts2 eine positive Spannung auf, die dem Betrage nach gleich. der negativen Spannung ist, die bei geöffnetem Schalter Ts2 am Eingang 7 anliegt. Es ist auch möglich, die Spannungen +Uri und Uri gleich groß zu wählen und mit einem Umschalter entweder die eine oder die andere Spannung auf den Eingang 7 des Verstärkers V2 zu schalten.The binary signals appearing at the output of the amplifier V1 are given via an output 4 to a transmission link or a memory. Further they get to the control electrode of a transistor switch Ts2, which is closed State of a reference voltage + Uhr1 applied to an input 5 on a resistor R1 switches. A negative, second reference voltage -Ur1 is applied to an input 6 and is fed to the inverting input 7 via a resistor R2. If the '.fiderstünde kl and R2 have the same resistance value, the reference voltage is + Url twice as large as the reference voltage Uri are the reference voltages + Uri and Url dem Amount equal to is the value of the resistance R2 twice as large as that of resistor R7. In both cases occurs at the entrance 7 of the amplifier V2 with a closed switch Ts2 a positive voltage, which are equal in amount. the negative voltage is that when the switch is open Ts2 is present at input 7. It is also possible to have the voltages + Uri and Uri equal large to choose and with a toggle switch either one or the other voltage to switch to input 7 of amplifier V2.

Die vom Verstärker V1 abgegebenen Binärsignale gelangen ferner auf ein erstes Differenzierglied mit einem Kondensator C2 und einem Widerstand R6 und ein zweites Differenzierglied mit einem Kondensator C3 und einem Widerstand R7. An das erste Differenzierglied C2, R6 is-t die Anode einer ersten Entkopplungsdiode D1 und an das zweite Differenzierglied ein Negierglied N1 und an dieses die Anode einer zweiten Entkopplungsdiode D2 angeschlossen. Bei jedem Signalwechsel des binären Ausgangssignals des Verstärkers V1 tritt daher ein positiver Impuls an der an die Kathoden der Entkopplungsdioden D1 und D2 angeschlossenen Steuerelektrode eines Transistors Ts3 auf. Dieser schaltet daher bei jedem Signalwechsel der Binärsignale die am Abgriff eines Spannungsteilers mit den Widerständen R3 und R4 auftretende Spannung avf einen Kondensator C3, dessen einer Anschluß an Masse liegt und dessen anderer Anschluß mit einem nichtinvertierenden Eingang 8 des Verstärkers V2 verbunden ist. Zwischen dem Ausgang des Verstärkers V2 und seinem invertierenden Eingang 7 liegt ein Gegenkopplungskondensator C4, so daß der Verstärker V2, der ein Differenzverstärker ist, die an seinen Eingängen 7 und 8 liegende Differenzspannung integriert. Diese integrierte Spannung wird über einen Widerstand R5 dem Eingang 9 eines zweiten Integrators zugeführt, der aus dem Verstärker V3 und einem Gegenkopplungskondensator C5vbesteht. Der nichtinvertierende Eingang 10 des Verstärkers V3 liegt an Masse.The binary signals emitted by the amplifier V1 also arrive a first differentiator with a capacitor C2 and a resistor R6 and a second differentiator with a capacitor C3 and a resistor R7. The anode of a first decoupling diode is connected to the first differentiating element C2, R6 D1 and to the second differentiating element a negating element N1 and to this the anode a second decoupling diode D2 connected. With every signal change of the binary Output signal of the amplifier V1 therefore occurs a positive pulse at the Cathodes of the decoupling diodes D1 and D2 connected to a control electrode Transistor Ts3 on. This therefore switches with every signal change in the binary signals the one occurring at the tap of a voltage divider with resistors R3 and R4 Voltage avf a capacitor C3, one terminal of which is connected to ground and whose other connection connected to a non-inverting input 8 of the amplifier V2 is. Between the output of the amplifier V2 and its inverting input 7 there is a negative feedback capacitor C4, so that the amplifier V2, which is a differential amplifier is, the differential voltage present at its inputs 7 and 8 is integrated. These integrated voltage is connected to input 9 of a second integrator via a resistor R5 which consists of the amplifier V3 and a negative feedback capacitor C5v. The non-inverting input 10 of the amplifier V3 is connected to ground.

Die Ausgangsspannung des Verstärkers V3 liegt als Vergleichssignal am Eingang 2 des.Vergleichers VGL und an dem aus den Widerständen R3 und R4 gebildeten Spannungsteiler. Wenn die vom Verstärker V3 gelieferte Vergleichsspannung gleich dem Analogsignal wird, wechselt das Ausgangssignal des Vergleichers und damit nach dem nächsten Abtastimpuls das binäre Ausgangssignal vom einen in den anderen Signalzustand. Dieser Signalwechsel führt zum kurzzeitigen Schließen des Transistorschalters Ts3, so daß die Vergleichs spannung im Kondensator C3 gespeichert wird. Es wird also stets die Differenz zwischen einer Referenzspannung und ein~ nem Vergleichssignal zum Zeitpunkt eines Signalwechsels dem Verstärker V2 zur Integration zugeführt. Etwaige Nullpunktverschiebungen werden damit korrigiert.The output voltage of the amplifier V3 is available as a comparison signal at the input 2 of the comparator VGL and at the one formed from the resistors R3 and R4 Voltage divider. If the comparison voltage supplied by the amplifier V3 is the same the analog signal, the output signal of the comparator changes and with it after the binary output signal from one to the other signal state on the next sampling pulse. This signal change leads to the brief closing of the transistor switch Ts3, so that the comparison voltage is stored in capacitor C3. So it will always the difference between a reference voltage and a comparison signal at the time of a signal change to the amplifier V2 for integration. Any zero point shifts are corrected in this way.

Während der Zeit, in der sich das binäre Ausgangssignal des Verstärkers V1 nicht ändert, liegt am Verstärker V2 eine konstante Spannung deren erste Integration eine linear ansteigende Sägezahnspannung ergibt. Durch die nochmalige Integration im Integrator V3, C5 wird daraus eine quadratisch mit der Zeit ansteigende Vergleichsspannung gebildet. Die Integratoren V2, C5 und V3, C6 bilden einen Funktionsgenerator. Dessen Ausgangsspannung, welche die Vergleichsspannung ist, wird der dem Eingang E zugeführten uszusetzenden Eingangs spannung stets nachgeführt und ändert sich daher stetig. Bei jedem Signalwechsel des binären Ausgangssignals wird mit der Bildung der quadratischen Funktion von neuem begonnen. Hierzu ist dem Kondensator C5 des ersten Integrators V2, C5 eine Entladungsschaltung mit zwei Transistoren Ts4, Ts5 parallel geschaltet, deren Steuerelektroden an die Differenzierglieder C2, R6 und C3, R7 angeschlossen sind. Bei einem positiven Signalwechsel wird der Transistor Ts5, bei einem negativen Wechsel der Transistor Ts4 durchgeschaltet und jeweils der Kondensator C5 entladen. Zum Erzielen eines definierten Schaltverhaltens ist der Widerstand R6 an eine positive, der Widerstand R7 an eine negative Vorspannung gelegt.During the time in which the binary output signal of the amplifier V1 does not change, the amplifier V2 has a constant voltage whose first integration results in a linearly increasing sawtooth voltage. Through the repeated integration In the integrator V3, C5, this becomes a comparison voltage that increases quadratically with time educated. The integrators V2, C5 and V3, C6 form a function generator. Whose The output voltage, which is the comparison voltage, is supplied to the input E. The input voltage to be exposed is always tracked and therefore changes constantly. Each time the binary output signal changes, the square is formed with the Function started all over again. For this purpose, the capacitor C5 is the first integrator V2, C5 a discharge circuit with two transistors Ts4, Ts5 connected in parallel, their control electrodes are connected to the differentiators C2, R6 and C3, R7 are. With a positive signal change the transistor Ts5, with a negative one The transistor Ts4 is switched through and the capacitor C5 is discharged in each case. To achieve a defined switching behavior, the resistor R6 is connected to a positive, the resistor R7 applied to a negative bias.

Da das Vergleichssignal stärker als linear ansteigt oder abfällt, folgt es rasch auf Änderungen des Eingangssignals, und es wird eine hohe zeitliche Auflösung erreicht. Die niedrigen Frequenzanteile des Analogsignals u(t), also die Grundfrequenzen werden stärker bewertet als die höherfrequenten Anteile, das sind die Oberwellen. Das Ausgangssignal des Vergleichers kann daher mit einer verhältnismäßig niedrigen Frequenz abgetastet werden.Since the comparison signal rises or falls more than linearly, it quickly follows changes in the input signal and becomes highly temporal Resolution reached. The low frequency components of the analog signal u (t), i.e. the Fundamental frequencies are valued more strongly than the higher frequency components that are the harmonics. The output signal of the comparator can therefore with a relatively low frequency can be sampled.

Die Diagramme der Figur 3 veranschaulichen die Arbeitsweise der Anordnung nach Figur 1. Mit t ist die Zeitachse bezeichnet. Zu den Zeitpunkten tl, t2, t3 ... t17 wird das Ausgangssignal des Vergleichers in den Speicher übernommen und ein entsprechendes Binärsignal abgegeben. Das Eingangssignal u(t) habe zunächst einen Wert Ul. Die Anordnung sei im eingeschwungenen Zustand, in dem Vergleichssignale v(t) und v'(t) dem Eingangssignal u(t) angenähert sind. Das Vergleichssignal v(t) wird von einem Funktionsgenerator abgegeben, der eine quadratische Zeitfunktion liefert.The diagrams of Figure 3 illustrate the operation of the arrangement according to FIG. 1. The time axis is denoted by t. to the times tl, t2, t3 ... t17, the output signal of the comparator is transferred to the memory and output a corresponding binary signal. The input signal u (t) initially has a value Ul. The arrangement is in the steady state, in the comparison signals v (t) and v '(t) approximate the input signal u (t). The comparison signal v (t) is provided by a function generator that has a quadratic time function supplies.

Das Vergleichssignal v'(t) nimmt demgegenüber mit der Zeit linear zu oder ab. Zum Zeitpunkt t1 sind die Vergleichssignale größer als das Eingangssignal; die Funktionsgeneratoren erzeugen daher ab diesem Zeitpunkt mit der Zeit abnehmende Vergleichssignale bis zum Zeitpunkt t2, zu dem die Vergleichssignale v(t), v'(t) kleiner als das Eingangssignal sind. Das Binärsignal wechselt daher seinen Signalzustand und dementsprechend nehmen die Vergleichssignale mit der Zeit zu. Solange das Eingangssignal u(t) den Wert U7 hat, pendeln die Vergleichssignale v(t) und v'(t) um das Bingangssignal u(t), wobei die Richtung der Vergleichssignaländerung mit den Abtastimpulsen, das ist zu den Zeiten t3, t4, geändert wird. Die Steigung des Signals v' (t) ist so gewählt7 daß die beiden Vergleichssignale gleiche Uberschwingamplituden haben.In contrast, the comparison signal v '(t) increases linearly with time to or from. At time t1, the comparison signals are greater than the input signal; the function generators therefore generate decreasing values from this point in time onwards Comparison signals up to time t2 at which the comparison signals v (t), v '(t) are smaller than the input signal. The binary signal therefore changes its signal state and accordingly the comparison signals increase with time. As long as the input signal u (t) has the value U7, the comparison signals v (t) and v '(t) oscillate around the input signal u (t), where the direction of the comparison signal change with the sampling pulses, the is changed at times t3, t4. The slope of the signal v '(t) is like this selected7 that the two comparison signals have the same overshoot amplitudes.

Zum Zeitpunkt T1 nimmt das Eingangssignal u(t) den Wert U2 an, so daß beim nächsten Abtastimpuls zum Zeitpunkt t5 das Eingang signal u(t) größer als die Vergleichssignale v(t), v'(t) sind.At the time T1, the input signal u (t) assumes the value U2, see above that the next sampling pulse at time t5, the input signal u (t) greater than the comparison signals are v (t), v '(t).

Während das Vergleichssignal v'(t) linear ansteigt, bis es nach dem Zeitpunkt t12 die Spannung U2 überschreitet, nimmt das Vergleichssignal v(t) wegen seiner quadratischen Abhängigkeit von der Zeit immer stärker zu, so daß es schon zwischen den Zeitpunkten t6 und t7 den Wert U2 des Eingangssignals u(t) überschreitet und daher ab dem Zeitpunkt t7 wieder abnimmt. Es ist längst eingeschwungen, bis das linear ansteigende Vergleichssignal den Wert U2 erreicht. Zum Zeitpunkt T2 fällt das Eingangssignal u(t) wieder auf den Wert Ul ab. Bis zum Zeitpunkt t16 hat da Vergleichssignal v(t) das Eingangssignal u(t) wieder erreicht, während das Vergleichssignal v'(t) noch stark abweicht. Es ist ersichtlich, daß das Vergleichssignal Änderungen des Eingangssignals u(t) wesentlich schneller folgt, wenn es stärker als linear mwt der Zeit ansteigt bzw. abfällt. Eine solche Zeitfunktion wird man vor allem dann für das Vergleichssignal wählen, wenn das Eingangs signal Anteile hoher Frequenz hat.While the comparison signal v '(t) rises linearly until after the When the time t12 exceeds the voltage U2, the comparison signal takes v (t) because of its quadratic dependence on the time grows stronger and stronger, so that it is already between times t6 and t7 exceeds the value U2 of the input signal u (t) and therefore decreases again from time t7. It has long settled until the linearly increasing comparison signal reaches the value U2. Falls at time T2 the input signal u (t) decreases again to the value Ul. Until time t16 there has been Comparison signal v (t) reaches the input signal u (t) again, while the comparison signal v '(t) still deviates significantly. It can be seen that the comparison signal changes the input signal u (t) follows much faster if it is stronger than linear mwt of time increases or decreases. One becomes such a time function above all then select for the comparison signal if the input signal has high frequency components Has.

Nach Speicherung oder Ubertragung der Binärsignale werden diese einem Eingang 13 des in Figur 2 gezeigten Entschlüßlers zugeführt. Dieser ist im wesentlichen in gleicher Weise wie die RUckführungsschaltung des in Figur 1 dargestellten VerschlUßlers aufgebaut Insbesondere muß, wenn das Ausgangssignal des Entschlüßlers sich linear mit dem Eingangssignal des Verschlüßlers ändern soll, der im Entschlüßler enthaltene Funktionsgenerator dieselbe Zeitfunktion erzeugen wie der im Verschlüßler enthaltene. Der Entschlüßler nach Figur 2 weist zwei Eingänge 11 und 12 auf, an die eine positive Referenzspannung +Ur2 bzw.After the binary signals have been stored or transmitted, they become one Input 13 of the decoder shown in Figure 2 is supplied. This is essentially in the same way as the feedback circuit of the encryptor shown in FIG Must be constructed in particular if the output signal of the decoder is linear should change with the input signal of the encryptor that is contained in the decryptor Function generator generate the same time function as the one contained in the encryptor. The decoder according to FIG. 2 has two inputs 11 and 12, one of which is positive Reference voltage + Ur2 or

eine negative Referenzspannung -Ur2 gelegt ist. Die negative Referenz spannung Ur2 liegt am emitter eines npn-Schalttransistors Ts6, die positive Referenzspannung +Ur2 am Emitter eines pnp-Schalttransistors Ts7. Diese beiden Transistoren Ts6 und Ts7 arbeiten als Umschalter und sind von dem dem Eingang 13 zugeführten Binärsignal gesteuert. Bei positivem Binärsignal ist der Transistor Ts6 durchgeschaltet, und es gelangt die negative Referenzspannung -Ur2 auf den Eingang 14 eines Verstärkers V4, der über' einen Kondensator C7 gegengekoppelt ist und daher als Integrator arbeitet. Der Kondensator C7 ist von der Kollektor-Emitter-Strecke eines pnp-Transistors Tsll überbrückt, der bei positivem Binärsignal gesperrt ist.a negative reference voltage -Ur2 is applied. The negative reference voltage Ur2 is at the emitter of an npn switching transistor Ts6, the positive reference voltage + Ur2 at the emitter of a pnp switching transistor Ts7. These two transistors Ts6 and Ts7 work as a changeover switch and are from the binary signal fed to input 13 controlled. When the binary signal is positive, the transistor Ts6 is switched on, and the negative reference voltage -Ur2 is applied to input 14 of an amplifier V4, which is fed back via a capacitor C7 and therefore works as an integrator. The capacitor C7 is from the collector-emitter path of a pnp transistor Tsll bridged, which is blocked with a positive binary signal.

Der Kollektor-Emitter-Strecke des Transistors Ts7 ist der invertierende Eingang 16 eines Verstärkers V5 nachgeordnet, der über einen Kondensator C8 gegengekoppelt ist. Dieser Kondensator ist von einem npn-Transistor Ts12 überbrückt, der ebenfalls von den Binärsignalen gesteuert ist. Bei positivem Binärsignal ist dieser Transistor Ts12 durchgeschaltet und der aus dem Verstärker V5 und dem Kondensator C8 gebildete Integrator ist entladen.The collector-emitter path of the transistor Ts7 is the inverting one Subsequent to input 16 of an amplifier V5, which is fed back via a capacitor C8 is. This capacitor is bridged by an npn transistor Ts12, which is also is controlled by the binary signals. When the binary signal is positive, this is transistor Ts12 switched through and the one formed from the amplifier V5 and the capacitor C8 Integrator is discharged.

An den Ausgang des Verstärkers V4 ist ein Transistorschalter Ts8 angeschlossen, der ebenfalls unmittelbar von den dem Eingang 13 zugeführten Binärsignalen gesteuert ist, derart, daß er bei positivem Signalzustand durchgeschaltet ist. Ein dem Verstärker V5 nachgeschalteter Transistor Ts9 wird von dem Binärsignal über ein Negierglied N2 gesteuert, so daß er bei positivem Binärsignal gesperrt ist. Die Ausgangsspannung des Verstärkers V4 gelangt über einen Widerstand R8 auf den jnvertierenden Eingang 18 eines Verstärkers V6, der zusammen mit e einem Gegenkopplungskon- densator CII einen weiteren Integrator des Entschlüßlers bildet.A transistor switch Ts8 is connected to the output of the amplifier V4, which is also controlled directly by the binary signals supplied to input 13 is such that it is switched through when the signal state is positive. On the amplifier V5 downstream transistor Ts9 is from the binary signal via a negator N2 controlled so that it is blocked in the event of a positive binary signal. The output voltage of the amplifier V4 reaches the inverting input via a resistor R8 18 of an amplifier V6, which together with e a negative feedback con- capacitor CII forms another integrator of the decoder.

Der nichtinvertierende Eingang 19 dieses Verstärkers V6 liegt an Masse.The non-inverting input 19 of this amplifier V6 is connected to ground.

Mit der Ausgangsspannung des Verstärkers V6 wird ein Spannungsteiler mit Widerständen R9 und R?O gespeist, an dessen Abgriff 20 ein weiterer Transistorschalter TsIO angeschlossen ist. Dieser wird von den Binärsignalen einerseits über ein Differenzierglied C9, R12 und eine erste Entkopplungsdiode D3 und andererseits über das Negierglied N2, ein Differenzierglied CiO, R11 und eine zweite Entkopplungsdiode D4 gesteuert. Bei einem positiven Signalwechsel erhalt der Transistor TslO einen kurzen positiven Steuerimpuls über die Diode D3 und bei einem negativen Signalwechsel ebenfalls einen positiven Steuerimpuls über die Diode D4. Dadurch ist sichergestellt, daß er bei jedem Signalwechsel kurzzeitig die am Abgriff 20 des Spannungsteilers R9, R10 liegende Spannung auf einen Speicherkondensator C12 schaltet. Mit dessen Anschluß 21 sind die nichtinvertierenden Eingänge 15 und 17 der Verstärker V4 und V5 verbunden. Ist das dem Eingang 13 zugeführte Binärsignal positiv, ist der dem Verstärker V4 vorgeschaltete Transistor Ts6 durchgeschaltet und der dem Gegenkopplungskondensator C7 parallel geschaltete Transistor Ts11 gesperrt. Der Integrator V4, C7 integriert daher die Differenz zwischen der negativen Referenzspannung -Ur2 und der am Abgriff 20 des mit dem Ausgangssignal gespeisten Spannungsteilers R9, RiO atif, Das durch die Integration entstehende Signal wird vom Transistor Ts8 auf den Eingang des Integrators V6, C11 durchgeschaltet, so daß die beiden Integratoren einen Funktionsgenerator bilden, der durch zweimalige Integration einer konstanten Spannung eine quadratisch mit der Zeit sich ändernde Spannung erzeugt.The output voltage of the amplifier V6 is used as a voltage divider fed with resistors R9 and R? O, at its tap 20 a further transistor switch TsIO is connected. This is from the binary signals on the one hand via a differentiator C9, R12 and a first decoupling diode D3 and on the other hand via the negator N2, a differentiating element CiO, R11 and a second decoupling diode D4 are controlled. In the event of a positive signal change, the transistor TslO receives a short positive one Control pulse via diode D3 and also one in the event of a negative signal change positive control pulse via diode D4. This ensures that he is at each signal change briefly the one at tap 20 of voltage divider R9, R10 Voltage switches to a storage capacitor C12. With its terminal 21 are the non-inverting inputs 15 and 17 of amplifiers V4 and V5 are connected. is the positive binary signal fed to input 13 is the one connected upstream of amplifier V4 Transistor Ts6 turned on and the negative feedback capacitor C7 in parallel switched transistor Ts11 blocked. The integrator V4, C7 therefore integrates the Difference between the negative reference voltage -Ur2 and that at tap 20 of the with the output signal fed voltage divider R9, RiO atif, Das through the integration The resulting signal is transmitted from the transistor Ts8 to the input of the integrator V6, C11 switched through so that the two integrators form a function generator, which by integrating a constant voltage twice a quadratic with voltage that changes over time.

Ist das Binärsignal negativ, sind die Transistoren Ts6 und Ts8 gesperrt und der Transistor Tsl? durchgeschaltet. Der Integrator V4, C7 ist daher gesperrt. Dagegen sind die Transistoren Ts7 und Ts9 durchgeschaltet, und der Transistor Ts12 ist gesperrt.If the binary signal is negative, the transistors Ts6 and Ts8 are blocked and the transistor Tsl? switched through. The integrator V4, C7 is therefore blocked. In contrast, the transistors Ts7 and Ts9 are switched on, and the transistor Ts12 is locked.

Daher integriert der Integrator V5, C8 die Differenz zwischen der am Anschluß 21 des Kondensators C12 liegenden Spannung und der positiven Referenzspannung +Ur2 auf und erzeugt dadurch eine linear abfallende Spannung, die vom Transistor Ts9 auf den Eingang 18 des Verstärkers V6 durchgeschaltet wird. An dessen Ausgang erscheint daher ebenfalls eine quadratisch mit der Zeit sich ändernde Spannung. Die Verwendung von zwei Integratoren V4, C7 und V5, C8 hat den Vorteil, daß ein Integrator stets in Bereitschaft ist und die Entladezeit der Kondensatoren das Meßergebnis nicht verfälschen kann. Auf die Rückführung des Ausgangssignals des Verstärkers V6 auf den Eingang der Verstärker V4 und V5 kann ebenso wie bei dem im Verschlüßler enthaltenen Funktioiisgenerator verzichtet werden.Therefore, the integrator V5, C8 integrates the difference between the at terminal 21 of capacitor C12 and the positive reference voltage + Ur2 and thereby generates a linearly decreasing voltage that is generated by the transistor Ts9 is switched through to the input 18 of the amplifier V6. On whose exit a voltage that changes quadratically with time therefore also appears. The use of two integrators V4, C7 and V5, C8 has the advantage that one The integrator is always on standby and the discharge time of the capacitors determines the measurement result cannot falsify. On the feedback of the output signal of the amplifier V6 to the input of the amplifiers V4 and V5 can be used as well as the one in the encryptor included function generator can be dispensed with.

Die vom Verstärker V6 abgegeben Spannungen werden außer dem Spannungsteiler R9, RIO einem Tiefpaßfilter FI zugeführt, dessen obere Grenzfrequenz etwa gleich der oberen Grenzfrequenz der zu übertragenden Signale ist. An einem Ausgang A tritt ein Signal u'(t) auf, das dem Signal u(t), welches dem Eingang des Verschlüßlers zugeführt ist, umso weniger abweicht, je höher die Abtastfrequenz ist.The voltages output by the amplifier V6 are used in addition to the voltage divider R9, RIO fed to a low-pass filter FI, the upper limit frequency of which is approximately the same is the upper limit frequency of the signals to be transmitted. At an exit A occurs a signal u '(t), which corresponds to the signal u (t), which is the input of the encryptor is supplied, the less it deviates, the higher the sampling frequency.

9 Patentansprüche 3 Figuren9 claims 3 figures

Claims

Claims 1. Circuit arrangement for encrypting analog Signals into a sequence of binary signals and their decryption with an im Encryptors contain feedback circuit 1 whose input is the binary signals are supplied and whose output is connected to the first input of a comparator is, whose second input the analog signal is fed, and with a corresponding the decryptor built into the encryptor contained in the feedback circuit, which converts the binary signals into analog signals, characterized in that the feedback circuit of the encryptor contains a function generator (V2, V3, C4, C5), i my signal state of the binary signal a comparative signal increasing with time and the second Signal state of the binary signal generates a signal that decreases over time and with such polarity to the second input (2) of the comparator (VGL) indicates that the Difference between the comparison voltage and the analog input signal is a minimum and that the decoder contains a function generator (V4, V5, C8, C9), the function generator (V2, V3, C4, C5), to which the binary signals are fed and from its output the Analog signals can be removed again.

2. Circuit arrangement according to claim 1, characterized in that a function generator is provided, which in the one signal state of the binary signal a comparison signal that increases more than linearly over time and for the second Signal state of the binary signal a signal that decreases more than linearly over time generated.

3. Circuit arrangement according to claim 2, characterized in that the function generator is designed in such a way that it changes over time according to an exponential function rising or falling signal generated.

4. Circuit arrangement according to claim 2, characterized in that the function generator made up of two integrators connected in series (V2, V3, C4, C5 or V4, V5, C8, C9).

5. Circuit arrangement according to one of claims 1 to 4, characterized in that that a controlled by the binary signals switch (Ts2; Ts4) is provided, the A positive reference voltage (+ Ur1, + Ur2) in one signal state of the binary signals and in the other signal state a negative reference voltage (-Ur2) on the function generator switches.

6. Circuit arrangement according to claim 5, characterized in that the function generator (V2, V3; V4, V5) is preceded by a subtracting circuit (V2, V4) one input (7, 14) to the output of the reference signal switch (Ts2, Ts4) and its other input (8, 15) connected to the output of the function generator is.

7. Circuit arrangement according to claim 6, characterized in that; that to the output of the function generator (V2, V3, V4, V5) via a switch (Ts3, Ts5), which is switched through for a short time when the signal state of the binary signal changes a memory upstream of the second input (8, 15) of the function generator (C3, C7) can be connected.

8. Circuit arrangement according to one of claims 1 to 7, characterized in that that to the output of the comparator (VGL) via a switch (Ts1), the sampling pulses is closed, a memory (C1, V1) is connected.

9. Circuit arrangement according to claim 8, characterized in that the frequency of the switch (Ts1) controlling sampling pulses approximately equal to twelve times is the upper limit frequency of the analog signals to be stored or transmitted.