DE2622127B1

DE2622127B1 - Synch. data transmission system - has two clocking systems for main multiplexers and submultiplexers and can take async. data

Info

Publication number: DE2622127B1
Application number: DE19762622127
Authority: DE
Inventors: Joerg Dipl-Ing Maenhardt
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-05-18
Filing date: 1976-05-18
Publication date: 1977-11-17
Also published as: DE2622127C2

Abstract

The transmission system for synchronous and asynchronous data, consists of main transmit and receive submultiplexers connected to the data link. Transmit and receive submultiplexers are connected between the data source and the main multiplexers via sub-links. The submultiplexers at each end of the link are clocked by pulses from autonomous clocks. A cotrolled clock is used to drive the transmit submultiplexer and its signals are transmitted via the sublink to a comparator at the main multiplexers where they are compared with the output of the autonomous clock. The comparator controls a generator at the output of the receive multiplexer that indicates differences in phase between the two sets of clock signals. This indication is transferred back over the sublink to control the controllable clock.

Description

Falls außer synchron auftretenden Daten auch asynchron auftretende Daten übertragen werden sollen, wäre es grundsätzlich denkbar, mit einem Asynchron-Datenübertragungssystem sowohl die synchron als auch die asynchron auftretenden Daten zu übertragen. Ein derartiges System hätte aber den Nachteil, daß es zur Übertragung der synchron auftretenden Daten eine größere Übertragungskapazität erfordert als unter Verwendung eines plesiochron betriebenen If, in addition to synchronously occurring data, also asynchronously occurring If data are to be transmitted, it would be basically conceivable with an asynchronous data transmission system to transmit both synchronously and asynchronously occurring data. A Such a system would have the disadvantage that it is used to transmit the synchronously occurring Data requires a greater transmission capacity than using a plesiochronous operated

Synchron-Datenübertragungssystems.Synchronous data transmission system.

Es wäre grundsätzlich denkbar, unter Verwendung eines plesiochron betriebenen Synchron-Datenübertragungssystems einerseits die synchron auftretenden Daten zu übertragen und andererseits die asynchron auftretenden Daten über einen sendeseitigen Submultiplexer, über den sendeseitigen Multiplexer, über die Übertragungsstrecke, über den empfangsseitigen Multiplexer und über einen empfangsseitigen Submultiplexer an empfangsseitige Teilnehmer zu übertragen, wobei die sendeseitigen Geräte und der sendeseitige Submultiplexer mit Hilfe des autonomen sendeseitigen Taktgebers und die empfangsseitigen Geräte und der empfangsseitige Submultiplexer mit Hilfe des autonomen, empfangsseitigen Taktgebers getaktet werden. Unter dieser Annahme würde der sendeseitige Submultiplexer synchron auftretende Daten abgeben, die in synchroner Weise zur Empfangsseite übertragen werden könnten. Diese synchron anfallenden Daten des sendeseitigen Submultiplexers fallen nun aber pausenlos an, so daß Geschwindigkeitsunterschiede der Daten auf der Sendeseite und auf der Empfangsseite mit Hilfe eines Pufferspeichers nicht ausgeglichen werden könnten. Es ist somit anzunehmen, daß im Bereich des empfangsseitigen Submultiplexers ein Bitschlupf auftritt, der den Ausfall der Zeitmultiplexrahmensynchronisation bewirkt, so daß vorübergehend alle Ausgangskanäle des empfangsseitigen Submultiplexers blockiert sind und eine Neueinphasung des Submultiplexers erforderlich ist Um unter Verwendung einer plesiochron betriebenen Synchron-Datenübertragungsanlage sowohl synchron als auch asynchron auftretende Daten zu übertragen, wurde bereits in der älteren Anmeldung P 2520835.9-31 (veröffentlicht als DT-OS 2520835) eine Schaltungsanordnung vorgeschlagen, die durch die folgenden beiden Merkmale gekennzeichnet ist: 1. Es ist ein sendeseitiger Submultiplexer vorgesehen, über dessen Eingänge asynchron auftretende Daten zugeführt werden, über dessen Ausgang sychron auftretende Daten im Rhythmus eines sendeseitigen Taktsignals eines autonomen sendeseitigen Taktgebers an einen der Eingänge des sendeseitigen Multiplexer übertragen werden. It would be fundamentally conceivable using a plesiochron operated synchronous data transmission system on the one hand the synchronously occurring To transmit data and, on the other hand, the asynchronously occurring data via a send-side submultiplexer, via the send-side multiplexer, via the transmission path, via the receiving-side multiplexer and via a receiving-side submultiplexer to be transmitted to the receiving-side participants, the transmitting-side devices and the transmit-side submultiplexer with the help of the autonomous transmit-side clock and the receiving-side devices and the receiving-side submultiplexer with the aid of the autonomous, receiving-side clock are clocked. Under this assumption the submultiplexer on the sending side would output synchronously occurring data that is stored in could be transmitted synchronously to the receiving side. These accruing synchronously However, data from the submultiplexer on the transmit side are incessantly generated, so that speed differences of the data on the sending side and on the receiving side with the help of a buffer memory could not be balanced. It can therefore be assumed that in the area of the receiving side Submultiplexer a bit slip occurs, which results in the failure of the time-division multiplex frame synchronization causes, so that temporarily all output channels of the receiving-side submultiplexer are blocked and re-phasing of the submultiplexer is required Um under Use of a plesiochronously operated synchronous data transmission system both The transfer of synchronous and asynchronous data has already been implemented in the earlier application P 2520835.9-31 (published as DT-OS 2520835) a circuit arrangement proposed, which is characterized by the following two features: 1. It a submultiplexer on the transmit side is provided, via its inputs asynchronously occurring data are fed, via its output synchronously occurring data in the rhythm of a transmit-side clock signal of an autonomous transmit-side clock can be transmitted to one of the inputs of the multiplexer on the transmission side.

2. Es ist ein empfangsseitiger Submultiplexer vorgesehen, dessen Eingang Daten von einem der Ausgänge des empfangsseitigen Multiplexers zugeführt werden, dem ein empfangsseitiges Taktsignal zugeführt wird, das dem sendeseitigen Taktsignal des sendeseitigen autonomen Taktgebers gleicht, mit dem der sendeseitige Submultiplexer getaktet wird und über dessen Ausgänge die asynchron auftretenden Daten an empfangsseitige Teilnehmer weitergeleitet werden. 2. A receiving-side submultiplexer is provided, its Input data supplied from one of the outputs of the receiving-side multiplexer to which a receive-side clock signal is fed, which is sent to the transmit-side The clock signal of the autonomous clock generator on the transmitter side is the same as that of the transmitter-side Submultiplexer is clocked and its outputs the asynchronously occurring Data are forwarded to participants on the receiving side.

Wenn die Submultiplexer nicht im Bereich der Multiplexer und im Bereich des entsprechenden autonomen Taktgebers angeordnet sind, sondern über Subübertragungsstrecken mit den Multiplexern verbunden sind, dann kann die Taktung der Submultiplexer schwierig und mit beträchtlichem technischen Aufwand verbunden sein, wenn zur Taktung der Submultiplexer besondere Taktleitungen vorgesehen sind. If the submultiplexer is not in the field of the multiplexer and in the field of the corresponding autonomous clock generator, but via sub-transmission links connected to the multiplexers, clocking the submultiplexers can be difficult and be associated with considerable technical effort when clocking the Submultiplexer special clock lines are provided.

Der Erfindung liegt die Aufgabe zugrunde, unter Verwendung einer plesiochron betriebenen Synchron-Datenübertragungsstrecke synchron und asyn- chron auftretende Daten auch dann mit vergleichsweise geringem technischen Aufwand zu übertragen, wenn die Submultiplexer über Subübertragungsstrekken mit den entsprechenden Multiplexern verbunden sind. The invention is based on the object using a plesiochronously operated synchronous data transmission path synchronous and asyn- chron occurring data with comparatively little technical effort transmitted when the submultiplexer via subtransmission links with the appropriate Multiplexers are connected.

Die erfindungsgemäße Aufgabe wird durch die Kombination der folgenden Merkmale gelöst: a) ein senderseitiger Submultiplexer und ein empfangsseitiger Submultiplexer der ersten Datenübertragungsanlage sind über je eine Datenübertragungsstrecke mit je einem Eingang der beiden Multiplexer verbunden und der empfangsseitige Submultiplexer wird mit einem Taktsignal getaktet, das dem Taktsignal des zweiten autonomen Taktgebers gleicht, mit dem der sendeseitige Submultiplexer der zweiten Datenübertragungsanlage getaktet wird. The object of the present invention is achieved by the combination of the following Features solved: a) a transmitter-side submultiplexer and a receiver-side submultiplexer the first data transmission system are each with a data transmission link each connected to one input of the two multiplexers and the receiving-side submultiplexer is clocked with a clock signal that corresponds to the clock signal of the second autonomous clock generator is the same as that of the submultiplexer on the transmission side of the second data transmission system is clocked.

b) Es ist ein steuerbarer Taktgenerator vorgesehen, der ein änderbares Taktsignal zum Betrieb des sendeseitigen Submultiplexers erzeugt. b) A controllable clock generator is provided, which is a changeable Generated clock signal for operating the submultiplexer on the transmission side.

c) Mit Hilfe der sendeseitigen Datenübertragungsstrecke wird das änderbare Taktsignal zum Ort des sendeseitigen Multiplexers der ersten Datenübertragungsanlage übertragen. c) With the help of the data transmission link on the transmission side, the Changeable clock signal to the location of the multiplexer on the transmission side of the first data transmission system transfer.

d) Das änderbare Taktsignal wird im Bereich des sendeseitigen Multiplexers einem Vergleicher zugeführt, der ein Vergleichssignal erzeugt, das angibt, ob die Phase des änderbaren Taktsignals abweicht von der Phase des Taktsignals, mit dem der sendeseitige Multiplexer die vom sendeseitigen Submultiplexer kommenden Daten abtastet. d) The changeable clock signal is in the area of the multiplexer on the transmit side fed to a comparator which generates a comparison signal indicating whether the The phase of the changeable clock signal differs from the phase of the clock signal with which the transmit-side multiplexer receives the data coming from the transmit-side submultiplexer scans.

e) Die vom empfangsseitigen Multiplexer der ersten Datenübertragungsanlage abgegebenen Daten werden über die empfangsseitige Datenübertragungsstrecke übertragen und unter Verwendung eines Kennsignalgenerators wird außer den Daten ein Kennsignal übertragen, das Abweichungen der Phase des änderbaren Taktsignals signalisiert. e) The multiplexer from the receiving end of the first data transmission system Delivered data are transmitted via the data transmission link on the receiving end and using an identification signal generator, an identification signal is generated in addition to the data transmitted, which signals deviations in the phase of the changeable clock signal.

f) Im Bereich des empfangsseitigen Submultiplexers ist ein Decoder vorgesehen, der die Information des Vergleichssignals erkennt und ein entsprechendes Decodiersignal abgibt. f) There is a decoder in the area of the submultiplexer on the receiving end provided that recognizes the information in the comparison signal and a corresponding one Emits decoding signal.

g) Mit dem Decodiersignal wird der steuerbare Taktgenerator gesteuert. g) The controllable clock generator is controlled with the decoding signal.

Die erfindungsgemäße Schaltungsanordnung zeichnet sich dadurch aus, daß zur Taktung der Submultiplexer auch dann keine aufwendigen Taktübertragungsstrecken erforderlich sind, wenn diese Submultiplexer über Subübertragungsstrecken mit den entsprechenden Multiplexern verbunden sind. The circuit arrangement according to the invention is characterized in that that for clocking the submultiplexer there are no complex clock transmission paths either are required if this submultiplexer via sub-transmission links with the corresponding multiplexers are connected.

Wenn außer den Datenbits der Daten auch Leerbits übertragen werden, dann ist es zweckmäßig, mit Hilfe des Kennsignalgenerators das Kennsignal an Stelle der Leerbits zu übertragen. If empty bits are also transmitted in addition to the data bits of the data, then it is expedient to use the identification signal generator to replace the identification signal of the empty bits to be transmitted.

Wenn außer den Datenbits der Daten auch ein Synchronwort übertragen wird, dann ist es zweckmäßig, mit Hilfe des Kennsignalgenerators an Stelle des Synchronwortes Bitkomponenten zu übertragen, welche die Frequenzabweichungen des änderbaren Taktsignals signalisieren und daß der Decoder auf die Bitkomponenten anspricht. If, in addition to the data bits of the data, a synchro word is also transmitted then it is advisable to use the identification signal generator instead of the synchronous word To transmit bit components, which the frequency deviations of the changeable clock signal signal and that the decoder responds to the bit components.

Im folgenden wird ein Ausführungsbeispiel an Hand der Figur beschrieben. An exemplary embodiment is described below with reference to the figure.

Die Figur zeigt eine Schaltungsanordnung zur Übertragung von synchron und asynchron auftretenden Daten. Die synchron auftretenden Daten werden unter Verwendung eines plesiochronen Synchron-Datenübertragungssystems übertragen. Überschlägig betrachtet werden einerseits Daten von der Datenübertragungsanlage A über die Ubertragungsstrecke U1 zur Datenübertragungsanlage B übertragen und andererseits werden von der Datenübertragungsanlage B über die Übertragungsstrecke U2 Daten zur Datenübertragungsanlage A übertragen. Im Bereich der Datenübertragungsanlage A wird das plesiochrone Synchron-Datenübertragungssystem gebildet aus einem Teilnehmer, dessen sendeseitiger bzw. The figure shows a circuit arrangement for transmitting synchronously and asynchronous data. The synchronously occurring data will under Using a plesiochronous synchronous data transmission system. Roughly On the one hand, data from the data transmission system A via the transmission link are considered U1 to the data transmission system B and on the other hand are transmitted by the data transmission system B transmit data to the data transmission system A via the transmission link U2. In the area of the data transmission system A, the plesiochronous synchronous data transmission system formed from a participant whose sending resp.

empfangsseitiger Teil mit den Bezugszeichen NAS bzw. NAE bezeichnet ist, aus den Pufferspeichern PAS, PAE, aus den Multiplexern MAS, MAE, aus der Sendeeinrichtung SA, der Empfangseinrichtung EA, aus. dem autonomen Taktgeber TGA und aus dem Taktgeber TGb. Im Bereich der Datenübertragungsanlage B besteht das plesiochrone Synchron-Datenübertragungssystem aus der Empfangseinrichtung EB, aus der Sendeeinrichtung SB, aus den Multiplexern MBE, MBS, aus den Pufferspeichern PBE, PBS, aus dem empfangsseitigen Teil NBE und - dem sendeseitigen Teil NBS eines Teilnehmers, ferner aus dem autonomen Taktgeber TGB und dem Taktgeber TGa. Zwecks einfacher Darstellung ist im Bereich der Datenübertragungsanlage A bzw. B nur je ein Synchronteilnehmer mit den Teilen NAS, NAE bzw. NBS, NBE dargestellt, wogegen in der Praxis im allgemeinen eine große Anzahl derartiger Teilnehmer vorgesehen ist. Die autonomen Taktgeber TGA und TGB arbeiten unabhängig voneinander, so daß sich die Impulsfolgefrequenzen der von ihnen erzeugten Taktsignale nA, T2A, TMA bzw. T1B, T2B, TMB geringfügig voneinander unterscheiden und nur wenig von vorgegebenen Sollwerten abweichen. Dabei können sich die Impulsfolgefrequenzen der Taktsignale T1A, T2A, TMA einerseits und die Impulsfolgefrequenzen nB, T2B, TMB andererseits beträchtlich unterscheiden, aber die Impulsfolgefrequenzen einander entsprechender Taktsignale unterscheiden sich nur geringfügig voneinander. Beispielsweise unterscheidet sich die Impulsfolgefrequenz des Taktsignals TtA nur geringfügig von der Impulsfolgefrequenzdes Taktsignals nB und die Impulsfolgefrequenz des Taktsignals ?2A unterscheidet sich nur geringfügig von der Impulsfolgefrequenz des Taktsignals T2B. Die Taktsignale TMA bzw. TMB dienen zur Impulsrahmensynchronisierung der entsprechenden Multiplexer MAS bzw. MBS. The receiving-side part is denoted by the reference symbols NAS and NAE is, from the buffer memories PAS, PAE, from the multiplexers MAS, MAE, from the transmitting device SA, the receiving device EA, from. the autonomous clock generator TGA and from the clock generator TGb. In the area of the data transmission system B there is the plesiochronous synchronous data transmission system from the receiving device EB, from the transmitting device SB, from the multiplexers MBE, MBS, from the buffer stores PBE, PBS, from the receiving-side part NBE and - The sending-side part NBS of a subscriber, also from the autonomous clock TGB and the clock TGa. For the purpose of simple representation is in the area of the data transmission system A or B only one synchronous participant each with the parts NAS, NAE or NBS, NBE shown, whereas in practice a large number of such participants are generally envisaged is. The autonomous clocks TGA and TGB work independently of one another, so that the pulse repetition frequencies of the clock signals nA, T2A, TMA generated by them or T1B, T2B, TMB differ slightly from one another and only slightly from the specified Setpoints deviate. The pulse repetition frequencies of the clock signals can be different T1A, T2A, TMA on the one hand and the pulse repetition frequencies nB, T2B, TMB on the other hand differ considerably, but the pulse repetition rates are more corresponding Clock signals differ only slightly from one another. For example, is different the pulse repetition frequency of the clock signal TtA is only slightly different from the pulse repetition frequency The clock signal nB and the pulse repetition frequency of the clock signal? 2A are different only slightly from the pulse repetition frequency of the clock signal T2B. The clock signals TMA and TMB are used to synchronize the pulse frame of the corresponding multiplexer MAS or MBS.

Beim Betrieb des plesiochronen Synchron-Datenübertragungssystems wird davon ausgegangen, daß vom Teilnehmerteil NAS synchron auftretende Daten im Takt des Taktsignals TAL AP in den Pufferspeicher PAS eingegeben und im Takt des Taktsignals T1 aus dem Pufferspeicher PAS ausgelesen und dem Multiplexer MAS zugeführt werden. Da die Daten mit dem Takt T1A ausgelesen und der Multiplexer mit dem Takt TMA synchronisiert wird, ist die synchrone Arbeitsweise des Multiplexers MAS gesichert und die Daten werden über die Sendeeinrichtung SA, über die Übertragungsstrecke U1, über die Empfangseinrichtung EB zum Multiplexer MBE übertragen. In der Empfangseinrichtung EB wird das Taktsignal TMa gewonnen, das dem Taktsignal TMA gleicht und mit diesem Taktsignal wird einerseits der Multiplexer MBE betrieben und andererseits der Taktgeber TGa getaktet. Mit Hilfe des Taktsignals TMa wird im Taktgeber TGa das Taktsignal na a er- zeugt, das dem Taktsignal nA gleicht und damit werden die vom Multiplexer MBE abgegebenen Daten in den Pufferspeicher PBE eingelesen. Ausgegeben werden die Daten des Pufferspeichers PBE aber im Takt des Taktsignals T1B, das vom autonomen Taktgeber TGB erzeugt wird. Die Kapazität des Pufferspeichers PBE reicht in den meisten Fällen aus um Geschwindigkeitsunterschiede der Daten im Bereich der Datenübertragungsanlagen A und B auszugleichen, so daß kein Bitschlupf auftritt. Sollte gelegentlich ein Bitschlupf auftreten, dann ist dies im Fall des Pufferspeichers PBE und im Fall des Teilnehmerteils NBE im allgemeinen nicht sonderlich störend, weil nur dieser Teilnehmer, wenn er empfängt, kurzzeitig gestört wird. Ab dem Ausgang des Pufferspeichers PBE bis zum Teilnehmerteil NBE werden die Daten synchron übertragen und empfangen, weil ja der Teilnehmerteil NBE ebenfalls mit dem Taktsignal nB synchronisiert wird. Die Daten des Teilnehmerteils NAS werden somit weitgehend ungestört zum Teilnehmerteil NBE im Rahmen des Synchron-Datenübertragungssystems übertragen. When operating the plesiochronous synchronous data transmission system it is assumed that the subscriber part NAS synchronously occurring data in Clock of the clock signal TAL AP entered into the buffer memory PAS and in the clock of the Clock signal T1 is read from the buffer memory PAS and fed to the multiplexer MAS will. Since the data is read out with the clock T1A and the multiplexer with the clock TMA is synchronized, the synchronous operation of the multiplexer MAS is ensured and the data are transmitted via the transmission device SA, via the transmission link U1, transmitted via the receiving device EB to the multiplexer MBE. In the receiving facility EB the clock signal TMa is obtained, which is the same as the clock signal TMA and with this The clock signal is operated on the one hand by the multiplexer MBE and on the other hand by the clock generator TGa clocked. With the aid of the clock signal TMa, the clock signal is generated in the clock generator TGa well a he that is the same as the clock signal nA and thus that of the multiplexer MBE is read into the buffer memory PBE. The Data of the buffer memory PBE but at the rate of the clock signal T1B, which is sent by the autonomous Clock generator TGB is generated. The capacity of the PBE buffer memory is sufficient Most cases result from differences in the speed of the data in the area of the data transmission systems Balance A and B so that no bit slip occurs. Occasionally should be a Bit slip occur, then this is in the case of the buffer memory PBE and in the case of the subscriber part NBE in general not particularly disturbing, because only this one Participant, when he receives, is briefly disturbed. From the output of the buffer memory PBE up to the subscriber part NBE, the data are transmitted and received synchronously, because the subscriber part NBE is also synchronized with the clock signal nB. The data of the subscriber part NAS are thus largely undisturbed to the subscriber part NBE transmitted as part of the synchronous data transmission system.

Der Teilnehmersendeteil NBS wird mit dem Taktsignal TAL BP getaktet, das vom Teilnehmerempfangsteil NBE abgegeben wird. Die Taktsignale T1B und TlBP haben die gleiche Impulsfolgefrequenz, können sich aber durch Phasendifferenzen voneinander unterscheiden. Die vom Teilnehmersendeteil NBS abgegebenen Daten werden mit dem Taktsignal T1BP bp in den Pufferspeicher PBS eingegeben und im Takt des Taktsignals nB ausgegeben und dem Multiplexer MBS zugeführt. Die Phasenunterschiede der Taktsignale T1B und TlBP werden mit Hilfe des Pufferspeichers PBS ausgeglichen, so daß an dieser Stelle kein Bitschlupf zu erwarten ist. Der Multiplexer MBS wird mit dem Taktsignal TMB synchronisiert und da die Taktsignale n B und TMB vom gleichen autonomen Taktgeber TGB stammen, werden die vom Pufferspeicher PBS abgegebenen Daten in synchroner Weise über den Multiplexer MBS, über die Sendeeinrichtung SB, über die Übertragungsstrecke U2 der Empfangseinrichtung EA zugeführt. Die Empfangseinrichtung EA erzeugt das Taktsignal TMb, das dem Taktsignal TMB gleicht und mit diesem Taktsignal TMb wird einerseits der Multiplexer MAE und andererseits der Taktgeber TGb getaktet. The subscriber transmission part NBS is clocked with the clock signal TAL BP, which is issued by the subscriber receiving part NBE. The clock signals T1B and TIBP have the same pulse repetition frequency, but can differ due to phase differences differ from each other. The data sent by the subscriber transmission part NBS are with the clock signal T1BP bp entered into the buffer memory PBS and at the rate of the Clock signal nB output and fed to the multiplexer MBS. The phase differences the clock signals T1B and TlBP are balanced with the help of the buffer memory PBS, so that no bit slip is to be expected at this point. The multiplexer MBS will synchronized with the clock signal TMB and since the clock signals n B and TMB of the same autonomous clock generator TGB originate, the data delivered by the buffer memory PBS in a synchronous manner via the multiplexer MBS, via the transmission device SB, via the transmission link U2 is supplied to the receiving device EA. The receiving device EA generates the clock signal TMb, which is the same as the clock signal TMB and with this clock signal TMb, the multiplexer MAE on the one hand and the clock generator TGb on the other hand are clocked.

Über einen Ausgang des Multiplexers MAE werden die Daten an den Pufferspeicher -PAE im Takt des Taktsignals nb b eingegeben und da die Taktsignale nb b und TMb vom gleichen Taktgeber TGb stammen, sind keine Schwierigkeiten zu erwarten. Der Pufferspeicher PAE gibt nun aber die Daten an den Empfangsteil NAE im Takt des Taktsignals T1A aus und gleicht im allgemeinen die Geschwindigkeitsunterschiede der Daten aus, die durch die Frequenzunterschiede der Taktsignale T1A und T1B bedingt sind. Die Kapazität des Pufferspeichers PAE ist derart gemessen, daß nur gelegentlich eine Störung auftritt.The data are sent to the buffer memory via an output of the multiplexer MAE -PAE entered in time with the clock signal nb b and since the clock signals nb b and TMb originate from the same clock TGb, no difficulties are to be expected. Of the However, the buffer memory PAE now sends the data to the receiving section NAE in time with the clock signal T1A and generally compensates for the speed differences in the data, which are caused by the frequency differences between the clock signals T1A and T1B. the The capacity of the buffer memory PAE is measured in such a way that only an occasional Malfunction occurs.

Diese kurzzeitige Störung wirkt sich nur im Bereich des Empfangsteils NAE aus. Im Empfangsteil NAE wird das Taktsignal TlAP erzeugt, dessen Impulsfolgefrequenz gleich dem Taktsignal T1A ist und sich nur hinsichtlich der Phase unterscheidet. Dieses Taktsignal TlAP wird dem Sendeteil NAS zugeführt und mit diesem Taktsignal TlAP werden die Daten, wie bereits erwähnt, vom Sendeteil NAS an den Pufferspeicher PAS abgegeben. Der Pufferspeicher PAS kann ohne Bitschlupf arbeiten, weil die Taktsignale T1AP und T1A voraussetzungsgemäß die gleiche Impulsfrequenz haben und sich nur hinsichtlich ihrer Phasen unterscheiden.This short-term disturbance only affects the receiving part NAE off. In the receiving part NAE, the clock signal TAP is generated, its pulse repetition frequency is equal to the clock signal T1A and differs only in terms of phase. This clock signal TAP is fed to the transmitting part NAS and with this clock signal As already mentioned, the data is sent TIP from the transmitting part NAS to the buffer memory PAS submitted. The buffer memory PAS can work without bit slippage because the clock signals T1AP and T1A have the same pulse frequency and only differ with regard to differentiate their phases.

Mit dem beschriebenen plesiochronen Datenübertragungssystem können in rationeller Weise synchron auftretende Daten übertragen werden, nicht aber asynchron auftretende Daten. Um auch asynchron auftretende Daten zu übertragen, sind die Submultiplexer SAE, SAS, SBS, SBE vorgesehen. With the described plesiochronous data transmission system data that occurs synchronously are transmitted in a rational manner, but not asynchronously occurring data. The submultiplexers are used to transmit asynchronous data SAE, SAS, SBS, SBE provided.

Es wird davon ausgegangen, daß an den sendeseitigen Submultiplexer SBS mehrere nicht dargestellte Asynchronteilnehmer angeschlossen sind, die ihre asynchron anfallenden Daten über die drei dargestellten Eingangsleitungen dem Submultiplexer SBS zuführen. Da der Submultiplexer SBS mit dem Taktsignal T2B betrieben wird und der Multiplexer MBS mit dem Taktsignal TMB des gleichen autonomen Taktgebers TGB getaktet wird, treten keine Schwierigkeiten hinsichtlich der Taktung auf. Über den Ausgang des Submultiplexers SBS werden somit synchron anfallende Daten an den Multiplexer MBS abgegeben und über die Sendeeinrichtung SB, über die Übertragungsstrecke U2, über die Empfangseinrichtung EA zum Multiplexer MEA übertragen. It is assumed that the transmission-side submultiplexer SBS several asynchronous participants, not shown, are connected to their asynchronously to the submultiplexer via the three input lines shown Apply SBS. Since the submultiplexer SBS is operated with the clock signal T2B and the multiplexer MBS with the clock signal TMB of the same autonomous clock TGB is clocked, there are no difficulties with the clocking. On the The output of the submultiplexer SBS is thus synchronously generated data to the multiplexer MBS delivered and via the transmitting device SB, via the transmission link U2, transmitted via the receiving device EA to the multiplexer MEA.

Über den Multiplexer MAE werden die Daten über den Kennsignalgenerator KG, über den Sender S1, die Übertragungsstrecke UE, über den Empfänger El und über den Decodierer DC dem Submultiplexer SAE zugeführt und über dessen Ausgänge an nicht dargestellte Teilnehmer weitergeleitet. Der Submultiplexer SAE unterscheidet sich als Teilnehmer insofern grundsätzlich von den übrigen Synchronteilnehmern nach Art des Empfangsteils NAE, weil alle Synchronteilnehmer mit Hilfe von Taktsignalen getaktet werden, die vom autonomen Taktgeber TGA erzeugt werden. Dabei werden, wie bereits erwähnt, evtl. Frequenzunterschiede derTaktsignale T1A und T1B mit Hilfe des Pufferspeichers PAE ausgeglichen, was möglich ist, weil der Sendeteil NBS die Daten mit Pausen abgibt. Im Gegensatz dazu werden die Daten vom Ausgang des Submultiplexers SBS pausenlos abgegeben, so daß es unzweckmäßig wäre, zwischen dem Ausgang des Submultiplexers MAE und dem Eingang des Submultiplexers SAE einen Pufferspeicher vorzusehen, weil dieser Pufferspeicher unter den gemachten Voraussetzungen nicht die Geschwindigkeitsunterschiede der Daten ausgleichen könnte. Es würde also ein Bitschlupf auftreten, der den Ausfall der Multiplexrahmensynchronisierung des Submultiplexers SAE nach sich ziehen würde, so daß eine Neueinphasung des Submultiplexers SAE erforderlich wäre. The data is transmitted to the identification signal generator via the multiplexer MAE KG, via the transmitter S1, the transmission link UE, via the receiver El and via the decoder DC is fed to the submultiplexer SAE and not via its outputs shown participants forwarded. The SAE submultiplexer is different as a participant in principle from the other synchronous participants according to Art of the receiving part NAE, because all synchronous participants are clocked with the help of clock signals generated by the autonomous clock generator TGA. There will be, as already mentioned, possible frequency differences of the clock signals T1A and T1B with the help of the buffer memory PAE balanced, which is possible because the transmitting part NBS delivers the data with pauses. In contrast, the data from the output of the submultiplexer SBS become non-stop output, so that it would be inconvenient between the output of the submultiplexer MAE and the input of the submultiplexer SAE to provide a buffer memory because this buffer storage under the conditions made does not show the speed differences that could balance the data. So there would be a bit slip that would lead to the failure the multiplex frame synchronization of the submultiplexer SAE would entail, so that a new phase of the submultiplexer SAE would be necessary.

Durch eine derartige Neueinphasung würde somit nicht nur ein einziger Kanal, sondern es würden alle Kanäle betroffen werden, die an die Ausgänge des Submultiplexers SAE angeschlossen sind. Um diese nachteiligen Folgen zu verhindern, wird der Submultiplexer SAE - abweichend von den übrigen Synchronteilnehmern - mit dem Taktsignal Tib getaktet, das dem Taktsignal TZB gleicht. Dieses Taktsignal T2b wird unter Verwendung des Senders S1, der Ubertragungsstrecke UE, des Empfängers El zum Submultiplexer SAE übertragen. Der Submultiplexer SAE wird damit ordnungsgemäß getaktet, weil ja über den entsprechenden Ausgang des Multiplexers MAE die Daten auch im Takt des Signals T2b abgegeben werden.Such a rephasing would not only result in a single Channel, but all channels that are connected to the outputs of the submultiplexer would be affected SAE are connected. To prevent these adverse consequences, the submultiplexer SAE - unlike the other synchronous participants - clocked with the clock signal Tib, which is the same as the clock signal TZB. This clock signal T2b is generated using the Transmitter S1, the transmission link UE, the receiver El to the submultiplexer SAE transfer. The submultiplexer SAE is clocked properly because yes over the corresponding output of the multiplexer MAE also receives the data in time with the signal T2b are delivered.

Der Submultiplexer SAS empfängt über mehrere Eingangskanäle die asynchron anfallenden Daten mehrerer nicht dargestellter Teilnehmer. Über den Ausgang des Submultiplexers SAS werden die Daten über den Sender S2, die Übertragungsstrecke US, über den Empfänger E2, dem Multiplexer MAS zugeführt. Wenn der Submultiplexer SAS örtlich im Bereich des Multiplexers MAS und das autonomen Taktgebers TGA angeordnet wäre, dann würde der Submultiplexer SAS mit dem Taktsignal T2A getaktet werden, und es würden keine nennenwerten Schwierigkeiten hinsichtlich der Taktung auftreten, weil das Taktsignal T2A mit Hilfe einer relativ kurzen Taktleitung dem Submultiplexer SAS zugeführt werden könnte. Im vorliegenden Fall wird aber vorausgesetzt, daß der Submultiplexer SAS über die Übertragungsstrecke US mit dem Multiplexer MAS verbunden ist, so daß zur Zuführung des Taktsignals T2A zum Submultiplexer SAS eine eigene Übertragungsstrecke erforderlich wäre. Eine derartige Übertragungsstrecke für das Taktsignal T2A würde einen erheblichen technischen Aufwand bedeuten, weshalb der Submultiplexer SAS in anderer Weise getaktet wird. The submultiplexer SAS receives the asynchronous via several input channels accruing data several participants, not shown. Via the output of the submultiplexer SAS receives the data via the transmitter S2, the transmission link US, via the receiver E2, fed to the multiplexer MAS. If the submultiplexer SAS is locally in the area of the multiplexer MAS and the autonomous clock generator TGA would then the submultiplexer SAS would be clocked with the clock signal T2A, and none would difficulties with regard to the clocking occur because the clock signal T2A is fed to the submultiplexer SAS with the aid of a relatively short clock line could be. In the present case, it is assumed that the submultiplexer SAS is connected to the multiplexer MAS via the transmission link US, so that a separate transmission path for feeding the clock signal T2A to the submultiplexer SAS would be required. Such a transmission path for the clock signal T2A would mean a considerable technical effort, which is why the submultiplexer SAS in clocked in a different way.

Zur Taktung des Submultiplexers SAS ist der steuerbare Taktgenerator Q vorgesehen, der das Taktsignal TQ liefert, das dem Taktsignal Tib weitgehend gleicht. Dieses Taktsignal TQ wird über den Sender 52, über die Übertragungsstrecke US, über den Empfänger E2 dem Vergleicher VER zugeführt und dort phasenmäßig mit dem Taktsignal T2A verglichen. The controllable clock generator is used to clock the submultiplexer SAS Q is provided, which supplies the clock signal TQ, which is largely the same as the clock signal Tib. This clock signal TQ is transmitted via the transmitter 52 via the transmission link US the receiver E2 is fed to the comparator VER and there in phase with the clock signal T2A compared.

Dabei wird das Vergleichssignal V angegeben, das angibt, ob die Phase des Taktsignals TQ voreilt oder nacheilt gegenüber der Phase des Taktsignals Tib.The comparison signal V is specified, which indicates whether the phase of the clock signal TQ leads or lags the phase of the clock signal Tib.

Unter Verwendung des Kennsignalgenerators KG wird zusätzlich zu den Daten auch ein Kennsignal übertragen und dieses Kennsignal wird vom Vergleichssignal V beeinflußt. Insbesondere wird mit diesem Kennsignal die Information übertragen, ob und in welcher Weise die Phase des Taktsignals TQ vom Taktsignal T2b abweicht. Mit Hilfe des Decodierers DC wird das Kennsignal decodiert und das Decodiersignal DS gewonnen, das ebenfalls angibt, in welcher Weise die Phase des Taktsignals TQ geändert werden muß und mit diesem Decodiersignal DS wird der Taktgenerator Q derart gesteuert, daß die Taktsignale TQ und T2A frequenzmäßig und phasenmäßig übereinstimmen. Durch diese Maßnahmen wird somit erreicht, daß der Submultiplexer SAS mit dem Taktsignal T2A getaktet wird. Die vom Empfänger E2 abgegebenen Daten werden somit im Takte des Taktsignals TQ in den Pufferspeicher P2AS eingelesen und mit dem Taktsignal T2A ausgelesen. Da sich die Taktsignale TQ und T2A nur hinsichtlich ihrer Phase unterscheiden, kann der Pufferspeicher P2AS die auftretenden Phasenänderungen ausgleichen, ohne daß ein Bitschlupf zu befürchten ist.Using the identification signal generator KG, in addition to the Data also transmit an identification signal and this identification signal is used by the comparison signal V influenced. In particular, the information is transmitted with this identification signal, whether and in what way the phase of the clock signal TQ deviates from the clock signal T2b. The identification signal and the decoding signal are decoded with the aid of the decoder DC DS obtained, which also indicates the way in which the phase of the clock signal TQ must be changed and with this decoding signal DS, the clock generator Q is so controlled that the clock signals TQ and T2A coincide in terms of frequency and phase. By these measures it is achieved that the submultiplexer SAS with the clock signal T2A is clocked. The data sent by the receiver E2 are thus kept in time of the clock signal TQ is read into the buffer memory P2AS and with the clock signal T2A read out. Since the clock signals TQ and T2A only differ in terms of their phase differentiate, the buffer storage P2AS can compensate for the occurring phase changes, without fear of bit slippage.

In vielen Fällen werden vom Ausgang des Multiplexers MAE zum Eingang des Submultiplexers SAE nicht nur Datenbits, sondern auch Leerbits übertragen. An der Stelle dieser Leerbits kann mit Hilfe des Kennsignalgenerators KG das Kennsignal eingefügt werden. Die Übertragung der Datenbits wird dadurch in keiner Weise behindert. In many cases, the output of the multiplexer turns MAE into the input of the submultiplexer SAE not only transmit data bits, but also empty bits. At The identification signal can be replaced by these empty bits with the aid of the identification signal generator KG inserted. The transmission of the data bits is not hindered in any way.

Wenn über den Multiplexer MAE zum Eingang des Submultiplexers SAE ein Synchronisierwort übertragen wird, das im allgemeinen zur Zeitmultiplexrahmensynchronisierung des submultiplexers SAE dient, dann können mit Hilfe des Kennsignalgenerators KG an Stelle des Synchronisierwortes Bitkombinationen übertragen werden, welche die Phase des Taktsignals TQ signalisieren. Wenn das Synchronisierwort beispielsweise aus sechs Bits besteht, können insgesamt 32 verschiedene Worte gebildet werden, von denen ein Wort als Synchronisierwort und zwei weitere zur Signalisierung einer voreilenden bzw. nacheilenden Phase des Taktsignals TQ verwendet werden. Unter diesen Voraussetzungen erhält der Submultiplexer SAE an Stelle des Synchronisierwortes gelegentlich eine der beiden Bitkombinationen, die das Voreilen bzw. Nacheilen der Phase signalisieren. Wenn das Synchronisierwort nur relativ selten auf diese Weise geändert wird, dann wirkt sich dies nicht nachteilig auf die Zeitmultiplexrahmensynchronisierung des Submultiplexers SAE aus, weil immer damit gerechnet werden muß, daß das Synchronisierwort gestört sein kann, so daß einzelne gestörte Synchronisierworte sich nicht nachteilig auf die Zeitmultiplexrahmensynchronisierung auswirken dürfen. Es wäre auch grundsätzlich denkbar, daß die beiden zur Phasenregelung benutzten Bitkombinationen, die mit Hilfe des Decodierers DC erkannt werden, nicht an den Submultiplexer SAE weitergeleitet werden, sondern daß an Stelle dieser Bitkombinationen immer ein Synchronisierwort weitergeleitet wird, das, wie alle ande- ren Synchronisierworte, zur Zeitmultiplexrahmensynchronisierung herangezogen werden könnte. If via the multiplexer MAE to the input of the submultiplexer SAE a sync word is transmitted, which is generally used for time division multiplexed frame synchronization of the submultiplexer SAE is used, then with the help of the identification signal generator KG Bit combinations instead of the synchronization word be transmitted, which signal the phase of the clock signal TQ. For example, if the sync word consists of six bits, a total of 32 different words can be formed, of which one word as a synchronization word and two more for signaling one leading or lagging phase of the clock signal TQ are used. Under these The SAE submultiplexer receives requirements instead of the synchronization word occasionally one of the two bit combinations that lead or lag the Signal phase. If the sync word is relatively rare in this way is changed, this does not adversely affect the time division multiplexed frame synchronization of the submultiplexer SAE, because it must always be expected that the synchronization word can be disturbed, so that individual disturbed synchronization words are not detrimental may affect the time division multiplex frame synchronization. It would also be fundamental It is conceivable that the two bit combinations used for phase control, which are made with the help of of the decoder DC are recognized, not forwarded to the submultiplexer SAE but that instead of these bit combinations there is always a synchronization word is forwarded, which, like all other ren synchronization words, for time division multiplex frame synchronization could be used.

Bei vorliegendem Ausführungsbeispiel wurde angenommen, daß zwischen den Submultiplexern SBS bzw. SBE und den Multiplexern MBS bzw. MBE keine Ubertragungsstrecken dazwischengeschaltet sind, so daß diese Submultiplexer in der angegebenen Weise mit den Taktsignalen T2B bzw. TZa getaktet werden können, ohne daß ein größerer technischer Aufwand für die Taktleitungen erforderlich ist. Es wäre aber denkbar, daß die Submultiplexer SBS und SBE in ähnlicher Weise wie die Submultiplexer SAS und SAE über entsprechende Übertragungsstrecken mit den Multiplexern MBS und MBE verbunden sind. In the present embodiment it was assumed that between the submultiplexers SBS or SBE and the multiplexers MBS or MBE have no transmission links are interposed, so that these submultiplexers in the specified manner can be clocked with the clock signals T2B or TZa without a larger technical effort is required for the clock lines. But it would be conceivable that the submultiplexer SBS and SBE in a similar way as the submultiplexer SAS and SAE via corresponding transmission links with the multiplexers MBS and MBE are connected.

In diesem Fall ist es zweckmäßig, diese Submultiplexer SBS und SBE in ähnlicher Weise zu takten, wie dies an Hand der Submultiplexer SAS, SAE beschrieben wurde.In this case it is useful to use these submultiplexers SBS and SBE to be clocked in a similar way as described with reference to the submultiplexer SAS, SAE became.

Es wäre auch denkbar, daß zwischen den Teilnehmerteilen NAE, NAS, NBS, NBE und den entsprechenden Pufferspeichern PAE, PAS, PBS, PBE längere Übertragungsstrecken eingeschaltet sind. Auf diese Gegenstände wird jedoch nicht näher eingegangen, da sie außerhalb der vorliegenden Erfindung liegen. It would also be conceivable that between the subscriber parts NAE, NAS, NBS, NBE and the corresponding buffers PAE, PAS, PBS, PBE longer transmission links are switched on. However, these items will not be discussed in more detail, since they are outside the present invention.

Claims

Claims: 1. Circuit arrangement for the transmission of synchronous and asynchronously occurring data, of which the synchronously occurring data is below Using a plesiochronous synchronous data transmission system and this plesiochronous synchronous data transmission system is constituted by one first resp.

second data transmission system with two multiplexers each for sending and receiving the data, with a first and second autonomous clock, respectively Clock frequencies generally differ slightly from one another, marked by combining the following features: a) a submultiplexer on the transmitter side (SAS) and a receiving-side submultiplexer (SAE) of the first data transmission system (A) are each via a data transmission link (US, UE) with one input each two multiplexers (MAS, AME) connected and the receiving-side submultiplexer (SAE) is clocked with a clock signal (TZb) that corresponds to the clock signal (T2B) of the second autonomous clock with which the sending-side submultiplexer (SBS) of the second data transmission system (B) is clocked.

b) A controllable clock generator (Q) is provided, which is a changeable Clock signal (TQ) generated to operate the submultiplexer (SAS) on the transmission side.

c) With the help of the data transmission link (US) on the transmission side, the changeable clock signal (TQ) to the location of the transmit-side multiplexer (MAS) of the first Transfer data transmission system (A).

d) The changeable clock signal (TQ) is in the range of the transmitting end Multiplexer (MAS) fed to a comparator (VER), which sends a comparison signal (y) that indicates whether the phase of the changeable clock signal (TQ) differs from the Phase of the clock signal (T2A) with which the multiplexer (MAS) on the transmission side receives the from submultiplexer (SAS) on the sending side scans incoming data.

e) From the receiving-side multiplexer (MAE) of the first data transmission system (A) Data transmitted are transmitted via the data transmission link (UE) on the receiving end transmitted and using an identification signal generator (KG) is except the data transmit an identification signal, the discrepancies in the phase of the changeable clock signal (TQ) signals.

f) In the area of the receiving-side submultiplexer (SAE) is a A decoder (DC) is provided, which recognizes the information in the comparison signal (y) and emits a corresponding decoding signal (DS).

g) With the decoding signal (DS) the controllable clock generator (Q) controlled.

2. Circuit arrangement according to claim 1, characterized in that in addition to the data bits of the data, empty bits are also transmitted and that with the help of the identification signal generator (KG) the identification signal is inserted in place of the empty bits.

3. Circuit arrangement according to claim 1, characterized in that In addition to the data bits of the data, a synchro word is also transmitted that with the help of the identification signal generator (KG) transmit bit combinations instead of the synchronous word which signal the phase of the changeable clock signal (TQ) and that the Decoder (DQ) responds to the bit combinations and the corresponding decoding signal (DS) delivers.

The invention relates to a circuit arrangement for transmission of synchronously and asynchronously occurring data, of which the synchronously occurring Transferring data using a plesiochronous synchronous data transmission system and this plesiochronous synchronous data transmission system is formed from a first or second data transmission system, each with two multiplexers for sending and receiving the data, with a first and second autonomous clock, respectively Clock frequencies generally differ slightly from one another.

Using a known plesiochronously operated synchronous data transmission link synchronously occurring data can be transmitted. It is both on the sending side as well as an autonomous central clock generator on the receiving side, whose clock signal frequencies differ slightly from one another and only slightly deviate from a specified target value. In addition, there is a multiplexer on the transmit side operated with clock signals on the transmit side, which are generated with the help of the transmit-side central Clock are derived and synchronized with a receiving-side multiplexer operated. There are buffer memories at the outputs of the receiving multiplexer connected. The data are stored in the buffer memory at the rate of the send-side Clock signals fed in and forwarded in time with the clock signals on the receiving end. This mode of operation is called plesiochronous operation. Despite the marginally flawless data transmission is possible with different clock frequencies, if the via the individual inputs of the transmitting-side multiplexer within a given bit grid synchronously occurring data supplied with intermediate pauses with the assumption that the capacity of the buffer memory is sufficient are large to the speed differences of the data on the sending side and balance on the receiving side. When the capacity of the receiving-side buffer memory is not sufficient, then it is to be expected that the transmission-side bit grid is not matches the bit raster at the receiving end, so that occasionally a "bit slip" occurs.