DE2618532A1

DE2618532A1 - Periodic noise suppression circuit for telecommunication system - uses interrupt switch to break link when motor thyristors noise appears

Info

Publication number: DE2618532A1
Application number: DE19762618532
Authority: DE
Inventors: Walter Herrmann
Original assignee: NEUMANN ELEKTRONIK GmbH
Current assignee: NEUMANN ELEKTRONIK GmbH
Priority date: 1976-04-28
Filing date: 1976-04-28
Publication date: 1977-11-10
Also published as: DE2618532B2; DE2618532C3

Abstract

The periodic noise suppression circuit prevents the periodic noise generated by thyristors or triac etc. used to control motors from interfering with the quality of reception in a voice or data telecommunications system. This is achieved by using the noise to open a switch connected into the voice or data path. A first timer (containing a noise-spike integrator) is started by the noise spike and has a period less than that of the noise itself. At the end of this timer's period a second timer is started having a period equal to or larger than the duration of the noise. This second timer operates the interrupt switch.

Description

Anordnung zur Vermeidung periodisch Periodic arrangement to avoid

auftretender Störungen in Fernmeldeanlagen. occurring disturbances in telecommunication systems.

Bei Motoren mit Thyristor- oder Triacsteuerung, sowie bei Gleichrichtern und ähnlichen Anlagen, treten infolge der schnellen Ein- und Aus schal tvorgänge periodische Störspitzen auf, die bis in den Hochfrequenzbereich reichen. Wird eine Netzleitung, an die ein solcher Motor oder Gleichrichter odgl.For motors with thyristor or triac control, as well as for rectifiers and similar systems occur as a result of the rapid on and off switching processes periodic spikes that extend into the high frequency range. Will be a Power line to which such a motor or rectifier or the like.

angeschlossen ist, gleichzeitig zur Sprachübertragung oder zu tonfrequenzmodulierter Datenübertragung direkt oder über trägerfrequente Einrichtungen benutzt, oder liegt die Übertragungsleitung einer Netzleitung so nahe, daß eine induktive Beeinflussung auftritt, so treten starke Störungen auf, die eine verständliche Sprachübertragung oder eine einwandfreie Datenübertragung praktisch unmöglich machen. Eine ausreichende Entstörung der Motoren oder anderen Einrichtungen ist bei großen Leistungen sehr schwierig und kostspielig. Dabei ist zu berücksichtigen, daß zur Sprach- bzw. Datenübertragung aus Gründen der Einheitlichkeit ein Pegel von max. 0 Np nicht überschritten werden soll.is connected, at the same time as voice transmission or audio frequency modulated Data transmission used directly or via carrier-frequency facilities, or lies the transmission line is so close to a power line that there is an inductive effect occurs, then strong disturbances occur, which an intelligible speech transmission or make perfect data transmission practically impossible. A sufficient one Interference suppression of the motors or other devices is very important when the performance is high difficult and costly. It must be taken into account that for voice or data transmission For reasons of uniformity, a level of max. 0 Np must not be exceeded target.

Solche periodisch auftretenden Störungen in Fernmeldeanlagen, die beispielsweise bei Sprachübertragung als ein die Sprache übertönendes Knattern auftreten, können gemäß der Erfindung dadurch beseitigt werden, daß in die Übertragungsleitung ein Schaltglied eingeschaltet ist, das die Sprach- oder Datenübertragung periodisch während des Auftretens der Störspitzen unterbricht oder kurzschließt. Da die Störsßtzen im Verhältnis zu ihren Zeitabständen sehr kurz sind, muß die Sprach- oder Datenübertragung auch nur sehr kurzzeitig unterbrochen oder unterdrückt werden, so daß die Sprachverständlichkeit dadurch nicht leidet, oder zumindestens sehr viel weniger beeinträchtigt wird als beim Auftreten der durch die Störspitzen selbst verursachten Geräusche.Such periodic malfunctions in telecommunications systems that occur, for example, during speech transmission as a crackling noise that drowns out the speech, can according to the invention can be eliminated by the fact that in the Transmission line a switching element is switched on, the voice or data transmission interrupts or short-circuits periodically during the occurrence of the glitches. Since the disturbances are very short in relation to their time intervals, the language or data transmission is interrupted or suppressed even very briefly, so that speech intelligibility does not suffer as a result, or at least a great deal is less affected than when the interference spikes themselves occur caused noises.

Um die Sprach- oder Datenübertragung periodisch während des Auftretens der Störspitzen zu unterbrechen oder kuzzuschließen, kann in der Anordnung ein erster Zeitschalter vorgesehen sein, der durch die Störspitzen gestartet wird und dessen Ablaufzeit kürzer ist als die Periode der Störungen und ein zweiter Zeitschalter, der am Ende der Ablaufzeit des ersten Zeitschalters gestartet wird und dessen Ablaufzeit gleich oder etwas länger als die Dauer der Störspannung ist und der das in die Übertragungsleitung eingeschaltete Schaltglied betätigt.To the voice or data transmission periodically during the occurrence To interrupt or short-circuit the interference peaks can be a first in the arrangement Time switch can be provided, which is started by the glitch and its The expiry time is shorter than the period of the disturbances and a second time switch, which is started at the end of the expiration time of the first timer and its expiration time is equal to or slightly longer than the duration of the interference voltage and the that in the transmission line switched-on switching element actuated.

Handelt es sich um Störungen, die stets mit gleicher Periode auftreten, so kann der erste Zeitschalter auf diese Periode eingestellt sein. Handelt es sich aber um Störungen, deren Periode sich ändert, beispielsweise bei Störung durch Motoren abhängig von der Drehzahl des Motors, so muß die Ablaufzeit des ersten Schalters jeweils der Periode der Störspannung angepaßt werden. Zu diesem Zweck kann der erste Zeitschalter ein Integrationsglied enthalten, das durch Integration der Störspitzen die Länge der Periode der Störungen ermittelt und die Ablaufzeit des ersten Zeitschalters steuert. Damit die Integration unabhängig von der unter Umständen wechselnden Höhe der Störspitzen ist, ist dem Integrationsglied zweckmäßig ein Stabilisator vorgeschgatet, der die Impulshöhe der Störspitzen stabilisiert. Um die Ablauf-zeit des ersten Zeitschalters der Periode der Störspitzen entsprechend einzustellen kann die Ablaufzeit dieses Zeitschalters bestimmt sein durch ein R-C-Glied, wobei dem Widerstand R ein Transistor als veränderlicher Widerstand parallel geschaltet ist, der durch den bei der Integration der Störspitzen erhaltenen Wert beeinflußt wird.If it is a problem that always occurs with the same period, so the first time switch can be set to this period. Is it but about disturbances whose period changes, for example in the case of disturbances from motors depending on the speed of the motor, the expiry time of the first switch be adapted to the period of the interference voltage. To this end, the first Timers contain an integration element, which by integrating the glitches the length of the period of the disturbances is determined and the expiry time of the first timer controls. This means that the integration is independent of the height that may change under certain circumstances the integration link is expediently preceded by a stabilizer, which stabilizes the pulse height of the glitch. About the expiry time of the first timer to be set according to the period of the glitches can expire time this time switch can be determined by an R-C element, the resistor R a Transistor is connected in parallel as a variable resistor, which is through the when integrating the glitches is influenced.

Ein Ausführungsbeispiel des Gegenstand der Erfindung ist in den Figuren dargestellt.An embodiment of the subject matter of the invention is shown in the figures shown.

Fig. 1 zeigt ein Schaltschema einer Anordnung gemäß der Erfindung.Fig. 1 shows a circuit diagram of an arrangement according to the invention.

Fig. 2 bis 8 zeigen schaubildlich den zeitlichen Verlauf der Störspannungen und der Spannungen an den verschiedenen Stellen der Anordnung.FIGS. 2 to 8 graphically show the time profile of the interference voltages and the stresses at the various points in the arrangement.

Die Fig. 9 bis 11 zeigen verschiedene Möglichkeiten, die Informationsübertragung während der Störspitzen kurzzuschließen oder zu unterbrechen.FIGS. 9 to 11 show different ways of transmitting information short-circuit or interrupt during the glitches.

Fig. 12 zeigt ein Ausführungsbeispiel eines Zeitschalters, mit von der Periode der Störungen abhängige laufzeit.Fig. 12 shows an embodiment of a timer, with from The duration of the faults depends on the period of the faults.

Bei der Anordnung nach Fig. 1 kommt am Eingang E die der Sprach- oder Datenübertragung dienende Frequenz F überlagert durch die Störspitzen Sp an, wie in Fig. 2 schaubildlich dargestellt. Diese Frequenz F wird über einen Widerstand R1 zu einem Lautsprecher oder irgendeinem anderen Wiedergabegerät in üblicher Weise weitergeleitet, wobei Verstärker oder andere Einrichtungen zwischengeschaltet sein können. Mit der Frequenz F würde aber auch die Störspannung Sp an den Lautsprecher weitergeleitet und dort die Störgeräusche verursachen.In the arrangement according to FIG. 1, the speech or comes at the input E Data transmission serving frequency F superimposed by the glitches Sp on, such as shown diagrammatically in FIG. This frequency F is via a resistor R1 to a loudspeaker or any other playback device in the usual way forwarded, with amplifiers or other devices being interposed can. With the frequency F, however, the interference voltage Sp would also be applied to the loudspeaker forwarded and cause the noise there.

Die Eingangsspannung läuft gleichzeitig über einen Kondensator C1, einen Verstärker V1 und eine Diode D1 zu dem ersten Zeitschalter TI. Dieser Zeitschalter T1 wird durch die in Fig. 3 dargestellte Vorderflanke der Störspitzen gestartet und liefert an seinem Ausgang die in Fig. 4 dargestellte Spannung mit der Dauer tl. Durch die in Fig. 5 dargestellte Rückflanke dieser Spannung wird der Zeitschalter T2 gestartet, der die in Fig. 6 dargestellte Spannung~mit der Dauer t3 liefert. Diese in Fig. 6 dargestellte Spannung gelangt über den Widerstand R3 zur Diode D2, die dadurch leitend gesteuert wird, so daß der Eingang des Lautsprechers L über den einstellbaren Widerstand R4, der die Teufe der Austastung bestimmt, kurzgeschlossen wird. An den Lautsprecher gelangt damit die in Fig. 7 dargestellte Spannung, aus der die in Fig. 8 dargestellten Störspitzen ausgiastet sind.The input voltage runs simultaneously through a capacitor C1, an amplifier V1 and a diode D1 to the first timer TI. This timer T1 is started by the leading edge of the glitches shown in FIG. 3 and supplies at its output the voltage shown in FIG. 4 with the duration tl. The time switch is activated by the trailing edge of this voltage shown in FIG T2 started, which supplies the voltage ~ shown in FIG. 6 with the duration t3. This in The voltage shown in FIG. 6 passes through the resistor R3 to diode D2, which is thereby controlled to be conductive, so that the input of the loudspeaker L short-circuited via the adjustable resistor R4, which determines the depth of the blanking will. The voltage shown in FIG. 7 thus reaches the loudspeaker which the interference peaks shown in FIG. 8 are exhausted.

Fig. 9 zeigt ein Ausführungsbeispiel wie bei einer zweiadrigen Leitung die beiden Adern, durch die in Fig. 6 dargestellte Spannung, kurzgeschlossen werden. Die Adern a und b sind durch einen Vierdiodengleichrichter überbrückt, der, solange an den Dioden keine Spannung anliegt, sperrt. Liegt aber bei A die Austastspannung nach Fig. 6 an, so werden jeweils während eines Austastimpulses die vier Dioden durchlässig und dadurch die Adern a und b kurzgeschlossen und geerdet. Die einstellbaren Widerstände R4 bestimmen wieder die Tiefe der Austastung.9 shows an embodiment as in the case of a two-wire line the two wires are short-circuited by the voltage shown in FIG. The wires a and b are bridged by a four-diode rectifier that, as long as there is no voltage at the diodes, blocks. But if A is the blanking voltage according to Fig. 6, the four diodes are in each case during a blanking pulse permeable and thus wires a and b short-circuited and grounded. The adjustable Resistors R4 again determine the depth of the blanking.

Fig. 10 zeigt eine Schaltung zur Unterbrechung der Informationsübertragung. Zwischen den beiden Transformatoren Trl und Tr2 befinden sich die beiden Dioden D4. Über die Mittelanzapfungen der Transformatorenspulen und Dioden fließt ein Gleichstrom, da in die Leitung der Mittelanzapfung des Transformators Tr2 ein Spannungsteiler R5 eingeschaltet ist, so U daß an der Mittelanzapfung die Gleichspannung 2 anliegt.Fig. 10 shows a circuit for interrupting the transmission of information. The two diodes are located between the two transformers Trl and Tr2 D4. A direct current flows through the center taps of the transformer coils and diodes, there is a voltage divider in the line of the center tap of the transformer Tr2 R5 is switched on, so U that the DC voltage 2 is applied to the center tap.

Die Austastspannung nach Fig. 6 wird bei A zugeführt. Sobald durch die Austastspannung der Transistor Trl leitend gesteuert ist, sinkt die Spannung an der Mittelanzapfung des Trans-U formators Trl unter 2 ab, die Dioden D4 sperren, so daß nur die in Fig. 7 dargestellte ausgetastete Spannung durchgelassen wird. Zur Einstellung der Tiefe der Austastung dienen wieder die Widerstände R4.The blanking voltage of FIG. 6 is applied at A. Once through the blanking voltage of the transistor Trl is controlled to be conductive, the voltage drops at the center tap of the transformer Trl under 2, block the diodes D4, so that only the blanked voltage shown in Fig. 7 is passed. Resistors R4 are again used to set the depth of the blanking.

Bei der Ausführungsform nach Fig. 11 sind wieder zwei Transformatoren Tr3 und Tr4 mit Mittelanzapfung vorgesehen. Zwischen die Transformatoren sind vier Dioden D5 geschaltet, die durch die bei U zugeführte positive Spannung leitend geschaltet sind.In the embodiment according to FIG. 11 there are again two transformers Tr3 and Tr4 provided with center tap. Between the transformers are four Diodes D5 switched through the positive voltage applied to U are switched on.

Bei A wird wieder die Spannung nach Fig. 6 zugeführt. Während der Impulse, sperrt der Transistor Tr2 den Strom über die Dioden D5, so daß wieder die Störungen ausgetastet werden und nur die in Fig. 7 dargestellte Spannung übertragen wird. Die Anordnung hat den Vorteil, daß die Dioden D5 im stromlosen Zustand selbstsperrend sind. Durch die veränderlichen Widerstände R4 kann auch hier die Austasttiefe verändert werden.At A, the voltage according to FIG. 6 is supplied again. During the Pulses, the transistor Tr2 blocks the current through the diodes D5, so that again the Interferences are blanked and only the voltage shown in FIG. 7 is transmitted will. The arrangement has the advantage that the diodes D5 are self-locking in the de-energized state are. The blanking depth can also be changed here due to the variable resistors R4 will.

Fig. 12 zeigt ein Ausführungsbeispiel des Schalters Tl in Fig. 1. Für den Fall, daß die Periode t der Störspitzen nicht konstant ist, sondern sich ändert, so daß auch die Ablaufzeit, d.h. die Zeit tl in Fig. 4, entsprechend veränderbar sein soll.FIG. 12 shows an exemplary embodiment of the switch T1 in FIG. 1. In the event that the period t of the glitch is not constant, but rather itself changes, so that the expiry time, i.e. the time tl in Fig. 4, can also be changed accordingly should be.

Die am Eingang El ankommende Störspannung gelangt über den Kondensator C3 an die als Stabilisator dienende Zenerdiode Z.The interference voltage arriving at the input El reaches the capacitor C3 to the Zener diode Z serving as a stabilizer.

Diese auf eine bestimmte Höhe stabilisierte Störspannung wird durch den Kondensator C3 und Widerstand R6 zu einer Gleichspannung integriert und diese Gleichspannung steuert den Transistor Tr3.This interference voltage, which is stabilized at a certain level, is caused by the capacitor C3 and resistor R6 are integrated into a DC voltage and this DC voltage controls the transistor Tr3.

Die beiden NAND-Gatter I und II sind als monostabiler Multivibrator geschaltet. Im Ruhezustand sperrt Gatter I, da an seinem Eingang 1 und 2 positives Potential anliegt, Gatter II ist durchlässig, da an seinen Eingängen 4 und 5 kein positives Potential anliegt. Wird der Transistor Tr4 durch einen Störimpuls leitend gesteuert, so entlädt sich der Kondensator C4 und der Eingang 1 des Gatters I kommt kurzzeitig auf niedriges Potential, wobei die Zeit t2 bestimmt ist durch den Kondensator C4 und den Widerstand R7. Über das Gatter I lädt sich der Kondensator C5 auf, dabei erhalten die Eingänge 4, 5 des Gatters II ebenfalls hohes Potential, Gatter II sperrt. Der Ausgang 6 des Gatters II erhält niedriges Potential und damit auch der Eingang 2 des Gatters I. Ist C5 aufgeladen, so liegen die Eingänge 4, 5 des Gatters II wieder am niedrigen Potential damit wird der Ausgang 6 positiv und ebenso der Eingang 2 des Gatters I, womit der Ausgangszustand wieder hergestellt ist. Bei diesem Vorgang ist die Impulsdauer tl allein bestimmt durch den Kondensator C5 und den Widerstand R8.The two NAND gates I and II are designed as a monostable multivibrator switched. In the idle state, gate I blocks because its inputs 1 and 2 are positive Potential is present, gate II is permeable, as there is no at its inputs 4 and 5 positive potential is present. The transistor Tr4 becomes conductive due to an interference pulse controlled, the capacitor C4 discharges and the input 1 of the gate I comes briefly to low potential, the time t2 being determined by the capacitor C4 and resistor R7. The capacitor C5 is charged via the gate I, thereby the inputs 4, 5 of gate II also receive high potential, gate II blocks. The output 6 of the gate II receives a low potential and thus also the input 2 of gate I. If C5 is charged, the inputs 4, 5 of gate II are again at the low potential, output 6 becomes positive and so does input 2 of gate I, with which the initial state is restored is. During this process, the pulse duration tl is determined solely by the capacitor C5 and resistor R8.

Parallel zu dem Widerstand R8 ist der Transistor Tr3 als veränderlicher Widerstand geschaltet. Die Zeit tl wird bestimmt durch den Kondensator C5 und den Widerstand, der sich ergibt aus dem Widerstand R8 und der Leitfähigkeit des zu R8 parallel geschalteten Transistors Tr3. Die Dauer des bei A2 abgehenden Ausgangs3-gnals ist damit von dem Integral der stabilisierten Störspannung abhängig, d.h. bei zunehmender Dauer der Periode t der Störimpulse nimmt auch die Ablaufzeit tl des Zeitschalters Tl entsprechend zu.In parallel with the resistor R8, the transistor Tr3 is more variable Resistance switched. The time tl is determined by the capacitor C5 and the Resistance that results from the resistance R8 and the conductivity of the to R8 parallel connected transistor Tr3. The duration of the outgoing 3 signal at A2 is therefore dependent on the integral of the stabilized interference voltage, i.e. with increasing The duration of the period t of the interference pulses also takes the expiry time tl of the timer Tl accordingly to.

PatentansprücheClaims

Claims

Claims 1.) Arrangement to avoid periodically occurring Disturbances in telecommunications systems, characterized in that in the transmission line a switching element is switched on, which periodically transmits speech or data interrupts or short-circuits during the occurrence of the interference peaks.

2. Arrangement according to claim 1, characterized in that a first Timer (T1) is provided, which is started by the glitch and its Expiry time (tl) is shorter than the period (t) of the disturbances, and a second time switch is provided, which is started at the end of the expiry time of the first timer and its expiry time (t3) equal to or slightly longer than the duration of the interference voltage and which actuates the switching element connected to the transmission line.

3. Arrangement according to claim 1 or 2, characterized in that the first time switch contains an integration element, which by integrating the glitches the length of the period of the disturbances is determined and the expiry time of the first timer controls.

4. Arrangement according to claim 3, characterized in that the integration member a stabilizer is connected upstream, which stabilizes the pulse height of the interference peaks.

5. Arrangement according to claim 3 or 4, characterized in that the The expiry time of the first timer is determined by an R-Ct element (R8, C5) and a transistor (Tr3) as a variable resistor in parallel with the resistor (R8) is switched, the value obtained by integrating the glitch being affected.