DE2612324A1

DE2612324A1 - Synchronisation signals deriving circuit for PCM receivers - has shift register as pseudorandom generator responsive to pulse frame recognition word

Info

Publication number: DE2612324A1
Application number: DE19762612324
Authority: DE
Inventors: Max Dipl Ing Schlichte
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-03-23
Filing date: 1976-03-23
Publication date: 1977-10-06

Abstract

The PcM recognition word is received into a shift register (SCH 1) and compared with a preset word by a comparator (V). A pseudorandom generator in the form of shift register (SCH 2) is switched into its start position, if the two words are equal. A pulse is transmitted from comparator through gates which form part of a switching device (VK) and fed back to the pseudo-random generator to control it. The synchronisation signal, is used to prevent the pseudo-random generator from returning to its resting, or non-counting position.

Description

Schaltungsanordnung zur Ableitung von SynchronisiersignalenCircuit arrangement for deriving synchronization signals

in PCM-Empfangseinrichtungen aus dem Empfang von Pulsrahmen kennungsworten.in PCM receiving devices from the reception of pulse frames identifier words.

Die Erfindung betrifft eine Schaltungsanordnung zur Ableitung von Synchronisiersignalen in PCM-Empfangseinrichtungen aus dem Empfang von in jedem m-ten Pulsrahmen periodisch auftretenden Pulsrahmenkennungsworten Eine derartige Schaltungsanordnung muß der Forderung genügen können, daß e,n Synchronisiersignal erst dann erzeugt wird, wenn eine das Pulsrahmenkennungswort kennzeichnende Bitkombination in vorgegebenen Pulsrahmenabständen mehrmals empfangen worden ist, und daß die Lieferung der Synchronisiersignale danach auch bei fehlendem Empfang von Pulsrahmenkernungsworten mi.t der Periode der erwänten Pulsrahmenabstände so lange aufrechterhalten wird, bis der Empfang von Pulsrahmenkennungsworten in vorgegebener Anzahl ausgeblieben ist Gemäß einer konkreten Empfehlung soll ein Synchronisiersignal erstmalig dann abgegeben werden, wenn nach erstmaligem Empfang des -Rahmenkennungswortes, um einen Pulsrahmen beabstandet, eine hiervon abweichende Bitkombination empfangen wird und wenn in dem entsprechenden Zeitfach des daraufhin folgenden Pulsrahmens das Pulsrahmenkennungswort zum zweiten Mal empfangen wird. Die Weiterliefung von Synchronisierungsignalen soll dann solange im Abstand von jeweils zwei Puisrahmen aufrechthalten werden bis der Empfang von Pulsrahmenkennungsworten dreimal unterblieben ist Im Zusammenhang mit der Synchronisierung des Empfangsverteilers eines Zeitmultiplex-Übertragungssystems (Zeitschrifft "Elektrischesa Nachrichtenwessen", tand 38, Nr. 1, 1963, Seiten 38 bis 55, insbesondere Seiten 41, 42; DT-AS 1 195 373) ist es bereits bekannt, aufgrund des Empfangs einer Pulsrahmenkennung einen Zähler fortlaufend weiterzuzählen, der bei in einer Erwartungszeit ausbleibenden Pulsrahmenkennungen jeweils um eine oder mehrere Zähleinheiten zurückgestellt wird. Dabei wird erst das Erreichen der Zänlerendstellung dieses Zählers für die Herbeiführung der Betriebsbereitschaft des Empfängers ausgewertet. Die Verwendung eines Zählers und die zu dessen Steuerung vorzusehende Steuerschaltungsanordnung stellt dabei einen nicht unerheblichen schaltungstechnischen Aufwand dar.The invention relates to a circuit arrangement for deriving from Synchronization signals in PCM receiving devices from the reception of in each m-th pulse frame periodically occurring pulse frame identifier words One such Circuit arrangement must be able to meet the requirement that e, n synchronization signal is only generated when a bit combination characterizing the pulse frame code word has been received several times in predetermined pulse frame intervals, and that the delivery of the synchronization signals even if there is no reception of pulse frame kernel words mi.t the period of the mentioned pulse frame intervals is maintained as long as until the reception of the specified number of pulse frame ID words has not occurred According to a specific recommendation, a synchronization signal should then be used for the first time are issued if, after the initial reception of the -frame identification word, to a Pulse frame spaced apart, a different bit combination is received and if the pulse frame identifier word is in the corresponding time slot of the subsequent pulse frame is received for the second time. The forwarding of synchronization signals should then be held upright at a distance of two Puisrahmen until the No Pulse Frame ID Words received three times In connection with the synchronization of the reception distributor of a time division multiplex transmission system (Zeitschrift "Elektrischesa Nachrichtenwessen", tand 38, No. 1, 1963, pages 38 to 55, in particular pages 41, 42; DT-AS 1 195 373) it is already known because of the receipt of a pulse frame identifier to continuously count a counter that in the case of missing pulse frame identifications in an expected time by one or several counting units are reset. It is only when the counter end position is reached this counter is evaluated to make the receiver ready for operation. The use of a counter and the control circuitry to be provided to control it represents a not inconsiderable circuit complexity.

Es ist auch schon vorgeschlagen worden, (DT-Patentanmeldung P 25 43 389.0) bei der Synchronisierung des Empfangszählers einer PCM-Espfangseinrichtung diesen Empfangszähler selbst zur Festlegung des Pulsrahmenabstandes heranzuziehen, nach dem der Empfang eines Pulsrahmenkennungswortes als das Vorliegen des Synchronzustandes gewertet werden kann. Die mehrere Pulsrahmen umfassende Wartzeitspanne, nach der bei fehlendem Empfang des Pulsrahmenkennungswortes ein neuer Suchvorgang eingeleitet wird, bestimmt bei dieser vorgeschlagenen Lösung eine monostabile Kippschaltung, die entsprechend lange in ihrer labilen Lage verbleibt.It has also been proposed (DT patent application P 25 43 389.0) when synchronizing the receive counter of a PCM receiving device to use this reception counter itself to determine the pulse frame spacing, after the receipt of a pulse frame code word as the presence of the synchronous state can be rated. The waiting period comprising several pulse frames after which if the pulse frame code word is not received, a new search process is initiated is determined in this proposed solution a monostable multivibrator, which remains in its unstable position for a correspondingly long time.

Aufgrund der erwähnten Ausnutzung des Empfangs zählers selbst für die Festlegung des Abstandes, nach dem Rahmenkennungsworte auftreten müssen, damit der Synchronzustand hergestellt werden kann, ist eine Schaltungsanordnung der vorgeschlagenen Art von Steuerungsteilen der PCM-Empfangseinrichvung nicht unabhängig. Wegen der Herausführungen, die von einer derartigen Einrichtung zu dem Empfangszähler vorhanden sein müssen, und wegen der Verwendung einer monostabilen Kippstufe ist eine solche Schaltungsanordnung auch für eine Ausführung in integrierter Technik nicht geeignet.Due to the mentioned utilization of the reception counter itself for the definition of the interval after which the frame code words must appear so that the synchronous state can be established is a circuit arrangement of the proposed Kind of control parts of the PCM receiving device not independent. Because of the Leads that exist from such a device to the reception counter must be, and because of the use of a monostable multivibrator is such Circuit arrangement also not suitable for an implementation in integrated technology.

Aufgabe der vorliegenden Erfindung ist es daher, für eine Schaltungsanordnung der eingangs angegebenen Art eine wenig aufwendige Konzeption anzugeben, aufgrund deren sie in günstiger Weise als autarke Einheit in integrieter Schaltkreistechnik ausgeführt werden kann. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Pseudozufallsgenerattr in Form eines rückgekoppelten, durch den Bittakt weitergeschalteten Schieberegisters mit der m-fachen Pulsrahmenlänge zumindest angenähert gleicher Erzeugungsperiode vorgesehen ist, der bei Auftreten eines aus dem Empfang einer dem Pulsrahmenkennungswort gleichenden Bitkombination gewonnenen Erkennungssignals während seiner Ruhestellung in seine Startstellung gebracht und von da aus weitergeschaltet und bei der ersten darauffolgenden Koinzidenz des Erkennungssignals mit einem das Erreichen der auf den Start folgenden halben Periodendauer anzeigenden Zwischensignal in seine Ruhestellung zurückgesetzt wird, und dessen aus dem Wiederrelchen der Startstellung abgeleitetes und um die Zeit differenz zwischen Erzeugerperiode und m-facher Prüfr£.hmenlänge verzögertes Periodensignal bei gleichzeitigem auftreten mit dem Erkennungssignal ein Einstelsignal erzeugt, das ihn gegebenenfalls in die Startstellung zurückstellt, und daß ferner ein vom verzögerten Periodensignal weitergeschaltetes Uberbrückungsschieberegister vorgesehen ist, bei dem wenigstens die erste Stufe von dem Einstellsignal gesetzt wird, und dessen von der Ausgangs stufe abgegebenes Signal einerseits als Synchronislersignal dient, andererseits als Sperwsignal ein Rückstellen des Pseudozufallsgenerators in die Ruhestellung durch das verzögerte Periodensignal verhindert.The object of the present invention is therefore for a circuit arrangement of the type indicated at the beginning to indicate a less complex concept, due to of which they are inexpensive as a self-sufficient unit in integrated circuit technology can be executed. According to the invention, this object is achieved by that a pseudo-random generator in the form of a feedback that is switched on by the bit clock Shift registers with m times the pulse frame length are at least approximately the same Generation period is provided, which occurs when a from the receipt of a the bit combination obtained from the pulse frame code word brought into its starting position during its rest position and switched from there and at the first subsequent coincidence of the detection signal with a das The intermediate signal indicating half the period duration following the start is reached is reset to its rest position, and its from releasing the starting position derived and around the time difference between the generation period and m times the test frame length delayed period signal when occurring at the same time as the detection signal an adjustment signal is generated which, if necessary, resets it to the start position, and that furthermore a bridging shift register which is switched on by the delayed period signal is provided in which at least the first stage is set by the setting signal is, and its output from the output stage signal on the one hand as a synchronizer signal serves, on the other hand, a resetting of the pseudo-random generator as a disabling signal in the rest position prevented by the delayed period signal.

Die Bestandteile der erfindungsgemäßen Schaltungsanordnung, insbesondere der Pseudozufallsgenerator und das Überbrückungsschieberegister sind leicht integrierbar. An Herausführungen, über die mit anderen Teilen der PCM-Empfangseinrichtung eine Verbindung hergestellt werden muß, sind im wesentlichen nur ein Eingang für die PCM-Informationen sowie ein Ausgang für die Snchronisiersignale erforderlich.The components of the circuit arrangement according to the invention, in particular the pseudo-random generator and the bridging shift register can easily be integrated. At leads through which a Connection needs to be established are essentially just an input for the PCM information and an output for the synchronizing signals are required.

Durch Wahl der Stufenzahl des Uberbrückungsschieberegisters und der Anzahl seiner Stufen, die durch das Einstellsignal gesetzt werden, können die Zeit vom Beginn der Suche nach einem Synchronlsiersignal bis zu dessen erstmaliger Lieferung sowie die Wartezeit, nach der wegen mehrmaligem Ausbleiben des Pulsrahmenkennungswortes zu der erwarteten Zeit ein neuer Suchvorgang eingeleitet wird, in einfacher Art und Weise festgelegt werden.By choosing the number of stages of the bypass shift register and the The number of its steps, which are set by the setting signal, can be the time from the beginning of the search for a synchronizing signal to its first delivery as well as the waiting time, after the due to repeated missing of the pulse frame ID word a new search process is initiated at the expected time, in a simple manner and way to be set.

Gemäß weiterer Ausgestaltung der Erfindung kann das Synchronisiersignal auch als Sperrsignal verwendet werden, das ein Rückstellen des Pseudoæufallsgenerators in die Ruhestellung durch das Zwischensignal verhindert. Es wird dann also, nachdem ein Synchronisiersignal erstmalig erzeugt worden ist, der Empfang von Pulsrahmenkennungsworten in einem kleineren Pulsrahmenabstand als dem vorgesehenen nicht zu einem neuen Suchvorgang führen.According to a further embodiment of the invention, the synchronization signal can also be used as a blocking signal, which resets the pseudoæufallsgenerators in the rest position prevented by the intermediate signal. So it will be after a synchronization signal has been generated for the first time, the receipt of pulse frame identifier words in a smaller pulse frame spacing than the planned one does not start a new search process to lead.

Nachstehend wird die erfindungsgemäße Schaltungsanordnung anhand von zwei Figuren näher erläutert.The circuit arrangement according to the invention is described below with reference to FIG two figures explained in more detail.

Die Figur 1 zeigt ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung.FIG. 1 shows a block diagram of the circuit arrangement according to the invention.

Die Figur 2 zeigt Einzelheiten der in der Schaltungsanordnung gemäß Figur 1 enthaltenen Verknüpfungsschaltung.FIG. 2 shows details of the circuit arrangement according to FIG Figure 1 contained logic circuit.

Bei dem in den Figuren 1 und 2 dargestellten Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung ist von den oben angegebenen Forderungen ausgegangen, daß das Pulsrahmenkennungswort in jedem zweiten Pulsrahmen auftritt, und daß erst ein dreimaliges Ausbleiben des Pulsrahmeniennungswortes zur erwarteten Zeit als Verlust der Synchronisation gewertet wird.In the embodiment shown in Figures 1 and 2 of The circuit arrangement according to the invention is based on the requirements specified above, that the pulse frame code word occurs in every other pulse frame, and that only a three-time absence of the pulse frame reference word at the expected time as Loss of synchronization is counted.

Zur Erzeugung des Erkennungssignals, also eines Signals, das auf grund des Empfangs einer dem Pulsrahmenkennungswort gleichenden Bitkombination entsteht, enthält die Schaltungsanordnung gemäß Figur 1 ein Schieberegister Sch1, in das die PCM-Informationen in Serie einlaufen, und dessen einzelne Stufenausgänge entsprechend der Bitkombination des Pulsrahmenkennungswortes jeweils an einen gesonderten Normal eingang baw, Sperreingang eines Mehrfachkoinzidenzgliedes V angeschlossen sind. Das von diesem Mehr- fachkoinzidenzglied abgegebene Erkennungssignal wird der Verknüpfungsschaltung VK zugeführt.To generate the detection signal, that is, a signal that is based on the reception of a bit combination that is identical to the pulse frame code word occurs, contains the circuit arrangement according to Figure 1, a shift register Sch1 into which the PCM information arrives in series, and its individual stage outputs accordingly the bit combination of the pulse frame code word in each case to a separate standard input baw, blocking input of a multiple coincidence element V are connected. That of this majority subject coincidence element output detection signal is fed to the logic circuit VK.

Wesentlicher Bestandteil der dargestellten erfindungsge:näßen Schaltungsanordnung ist ein Pseudozufallsgenerator PZG in Form eines Schieberegisters Sch2, das hier neun Stufen aufweist, wobei das von der sechsten Stufe und das von der neunten Stufe abgegebene Ausgangssignal über ein Exklusiv-Oder-Glied EO miteinander verknüpft und in dieser Form auf die erste Schieberegisterstufe rückgekoppelt werden. Das Weiterschalten des Schiebergisters Sch2 des Pseudozufallsgenerators PZG erfolgt mit dem Bittakt T, der in nichtdargestellter Weise aus dem Streckentakt auf der auch an das Schieberegister Schl angeschlossenen PCN-Leitung gewonnen wird. Solange der Pseudozufallsgenerator seine Nullstellung einnimmt, also in Jeder seiner Stufen der Binärwert Null steht, bewirkt das Weiterschalten durch den Streckentakt keine Anderung der an den Schieberegisterstufenausgängen abnehmbaren Folge von 0-Binärwerten. Wenn jedoch beispielsweise in sämtliche Stufen des Schieberegisters Sch2 der Binärwert 1 eingeschrieben wird, dann liefert der Pseudozufallsgenerator beim Weiterschalten mit dem Bittakt an den Stufenausgängen des Schieberegister Sch2 Bitkombinationen mit einer Periode von 29-1=511. Die in der erwähnten Startstellung bzw.An essential part of the illustrated erfindungsge: wet circuit arrangement is a pseudo random generator PZG in the form of a shift register Sch2, here has nine stages, that of the sixth stage and that of the ninth stage output signals are linked to one another via an exclusive-OR element EO and are fed back in this form to the first shift register stage. That The shift register Sch2 of the pseudo-random generator PZG is switched on with the bit clock T, which is not shown from the line clock on the PCN line connected to the shift register Schl is also obtained. So long the pseudo-random generator takes its zero position, i.e. in each of its stages the binary value is zero, switching through the system cycle does not cause any Change in the sequence of 0 binary values that can be taken off at the shift register stage outputs. However, if, for example, the binary value in all stages of the shift register Sch2 1 is written in, then the pseudo-random generator delivers when switching on bit combinations with the bit clock at the step outputs of the shift register Sch2 with a period of 29-1 = 511. Those in the mentioned starting position resp.

nach 511 Schritten wiederholt abgegebene Bitkombination führt durch Verknüpfung durch ein Koinzidenzglied K511 zu einem Signal, das nachstehend Signal 511 bezeichnet wird, und das über ein Verzögerungsglied # das um eine Bitzeitspanne verzögert, der Verknüpfungsschaltung VK zugeführt wird. Die Folge von 0-Binarwerten in der erwähnten Null-Stellung führt durch Verknüpfung mit Hilfe des Koinzidenzgliedes KO zu einem Signal 0, das ebenfalls der Verknüpfungsschaltung V zugeführt wird. Dasselbe gilt für eine Bitkombination, die einen halben Erzeugungszyklus nach der Startstellung, nämlich nach 256 Schritten auftritt, sie wird durch das Koinzidenglied K2v6 zum Signal 256 verknüpft, das ebenfalls eine Eingangsgröße der Verknüpfungsschaltung VK ist. Weiterer Bestandteil der erfindungsgemäßen Schaltungsanordnung ist ein Schieberegister Sch3, ein sogenanntes Uberbrücingsschieberegister, das hier drei Stufen aufweist, die von einem durch die Verknüpfungsschaltung VK abgegebenen Einstellsignal E jeweils gleichzeitig eingestellt werden. An der letzten Registerstufe desselben ist das Synchronisiersignal Sy nehmbar, das nicht dargestellten Einleiten der PCM-Empfangseinrichtung, der die erflndungsgemäße Schaltungsanordnung zugeordnet ist, zugeführt wird. Das Synchronislersigrial Sy dient außerdem als weitere Eingangsgröße für die Verknüpfungsschaltung VK.bit combination repeatedly output after 511 steps carries out Combination by a coincidence element K511 to form a signal, the signal below 511 is designated, and that via a delay element # by a bit time span delayed, the logic circuit VK is supplied. The sequence of 0 binary values in the above-mentioned zero position results from linking with the help of the coincidence element KO to a signal 0, which is also fed to the logic circuit V. The same applies to a bit combination that is half a generation cycle after the Starting position, namely after 256 steps, it is determined by the coincidence element K2v6 linked to the signal 256, which is also an input variable of the logic circuit VK is. Another component of the circuit arrangement according to the invention is a shift register Sch3, a so-called bridging shift register, the one here has three stages, which are output by one output by the logic circuit VK Setting signal E can be set at the same time. At the last register level of the same, the synchronization signal Sy can be taken, the initiation (not shown) the PCM receiving device to which the circuit arrangement according to the invention is assigned is supplied. The Synchronislersigrial Sy also serves as a further input variable for the logic circuit VK.

Wie die Figur 2 zeigt, werden in der Verknüpfsschaltung VK das Erkennungssignal, das den Empfang einer dem Pulsrahmenkennungswort gleichenden Bitkombination anzeigt, mit dem Signal 511, das die Startstellung bzw. die Stellung 511 des Pseudozufallsgenerators anzeigt, durch das Koinzi.denzglied K1 verknüpft. Das Verknüpfungsergebnis ist das erwähnte Einstellsignal E, das zum Einstellen der Stufen des Uberbrückungsschieberegisters Sch3 herangezogen wird.As FIG. 2 shows, the detection signal, which indicates the receipt of a bit combination identical to the pulse frame code word, with the signal 511, which is the starting position or the position 511 of the pseudo-random generator indicates, linked by the Koinzi. The link result is this Mentioned setting signal E, which is used to set the stages of the bypass shift register Sch3 is used.

Durch ein weiteres Koinzidenzglied K2 der Verknüpfungsschaltung VK erfolgt eine Verknüpfung des Kennungssignals RB mit dem Signal O. Die Ausgangsgrößen der Koinzidenzglieder K1 und K2 werden mit Hilfe eines Oder-Gliedes 01 miteinander verknüpft, dessen Ausgangsgröße als Startsignal S den Pseudozufallsgenerator in die Startstellung bzw. die Stellung 511 versetzt.By another coincidence element K2 of the logic circuit VK the identification signal RB is linked with the signal O. The output variables the coincidence elements K1 and K2 are connected to one another with the aid of an OR element 01 linked, whose output variable is used as the start signal S in the pseudo-random generator the starting position or position 511 is offset.

Ein weiteres Koinzidenzglied K3 verknüpft das Einstellsignal RB mit dem Zwischensignal 256 und dem an die Verknüpfungsschaltung zurückgeführten Synchronisiersignal Sy, wobei die beiden ersten Eingangsgrößen jeweils einem Normaleingang des Koinzidenzgliedes und die letztgenannte Eingangsgröße einem Sperreingang desselben zugeführt werden.Another coincidence element K3 links the setting signal RB with the intermediate signal 256 and the synchronization signal fed back to the logic circuit Sy, the first two input variables each being a normal input of the coincidence element and the latter input variable are fed to a blocking input of the same.

Das Xoinzidenzglied K4 der Verknüpfungsschaltung VK schließlich terknUpft das zurückgeführte Synchronisiersignal Sy mit dem Signal 511, wobei das Signal Sy einem Sperreingang zugeführt wird.The Xoincidence element K4 of the logic circuit VK finally terknUpft the fed back synchronization signal Sy with the Signal 511, where the signal Sy is fed to a blocking input.

Die Ausgangsgrößen der beiden Koinzidenzglieder K3 und K4 werden durch ein Oder-Glied 02 miteinander verknüpft, das ein Rückstellsignal R liefert, mit dessen Hilfe der Pseudofallsgenerator in seine Nullstellung gebracht wird.The output variables of the two coincidence elements K3 and K4 are given by an OR element 02 linked together, which supplies a reset signal R, with whose help the pseudo case generator is brought into its zero position.

Nachstehend wird die Betriebsweise der erfindungsgemäßen Schaltungsanordnung näher erläutert. Es wird hierbei davon ausgegangen, daß der Pseudozufallsgenerator PZG sich in seiner Nullstellung befindet. Wenn nun erstmalig eine dem Rahmenerkennungswort gleichende Bitkombination in das Schieberegister Sch1 einläuft, gibt das Koinzidenzglied V ein Erkennungssignal RB an die Verknüpfungsschaltung VX, wo es mit dem aufgrund der Nullstellung des Pseudozufallsgenerator gelieferten Signal 0 durch das Koinzidenzglied X2 verknüpft wird. Durch das demzufolge über das Oder-Glied 01 abgegebene Startsignal S wird daraufhin der Pseudozufallsgenerator in die Startstellung gebracht, und von sa aus durch die nachfolgenden Bittakte weitergeschaltet.The mode of operation of the circuit arrangement according to the invention is described below explained in more detail. It is assumed here that the pseudo-random generator PZG is in its zero position. If now for the first time one of the frame code word the same bit combination enters the shift register Sch1, gives the coincidence element V a detection signal RB to the logic circuit VX, where it is due to the the zero setting of the pseudo-random generator supplied signal 0 by the coincidence element X2 is linked. By the start signal that is consequently emitted via the OR element 01 S the pseudo-random generator is then brought into the starting position, and from sa switched off through the following bit clocks.

Falls es sich bei der durch das Koinzidenzglied V erkannten Bitkombinations tatsächlich um das Pulsrahmenkennungswort gehandelt hat, und dieses zwei Pulsrahmen später wieder erkannt wird, fallen das durch das Koinzidenzglied V wieder abgegebene Erkennungssignal RB und das vom Koinzidenzglied K511 erzeugte und durch das Verzögerungsglied # um eine Bitzeitspanne verzögerte Signal 511 zeitlich zusammen, so daß die Verknüpfungsbedingung für das Koinzidenzglied K1 der Verknüpfungsschaltung VK erfüllt ist und dieses das Einstellsignal E liefert.If it is the bit combination recognized by the coincidence element V. was actually the pulse frame identifier, and this two pulse frames is recognized again later, those output by the coincidence element V fall again Detection signal RB and that generated by the coincidence element K511 and by the delay element # Signal 511 delayed by a bit time span so that the linkage condition for the coincidence element K1 of the logic circuit VK is fulfilled and this the Setting signal E supplies.

Hat es sich bei der durch das Koinzidenzglied V erkannten Bitkombination nicht um das Pulsrahmenkennungswort gehandelt, oder wiederholt sich der Empfang des Pulsrahmenkennungswortes daraufhin nicht im vorgegebenen Zeitabstand von zwei Pulsrahmen, dann wird das nach Ablauf einer Periode des Pseudozufallsgenerators PZG abgegebene und verzögerte Signal 511 über das Koinzidenzglied K4 und das Oder-Glied 02 als. Rückstellsignal weitergegeben, da an dem Sperreingang des Koinzidenzgliedes K4 ein Synchronisiersignal Sy als Sperrsignal noch nicht anliegen kann.The bit combination recognized by the coincidence element V is the same is not the pulse frame password, or the reception is repeated of the pulse frame code word then not in the specified time interval of two Pulse frame, then that is after a period of the pseudo-random generator PZG emitted and delayed signal 511 via the coincidence element K4 and the OR element 02 as. Reset signal passed on because at the blocking input of the coincidence element K4 a synchronization signal Sy as a blocking signal cannot yet be present.

Mit dem Rückstellsignal R, wird, wie schon angedeutet, der Pseudozufallsgenerator PZG in seine Nullstellung zurückversetzt. Zu einer derartigen Rückschaltung in die Nullstellung kommt es auch dann, wenn eine dem Pulsrahmenkennungswort gleichende Bitkombination ein zweites Mal im Abstand von nur einem Pu'.srahmen erkannt wird. Es ist dann nämlich die Verknüpfungsbedingung des Koinzidenzgliedes K3 der Verknüpfungsschaltung VK erfüllt, indem das Kennungssignal R3 und das Zwischensignal 256 anliegen, das Synchronisiersignal Sy als Sperrsignal jedoch fehlt.As already indicated, the reset signal R is used to generate the pseudo-random generator PZG reset to its zero position. To switch back to the It also comes to zero if there is one that is identical to the pulse frame code word Bit combination is recognized a second time at a distance of only one Pu'.srahmen. It is then namely the linking condition of the coincidence element K3 of the linking circuit VK fulfilled in that the identification signal R3 and the intermediate signal 256 are present, the However, there is no synchronization signal Sy as a blocking signal.

Das aufgrund des zweimaligen Empfangs des Pulsrahmenkennungswortes im Abstand von zwei Pulsrahmen erzeugte Einstellsignal E stellt sämtliche der drei Stufen des Überbrückungsschieberegisters Sch3 ein, wodurch an dem Ausgang der letzten Sckieberegisterstufe das Syiichronisiersignal Sy auftritt.This is due to the double reception of the pulse frame ID word Adjustment signal E generated at a distance of two pulse frames represents all of the three Stages of the bridging shift register Sch3, whereby at the output of the last Sckieberegisterstufe the Syiichronisiersignal Sy occurs.

Dieses Synchronisiersignal verhindert ach, daß durch nachfolgende Signale 511 über das Koinzidenzglied K4 und. das Oder-Glied 02 Rückstellsignale an den Pseudozufallsgenerator abgegeben werden. Dieser wird lediglich in jedem Zyklus aus der auf die Startstellung folgenden Stellung durch das Startsignal S wieder in seine Startstellung zurückgestellt, was im vorliegenden Falle erforderlich ist, da seine Periode mit 511 Bitzeitspannen kleiner ist als zwei Pulsrahmenlängen.This synchronizing signal prevents, alas, that by subsequent Signals 511 via the coincidence element K4 and. the OR element 02 reset signals are sent to the pseudo-random generator. This is only done in each cycle from the position following the start position by the start signal S again reset to its starting position, which is necessary in the present case, since its period with 511 bit time spans is smaller than two pulse frame lengths.

Ist das Synchronisiersignal Sy einmal geliefert, dann führt das Ausbleiben des Empfangs eines pulsra1'jnenkennungswortes zu dem erwarteten Zeitpunkt nicht auch sofort zum Ausbleiben eines nachfolgenden Synchronisiersignals. Durch das Weiterschieben der L-Binarwerte im Überbrückungsschieberegister Sch3 durch das über das Verzögerungsglied 't abgegebene Signal 511, tritt nämlich an der ausgangsseitigen Schiebereglsterstufe noch dreimal.Once the synchronization signal Sy has been delivered, the failure occurs the receipt of a pulse-rate identification word at the expected point in time also immediately to the absence of a subsequent synchronization signal. By moving on the L-binary values in the bridging shift register Sch3 through the delay element The output signal 511 occurs namely at the output-side slide control stage three more times.

ein Synchronisiersignal auf. Wird zwischenzeitlich wieder ein Pulsrahmenkennungswort zur richtigen Zeit empfangen, dann werden wieder sämtliche drei Schieberegisterkippstufen eingestellt. Erst wenn dreimal hintereinander das Pulsrahmenkennungswort ausgeblieben ist, bewirkt das vom Pseudozufallsgenerator über das Verzögerungsglied # gegebene Signal über das Koinzidenzglied K4, dem nun das Synchronisiersignal als Sperrsigr,al fehlt, und über das Oder-Glied 02 die Abgabe eines Rückstellsignals R, durch das der Pseudozufallsgenerator in die Nullstellung gebracht wird. Hiermit beginnt, wie eingangs beschrieben, eine neue Suche nach einer Folge von mindestens zwei im Abstand von zwei Pulsrahmen auftretenden, dem Pulsrahmenkennungswort entsprechenden Bitkombinationen.a synchronization signal. In the meantime it becomes a pulse frame password again received at the right time, then all three shift register flip-flops are again set. Only if the pulse frame password has not been received three times in a row causes that given by the pseudo-random generator via the delay element # Signal via the coincidence element K4, which is now the synchronization signal as a locking signal, al is absent, and via the OR element 02 the output of a reset signal R, by the the pseudo-random generator is brought to the zero position. This starts how described at the beginning, a new search for a sequence of at least two at a distance of two pulse frames occurring bit combinations corresponding to the pulse frame identifier word.

Wenn das Überbrückungsschieberegister Sch3 mehr als drei Stufen aufweist, die alle gleichzeitig eingestellt werden, kann der Überbrückun.gszeitraun entsprechend vergrößert werden.If the bypass shift register Sch3 has more than three stages, which are all set at the same time, the bridging period can be adjusted accordingly be enlarged.

Die Zeitspanne vom Empfang eines ersten Pulsrahmenkennungswortes bis zur erstmaligen Erzeugung des Synchronisiersignals Sy kann dadurch vergrößert werden, daß durch das Einstellsignal E nur ein erster Teil der Stufen des Uber'Druckungsschieberegisters Sch3 eingestellt wird.The time from receipt of a first pulse frame ID word to for the first generation of the synchronization signal Sy can be increased by that by the setting signal E only a first part of the stages of the Uber'Druckungsschieberegister Sch3 is set.

Die beschriebene Verknüpfung durch das Koinzidenzglied K3 bewirkt, daß, sofern einmal ein erstes Synchronisiersignal Sy erzeugt worden ist, der Empfang von dem Pulsrahmenkennungswort entsprechenden B.itkombinationen im Abstand von nur einem Pulsrahmen nicht zur Einleitung eines Suchvorganges führt, da das Synchronisiersignal als Sperrsignal die Abgabe eines Ausgangssignals durch das Koinzidenzglied K3 verhindert. Sollte dies unerwünscht sein, so wird auf die Zuführung des Synchronisiersignals an das Koinzidenzglied K3 verzichtet, so daß der Empfang der einem Pulsrahmenkennungswort entsprechende -Bitkombination in der Nitte des Erzeugungszyklus das Pseudozufallsgenerators PZG sofort zu einer Rückstellung desselben in die Nullstellung führt.The described link through the coincidence element K3 causes that, once a first synchronization signal Sy has been generated, the reception from the pulse frame code word corresponding B.it combinations at a distance of only a pulse frame does not lead to the initiation of a search process, since the synchronization signal as a blocking signal prevents the emission of an output signal by the coincidence element K3. If this is undesirable, the synchronization signal will be supplied waived to the coincidence element K3, so that the receipt of a pulse frame identifier word corresponding -bit combination in the middle of the generation cycle of the pseudo-random generator PZG immediately to one Resetting the same in the zero position leads.

Patentansprüche 2 Figuren L e e r s e i t eClaims 2 figures L e r s e i t e

Claims

P a t e n t a n s p r Li c h e 1. Circuit arrangement for derivation of Syrichronisiersignalen in PCM receiving devices from the reception of in each m-th pulse frame periodically occurring pulse frame identifier words, characterized in that that a pseudo-random generator (PZG) in the form of a feedback, through deu time clock switched shift register (Sch2) with at least m times the pulse frame length approximately the same generation period is provided, which occurs when an off the reception of a bit combination which is identical to the pulse frame code word Detection signal (RB) brought into its starting position during its rest position and from there switched on and at the first subsequent coincidence of the Detection signal (RB) with a reaching of the half following the start Intermediate signal (256) indicating period duration is reset to its rest position will, and its derived from reaching the starting position again and around the Time difference between the generator period and m times the pulse frame length delayed Period signal (511) when it occurs at the same time as the detection signal (PB) an adjustment signal (E) is generated which, if necessary, resets it to the start position, and that furthermore a bypass shift register which is switched on by the delayed period signal (511) (Sch3) is provided in which at least the first stage of the setting signal (E) is set, and its output by the output stage. Signal on the one hand serves as a synchronization signal (Sy), on the other hand a reset as a blocking signal of the pseudo train case generator (PZG) in the Ru production by the delayed period signal (511) prevented.

2. Circuit arrangement according to claim 1, characterized in that the synchronization signal (Sy) as a blocking signal also resets the pseudo-random generator (PZG) in the rest position prevented by the intermediate signal (256).