DE2609244C2

DE2609244C2 - Circuit arrangement for avoiding the loss of data words when phasing in a data transmission device

Info

Publication number: DE2609244C2
Application number: DE19762609244
Authority: DE
Inventors: Werner 8000 München Paetsch
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-03-05
Filing date: 1976-03-05
Publication date: 1977-12-22
Also published as: DE2609244B1; NL7702308A; GB1567500A

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Vermeiden des Verlustes von Datenworten beim Einphasen einer Datenübertragungseinrichtung, bei der die Datenworte durch Datensignale von einen Datensender zu einem Datcnempfängcr übertrager werden, bei der im Datenempfänger eine ein Auftreter von Schritt- oder Verzerrungsfehlern der Datensignalt prüfende erste Prüfeinrichtung und eine ein Auftreter von Codefehlern erkennende zweite Prüfeinrichtung vorgesehen sind, bei der beim Auftreten eine: Codefehlers ein Wiederholungssignal vom Datenemp fänger zum Datensender übertragen wird, das eint Wiederholung einer vorgegebenen Anzahl von Daten Worten auslöst, und bei der im Datenempfänger eine Wiederholungseinrichtung vorgesehen ist, die der Empfang der Datenworte derart steuert, daß in einei ersten Betriebsart die Datenworte so lange wiederhol werden, bis das Wiederholungssignal wieder von Datensender der Gegenstation zum Datenempfängei übertragen wird, und daß in einer zweiten Betriebsar die Datenworte so lange wiederholt werden, bis sie unc das Wiederholungssignal fehlerfrei empfangen werden.The invention relates to a circuit arrangement to avoid the loss of data words when phasing in a data transmission device, in which the data words are transmitted by data signals from a data transmitter to a data receiver are, in the case of a occurrence of step errors or distortion errors in the data signal in the data receiver checking first checking device and a second checking device recognizing the occurrence of code errors are provided in which when a: code error occurs, a repeat signal from the data temp Catcher is transmitted to the data transmitter, the one repetition of a predetermined number of data Words triggers, and in which a repeater is provided in the data receiver, which the Controls reception of the data words in such a way that the data words repeat for as long in a first operating mode until the repetition signal is sent again from the data transmitter of the opposite station to the data reception is transmitted, and that in a second Betriebsar the data words are repeated until they unc the repeat signal can be received without errors.

Es sind bereits Datenübertragungseinrichtunger bekanni, bei denen Datenworte durch Datensignale vor einem Datensender zu einem Datenempfänger übertra gen werden und bei denen beim Auftreten vor Übertragungsfehlern jeweils eine vorgegebene Anzah von Datenworten selbsttätig wiederholt wird. Derartigt Datenübertragungseinrichtungen sind mit verschiede nen Prüfeinrichtungen für das Erkennen der Übertra gungsfehler ausgestattet. Aus einer Veröffentlichung D r a e g e r, R. J.; ö 11 i η g e r, M.: Einkanalgerät ARC. la für gesicherte Fernschreib- und Datenübertragung Siemens-Z. (1967), Seiten 426 bis 431 ist beispielsweise eine Datenübertragungseinrichtung bekannt, bei dei eine Codeprüfung und eine Schrittprüfung im Daten empfänger erfolgt. Bei der Codeprüfung wird einerseit; die Parität der übertragenen Zeichen geprüft unc andererseits in einer eigentlichen Codeprüfung da: Verhältnis der Anzahl der Binärzeichen mit derr Binärwert 0 zu den Binärzeichen mit dem Binärwert 1 innerhalb eines Datenwortes überprüft. Bei dei Schrittprüfung wird die Verzerrung der Datensignale geprüft. Beim Überschreiten eines vorgegebener Verzerrungswertes wird unabhängig von der Codeprüfung ein Übertragungsfehler angezeigt.There are already data transmission devices in which data words are preceded by data signals a data sender to a data receiver are transmitted and where before Transmission errors each a predetermined number of data words is repeated automatically. Such Data transmission devices are equipped with various test devices for recognizing the transmission error equipped. From a publication by D r a e g e r, R. J .; ö 11 i η g e r, M .: Single-channel device ARC. la for secure telex and data transmission Siemens-Z. (1967), pages 426 to 431 is for example a data transmission device known, in the case of a code check and a step check in the data recipient takes place. The code check is on the one hand; the parity of the transmitted characters checked unc on the other hand in an actual code check there: ratio of the number of binary characters to derr Binary value 0 checked against the binary characters with the binary value 1 within a data word. At dei Step test, the distortion of the data signals is checked. When exceeding a specified Distortion value, a transmission error is displayed regardless of the code check.

Beim Auftreten eines Übertragungsfehlers, der ah Codefehler oder als Verzerrungsfehler erkannt wird erfolgt eine selbsttätige Rückfrage vom Datenempfänger zum Datensender. Der Datenempfänger überträgi zu diesem Zweck auf einem Rückkanal ein Wiederholungssignal. Nach dem Empfang dieses Wiederholungssignals im Datensender sendet dieser das Wiederholungssignal zum Datenempfänger zurück und überträgi anschließend eine vorgegebene Anzah! der zuletzi übertragenen Datenworte. Zwischen dem Absenden de; Wiederholungssignals im Datenempfänger und derr Empfang des Wiederholungssignals erfolgt bei einen: am Dalenempfänger angeschlossenen Teilnehmer keir Abdruck von den Datenworten zugeordneten Zeichen Wegen der selbsttätigen Rückfrage werden derartige Datenübertragungsanordnungen häufig als ARQ (auto matic request)-Dateniibertragungseinrichtungen bezeichnet. If a transmission error occurs, which is recognized as a code error or as a distortion error, an automatic query is made from the data receiver to the data sender. For this purpose, the data receiver transmits a repeat signal on a return channel. After receiving this repetition signal in the data transmitter, it sends the repetition signal back to the data receiver and then transmits a specified number! of the last transmitted data words. Between sending de; Repetition signal in the data receiver and derr receiving the repeat signal is carried out at a: keir imprint of the data words associated mark connected to the Dalen addressee Because of the automatic return question are often referred to such data transmission arrangements as ARQ (automatic request) -Dateniibertragungseinrichtungen.

in einer ersten Betriebsart wird die Wiederholung dei Datenworte beendet, wenn das Wiederholungssignal irr Daicr.eiTi^färi^er eiri^fäP.^en wird. Dus Beenden der Wiederholung erfolgt unabhängig davon, ob während der Wiederholung alle Datenworte fehlerfrei empfangen wurden oder nicht. In einer zweiten Betriebsari wird die Wiederholung erst dann beendet, wenn auchIn a first operating mode, the repetition is dei Data words terminated when the repeat signal irr Daicr.eiTi ^ färi ^ he eiri ^ fäP. ^ En will. You end the Repetition takes place regardless of whether all data words were received without errors during the repetition were or not. In a second operation, the repetition is only ended, even if

während der Wiederholung alle Dat^nworte fehlerfrei übertragen wurden. Die erste Betriebsart wird häufig auch als GRQ (gated request) oder »ungeprüfter Wiederholungsvorgang« und die zweite Betriebsart wird haling als TRQ (tested request) oder »geprüfter Wiederholungsvorgang« bezeichnet.during the repetition all data words were transmitted without errors. The first operating mode is often referred to as GRQ (gated request) or “unchecked repetition process” and the second operating mode is called TRQ (tested request) or “checked repetition process”.

Wegen der selbsttätigen Rückfrage muß die Übertragungsstrecke voilduplexfähig sein. Bei jedem Teilnehmer müssen ein Datensender und ein Datenempfänger vorgesehen sein. Außerdem müssen wegen der selbsttätigen Rückfrage die Datenworte synchron übertiagen werden. Für eine Verbindung zwischen den Datensendern und den Datenempfängern muH ein genauer Takt eingehalten werden, der in beiden Stationen von je einem hochkonstanten Quarzoszillator abgeleitet wird. Da es jedoch nicht möglich ist, zwei unabhängige Oszillatoren dauernd zu betreiben, ohne daß ein Unterschied in der Phasenlage der von ihnen abgegebenen Schwingungen aufläuft, ist eine Unterscheidung zwischen einer taktgebenden und einer korrigierten Station notwendig. Auf diese Weise lassen sich auch Folgen von unterschiedlichen Laufzeiten auf der Übertragungsstrecke beseitigen. Die von der taktgebenden Station abgegebenen Taktimpulse bestimmen somit den Takt für das gesamte System. Die Taktimpulse im Empfänger müssen daher mit Hilfe einer Synchronisiereinrichtung in eine zu dem empfangenen Datensignal geeignete Phasenlage gebracht werden.Because of the automatic query, the transmission path must be voilduplex capable. Each participant must have a data sender and a data receiver be provided. In addition, because of the automatic query, the data words must be transmitted synchronously will. For a connection between the data senders and the data receivers, a precise clock must be used must be adhered to, which is derived from a high-constant crystal oscillator in each of the two stations. However, since it is not possible to continuously operate two independent oscillators without one The difference in the phase position of the vibrations they emit is a distinction necessary between a clock-setting and a corrected station. That way you can too Eliminate the consequences of different transit times on the transmission path. The one that sets the clock The clock pulses emitted by the station determine the clock for the entire system. the Clock pulses in the receiver must therefore with the help of a synchronization device in one to the received Data signal can be brought into suitable phase position.

Beim Einphasen hat die erste Betriebsart Nachteile. Während des Einphasens der korrigierten Station wird die Zuordnung zwischen den Taktimpulsen und den empfangenen und gesendeten Datensignalen in der korrigierten Station bei jedem Phasungsschrilt um einen Datenschritt versetzt. Falls die korrigierte Station gleichzeitig bestimmte Datenworte aussendet, kann von der Gegenstation, die noch nicht phast, ein Datenwort erkannt werden, das einem Wiederholungssignal zugeordnet ist. Der Wiederholungsvorgang wird damit im Phasenempfänger beendet, und das nächstfolgende Datenwon wird als richtiges Zeichen interpretiert und von der taktgebenden Station ausgegeben. Daraus folgt eine Zeichenvermehrung bei der taktgebenden Station und ein Zeichenverlust bei der korrigierte:) Station. Erst wenn auch die taktgebende Station erkannt hat, daß ein Phasenverlust eingetreten ist, ist die Möglichkeit für diesen Verlust von Datenworten unterbunden. Der Verlust eines Datenwortes tritt bei der zweiten Betriebsart nicht auf, denn die Wahrscheinlichkeit, daß ein vollständiger Wiederholungsvorgang fehlerfrei empfangen wird, ist während des Einphasens äußerst gering. Die zweite Betriebsart wird jedoch wegen ihres schlechteren Wirkungsgrades häufig nicht verwendet.The first operating mode has disadvantages when phasing in. During the phasing-in of the corrected station, the assignment between the clock pulses and the received and transmitted data signals in the corrected station is shifted by one data step for each phasing step. If the corrected station sends out certain data words at the same time, a data word assigned to a repetition signal can be recognized by the opposite station, which is not yet phasing. The repetition process is thus ended in the phase receiver, and the next data item is interpreted as a correct character and output by the clock-generating station. This results in an increase in characters in the clock-generating station and a loss in characters in the corrected :) station. Only when the clock-generating station has recognized that a phase loss has occurred is the possibility of this loss of data words prevented. The loss of a data word does not occur in the second operating mode, because the probability that a complete repetition process will be received without errors is extremely low during the phase-in. However, the second operating mode is often not used because of its poorer efficiency.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, mit deren Hilfe der Verlust von Datenworten während des Einphasens einer Datenübertragungseinrichtung mit automatischer Fehlererkennung und automatischer Rückfrage vermieden wird.The invention is therefore based on the object of specifying a circuit arrangement with the aid of which the Loss of data words during the phasing in of a data transmission device with automatic Error detection and automatic queries are avoided.

Erfindungsgemäß wird die Aufgabe bei der Schaltungsanordnung der eingangs genannten Art dadurch gelöst, daß die Wiederholungseinrichtung ein Verknüpfungsglied enthält, der ein die erste Betriebsart an7piopnHps Ktpiiprsicnnl ein das Auftreten eines Codefehlers während der Wiederholung der Datenworte anzeigendes Fehlersignal und ein die Verzerrungsfreiheit der Datensignale anzeigendes Freigabesigna! zugeführt wird, und das ein Signal erzeugt, das in derAccording to the invention, the object is achieved in the circuit arrangement of the type mentioned at the outset in that the repetition device contains a logic element which has an error signal indicating the occurrence of a code error during the repetition of the data words and an enable signal indicating that the data signals are free from distortion. is supplied, and which generates a signal that is in the

6o6o

fr; Wiederholungseinrichtung die zweite Betriebsar; selbsttätig auslöst. fr; Repeater the second operating mode; triggers automatically.

Die Schaltungsanordnung gemäß der Erfindung hat die Vorteile, daß sie einen geringen Aufwand erfordert und daß am Datenempfänger während des Einphasens der Datenübertragungseinrichtung keine fehlerhaften Zeichen ausgegeben werden. Weiterhin hat die Schaltungsanordnung bei einer Übertragung von verschlüsselten Datenworten den Vorteil, daß die Phase für die Verschlüsselung nicht verlorengeht. Die Schaltungsanordnung bietet bei Einphasvorgängen die Sicherheit der zweiten Betriebsart gegen Zeichenverlust, ohne dessen Nachteil bezüglich des Wirkungsgra des aufzuweisen.The circuit arrangement according to the invention has the advantages that it requires little effort and that there are no defective ones at the data receiver during the phase-in of the data transmission device Characters are output. Furthermore, the circuit arrangement has a transmission of encrypted data words have the advantage that the encryption phase is not lost. The circuit arrangement offers the security of the second operating mode against loss of characters during phase-in processes, without having its disadvantage in terms of efficiency.

Falls in der Wiederholungseinrichtung im Datenempfänger¹ ein erstes Flipflop vorgesehen ist, das während jeder Wiederholung von Datenworten gesetzt wird und das im Datenempfänger den zeitlichen Ablauf der Wiederholung steuert, wird die zweite Betriebsart auf einfache Weise dadurch erreicht, daß das Signal am Ausgang des Verknüpfungsgliedes am Setzeingang des ersten Flipflops anliegt und daß das Signal das erste Flipflop in seiner gesetzten Lage festhält.If a first flip-flop is provided in the repetition device in the data receiver ¹ , which is set during each repetition of data words and which controls the timing of the repetition in the data receiver, the second operating mode is achieved in a simple manner that the signal at the output of the logic element on Set input of the first flip-flop is applied and that the signal holds the first flip-flop in its set position.

Die Schaltungsanordnung erfordert einen geringen Aufwand, wenn das Verknüpfungsglied aus einem UND-Glied besteht, dessen erstem Eingang das Freigabesigna! zugeführt wird, dessen zweitem Eingang das Fehlersignal zugeführt wird und dessen Ausgang mit dem Setzeingang des ersten Flipflops verbunden ist.The circuit arrangement requires little effort if the logic element consists of a AND element, the first input of which is the release signal! is fed, its second input the error signal is supplied and the output of which is connected to the set input of the first flip-flop.

Um mit Hilfe der Schaltungsanordnung die zweite Betriebsart zwangsweise einstellen zu können, ist es von Vorteil, wenn dem ersten Eingang des UND-Gliedes ein ODER-Glied vorgeschaltet ist, an dessen erstem Eingang das Fr· gahoiignal anliegt und dessen zweiter Eingang mit '.:iiem Schalter "verbunden ist, der das: Steuersignal abgibt, das einen ersten Binarweri annimmt, wenn mii dem Schalter die erste Betriebsart eingestellt wird und das einen zweiten Binärwert annimmt, wenn mit dem Schalter die zweite Betriebsart eingestellt wird.In order to be able to forcibly set the second operating mode with the aid of the circuit arrangement, it is of Advantage if the first input of the AND element is preceded by an OR element, at the first one Input the Fr · gahoiignal is applied and its second Input is connected to '.: Iiem switch "which: Outputs control signal that assumes a first binary value when the switch is in the first operating mode is set and that assumes a second binary value when the switch is in the second operating mode is set.

Im folgenden wird ein Ausführungsbeispiel der Schaltungsanordnung anhand von Zeichnungen beschrieben. Es zeigtAn exemplary embodiment of the circuit arrangement is described below with reference to drawings. It shows

Fig. 1 ein Blockschaltbild einer Datenübertragungseinrichtung, 1 shows a block diagram of a data transmission device,

Fig. 2 ein Blockschaltbild eines Datenempfängers der Datenübertragungseinrichtung,2 shows a block diagram of a data receiver of the data transmission device,

F i g. 3 ein Schaltbild einer Wiederholungseinrichtung und eines Wiederholungszählers im Datenempfänger.F i g. 3 is a circuit diagram of a repetition device and a repetition counter in the data receiver.

F i g. 4 Zeitdiagramme von Signalen an verschiedenen Punkten der Wiederholungseinrichtung.F i g. Figure 4 timing diagrams of signals at various points in the repeater.

Die in Fig. 1 dargestellte Datenübertragungseinrichtung besteht aus einer taktgebenden Station und einer korrigierten Station, jede Station enthält eine Sendeein richtung SSt bzw. 552, eine Empfangseinrichtung ESt bzw. ES 2, einen Taktgeber FGl bzw. TG 2, einen Funksender FSi bzw. FS 2 und einen Funkempfänger FEl bzw. FE 2. An der taktgebenden Station ist ein Lochstreifensender LS angeschlossen, von dem durch ein von der Sendeeinrichtung SS 1 abgegebenes Signal Datenworte abgerufen werden. Diese Datenworte werden gesteuert durch vom Taktgeber TG 1 abgegebene Taktimpulse zum Funksender FSl übertragen. Im Fnnksencier werden die den Datenworten zugeordneten Datensignale moduliert und zum Funkempfänger FE2 in der korrigierten Station übertragen. Dort werden die übertragenen Signale demoduliert und mit Hilfe eines Taktgebers TG 2 die übertragenen Datenworte zurück-The data transmission device shown in Fig. 1 consists of a clock station and a corrected station, each station contains a Sendeein direction SSt or 552, a receiving device ESt or ES 2, a clock FGl or TG 2, a radio transmitter FSi or FS 2 and a radio receiver FE1 or FE2. A perforated tape transmitter LS is connected to the clock-generating station, from which data words are retrieved by a signal emitted by the transmitter SS 1. These data words are transmitted to the radio transmitter FS1 controlled by clock pulses emitted by the clock generator TG 1. The data signals assigned to the data words are modulated in the radio scanner and transmitted to the radio receiver FE2 in the corrected station. There the transmitted signals are demodulated and the transmitted data words are returned with the help of a clock generator TG 2.

gewonnen. Die Datenworte werden zu einem Blattschreiber BS2, beispielsweise zu einer Fernschreibmaschine, abgegeben, und der Blattschreiber druckt den Datenworten zugeordnete Zeichen ab. Gleichzeitig werden in ähnlicher Weise von einem mit einer Tastatur versehenen Blattschreiber BS3 über einen Pufferspeicher PUabgegebene Datenworte von der Sendeeinrichtung 552 zum Funksender FS 2 abgegeben und von diesem zum Funkempfänger FfI übertragen. In ähnlicher Weise wie in der Empfangseinrichtung £52 werden in der Empfangseinrichtung £51 die von der Sendeeinrichtung 552 abgegebenen Datenworte wiedergewonnen und an einem Blattschreiber BSX abgedruckt. won. The data words are delivered to a sheet recorder BS2, for example a teleprinter, and the sheet recorder prints out characters assigned to the data words. At the same time, in a similar manner , data words output by a sheet writer BS3 provided with a keyboard via a buffer memory PU are output from the transmitting device 552 to the radio transmitter FS 2 and are transmitted from this to the radio receiver FfI. In a manner similar to that in the receiving device £ 52, the data words delivered by the transmitting device 552 are retrieved in the receiving device £ 51 and printed out on a chart recorder BSX.

In den Empfangseinrichtungen £51 und £52 werden die Datensignale in einer ersten Prüfeinrichtung auf Verzerrungen geprüft. In einer zweiten Prüfeinrichtung erfolgt eine Paritätsprüfung und eine Codeprüfung. Die Codeprüfung erfolgt beispielsweise dadurch, daß bei der Verwendung eines Siebenercodes das Verhältnis der Datenzeichen mit dem Binärwert 1 zu der Anzahl der Datenzeichen mit dem Binärwert 0 geprüft wird. Dieses Verhältnis muß beispielsweise bei dem bekannten Siebenercode immer 3 :4 sein. Falls ein Codefehler oder ein Verzerrungsfehler erkannt wird, wird von der Empfangseinrichtung £51 bzw. £52 ein Wiederholungssignal an die Sendeeinrichtung 552 bzw. 551 übertragen. Die entsprechende Sendeeinrichtung sendet dann das Wiederholungssignal als Quittungssignal wieder zur entsprechenden Empfangseinrichtung zurück und wiederholt im Anschluß daran jeweils eine vorgegebene Anzahl der zuletzt übertragenen Datenworte, beispielsweise die drei zuletzt übertragenen Datenworte.In the reception facilities there will be £ 51 and £ 52 the data signals are checked for distortion in a first test device. In a second test facility a parity check and a code check are carried out. The code check takes place, for example, in that the Using a seven-code the ratio of the data characters with the binary value 1 to the number of Data character with the binary value 0 is checked. This ratio must, for example, in the case of the known Code of sevens always be 3: 4. If a code error or a distortion error is detected, the Receiving device £ 51 or £ 52 a repeat signal transmitted to the transmission device 552 or 551. The corresponding transmitting device sends then the repetition signal as an acknowledgment signal back to the corresponding receiving device and then repeats a specified number of the most recently transmitted data words, for example the three most recently transmitted data words.

Für die selbsttätige Rückfrage ist es erforderlich, die Datensignale synchron zu übertragen. Die hierzu benötigten Taktgeber TG 1 und TG 2 enthalten jeweils einen hochkonstanten Quarzoszillator. Der Quarzoszillator in der korrigierten Station wird durch die von der sendenden Station abgegebenen Datensignale synchronisiert. Zum Einphasen der Taktgeber und zum Aufrechterhalten des Gleichlaufs zwischen den Quarzoszillatoren dienen zwei Einrichtungen, nämlich eine Schritt- und eine Zeichensynchronisierung. Beide wirken auf an die Empfangseinrichtungen abgegebenen Taktimpulse ein, womit ein Anpassen an das eintreffende Datensignal und somit an die Sendeeinrichtung der Gegenstation erreicht wird. Während die Schrittsynchronisierung das Zeitraster der Empfangseinrichtung den ankommenden Datensignalen anpaßt, sorgt die Zeichensynchronisierung dafür, daß der erste Schritt des von der Gegenstation ausgesendeten Siebenercode-Datenwortes auch als erster Schritt in der Empfangseinrichtung bewertet wird.For the automatic query it is necessary to transmit the data signals synchronously. The clock generators TG 1 and TG 2 required for this each contain a highly constant crystal oscillator. The crystal oscillator in the corrected station is synchronized by the data signals sent by the sending station. Two devices, namely a step and a character synchronization, are used to phase the clocks and to maintain the synchronization between the crystal oscillators. Both act on clock pulses emitted to the receiving devices, whereby an adaptation to the incoming data signal and thus to the transmitting device of the opposite station is achieved. While the step synchronization adapts the time pattern of the receiving device to the incoming data signals, the character synchronization ensures that the first step of the seven-code data word sent by the opposite station is also evaluated as the first step in the receiving device.

Das in Fig.2 dargestellte Blockschaltbild zeigt den Aufbau der Empfangseinrichtungen £51 bzw. £52. Vom Funkempfänger gelangen Datensignale zu einer Eingangsschaltung EG. Die Eingangsschaltung EG ist mit einer Rückpoleinrichtung RP'und einem Empfangsschieberegister ESR verbunden. Die Eingangsschaltung EG ist außerdem mit einer ersten Prüfeinrichtung PW verbunden, in der die Polaritätswechsel der Datensignale mit dem Zeitraster der Taktimpulsc T in der Empfangseinrichtung verglichen werden. Beim Überschreiten eines wählbaren Verzerrungswertes werden die Datensignale als fehlerhaft bewertet, und ein Fehlcrsignal 5Fwird an eine Wiederholungseinrichtung WH abgegeben. Die am Ausgang des Empfangsschieberegisters ESR parallel anliegenden Datenworte werdei in einer zweiten Prüfeinrichtung ÄFauf das Vorhanden sein von Zusatzkombinationen oder des Wiederho Iungssignals RQ geprüft. Außerdem wird in dei Prüfeinrichtung RF das Auftreten von Codefehlerr geprüft. Falls ein eigentlicher Codefehler oder eir Paritätsfehler auftritt, gibt die Prüfeinrichtung ÄFeir Fehlersignal FL an die Wiederholungseinrichtung Wh ab. Fails in der Prüfeinrichtung RF ein Wiederholungszeichen erkannt wird, wird ein Signal RQ ebenfalls an die Wiederholungseinrichtung WH abgegeben. Die Wiederholungseinrichtung WH leitet beim Auftreten eines Übertragungsfehlers einen Wiederholungsvorgang ein. Die zeitlichen Abläufe werden dabei von einem Wiederholungszähler WZgesteuert.The block diagram shown in Fig. 2 shows the structure of the receiving devices £ 51 and £ 52. Data signals arrive from the radio receiver to an input circuit EG. The input circuit EG is connected to a polarity return device RP 'and a receiving shift register ESR . The input circuit EG is also connected to a first test device PW , in which the polarity change of the data signals is compared with the time pattern of the clock pulses c T in the receiving device. If a selectable distortion value is exceeded, the data signals are evaluated as faulty, and an error signal 5F is output to a repeater WH . The data words present in parallel at the output of the receiving shift register ESR are checked in a second checking device AF for the presence of additional combinations or the repetition signal RQ . In addition, the occurrence of code errors is checked in the test device RF. If an actual code error or a parity error occurs, the test device sends the ΔFeir error signal FL to the repeater Wh . If a repetition character is recognized in the test device RF , a signal RQ is also output to the repetition device WH. The repeating device WH initiates a repetition process when a transmission error occurs. The time sequences are controlled by a repetition counter WZ.

In einer ersten Betriebsart GRQ werden die Datenzeichen so lange wiederholt, bis in der Empfangseinrichtung £5 das dem Wiederholungssignal RQ zugeordnete Datenwort erkannt wird. Während des Wiederholungsvorgangs auftretende Übertragungsfehler werden dabei nicht berücksichtigt. In einer als TRQ bezeichneten zweiten Betriebsart werden die Daten worte so lange wiederholt, bis sie fehlerfrei bei der Empfangseinrichtung £5 ankommen. Die Betriebsart TRQ hat zwar den Vorteil, daß sie eine größere Sicherheit gegen einen Verlust von Datenworten aufweist, jedoch den Nachteil, daß sie einen schlechten Wirkungsgrad besitzt. Der Verlust von Datenworten macht sich insbesondere dann bemerkbar, wenn die Datenübertragungseinrichtung eingephast wird und in der Empfangseinrichtung zufällig das Datenwort erkannt wird, das dem Wiederholungssignal Ä<? zugeordnet ist.
Dem Empfangsschieberegister ESR ist ein Parallel-In a first operating mode GRQ , the data characters are repeated until the data word assigned to the repetition signal RQ is recognized in the receiving device £ 5. Transmission errors occurring during the repetition process are not taken into account. In a second operating mode called TRQ , the data words are repeated until they arrive at the receiving device £ 5 without errors. The TRQ operating mode has the advantage that it has a greater degree of security against loss of data words, but the disadvantage that it has a poor degree of efficiency. The loss of data words becomes particularly noticeable when the data transmission device is phased in and the data word that corresponds to the repetition signal Ä <? Is accidentally recognized in the receiving device. assigned.
The receive shift register ESR is a parallel

Serienumsetzer PSU nachgeschaltet, an dessen Ausgang die Datenworte seriell zum Blattschreiber BS \ bzw. £52 abgegeben werden.Downstream serial converter PSU , at whose output the data words are sent serially to the sheet recorder BS \ or £ 52.

Die in F i g. 3 dargestellte Wiederholungseinrichtung WW ist mit einem aus einem ODER-Glied D und einem UND-Glied Ugebildeten Verknüpfungsglied versehen, mit dessen Hilfe der Verlust von Datenworten beim Einphasen der Datenübertragungseinrichtung vermieden wird. Die Wiederholungseinrichtung WH enthält weiterhin drei Flipflops Fl bzw. F3, zwei Inverter /VlThe in F i g. 3 repeating device WW shown is provided with a logic element formed from an OR element D and an AND element U , with the aid of which the loss of data words when the data transmission device is phased in is avoided. The repeating device WH also contains three flip-flops Fl or F3, two inverters / Vl

und N2 und ein NAND-Glied Λ/3. Die Wiederholungseinrichtung WH ist mit einem Schalter 5Wverbunden, der ein Steuersignal 57 an das Verknüpfungsglied abgibt. Das Steuersignal STnimmt den Binärwert 0 an, wenn die Datenübertragungseinrichtung in der Be-and N2 and a NAND gate Λ / 3. The repetition device WH is connected to a switch 5W which emits a control signal 57 to the logic element. The control signal ST assumes the binary value 0 when the data transmission device is in operation

triebsart GRQ betrieben wird, und den Binärwert 1 an, wenn die Datenübertragungseinrichtung in der Betriebsart TRQ betrieben wird. Die Wiederholungseinrichtung WH ist außerdem mit dem Wiederholungszähler WZ verbunden, der aus zwei Flipflops FA und FS, drive mode GRQ is operated, and the binary value 1 when the data transmission device is operated in the TRQ mode. The repetition device WH is also connected to the repetition counter WZ , which consists of two flip-flops FA and FS,

einem NAND-Glied NA und einem Inverter Λ/5 besteht. Weitere Einzelheiten der Schaltungsanordnung werden zusammen mit den ir, Fig.4 dargestellten Zeitdiagrammen beschrieben.a NAND gate NA and an inverter Λ / 5. Further details of the circuit arrangement are described together with the timing diagrams shown in FIG.

Bei den in F i g. 4 dargestellten Zeitdiagrammen sindWith the in F i g. 4 are timing diagrams shown

in Abszissenrichtung die Zeit /und in Ordinatenrichüing die Momentanwerte der Signale dargestellt. Zum Zeitpunkt 11 wird angenommen, daß infolge eines Verzcrrungsfchlcrs ein Codefehler in einem Datenwort erkannt wird. Die Prüfeinrichtungen PW und KFgebenThe time is shown in the abscissa direction and the instantaneous values of the signals are shown in the ordinate direction. At time 1, 1 that a code error is detected in a data word as a result of Verzcrrungsfchlcrs is assumed. The test devices PW and KF give

jeweils ein Fohlersignal SF bzw. FL an die Wiederholungseinrichtung WH ab. Das Fehlersignal FL wird dem Flipflop Fl und das Fehlcrsignal SF wird dem Flipflop F2 zugeführt. Es wird angenommen, daß der Wiederho-in each case a Fohler signal SF or FL to the repeater WH. The error signal FL is fed to the flip-flop F1 and the error signal SF is fed to the flip-flop F2. It is assumed that the repetition

lungszähler VVZden Zählerstand 0 hat. Die invertierenden Ausgänge der Flipflops F 4 und F5 haben damit d in Binärwert 1, und das am Ausgang des NAND-Glieds Λ/4 abgegebene Signal 51 hat den Binärwert 0. Das am Ausgang des Inverters N5 abgegebene Signal hat gleichzeitig den Binärwert 1. Zum Zeitpunkt f2 wird vom Taktgeber ein Taktimpuls Tan die Wiederholungseinrichtung WH abgegeben. Mit diesem Taktimpuls werden die Flipflops FI und F2 gesetzt. Das Signal 52 am invertierenden Ausgang des Flipflops Fl und das Signal 53 am invertierenden Ausgang des Flipflops 52 nehmen damit den Binärwert 0 an. Gleichzeitig wird der Inhalt des Wiederholungszählers VVZ um 1 erhöht, und das Signal 51 nimmt den Binärwert 1 an. Zum Zeitpunkt i3 wird das nächstfolgende Datenwort empfangen. Es wird angenommen, daß zu diesem Zeitpunkt kein Übertragungsfehler auftritt.lation counter VVZ has the counter reading 0. The inverting outputs of the flip-flops F 4 and F5 thus have d in binary value 1, and the signal 51 output at the output of the NAND element Λ / 4 has the binary value 0. The signal output at the output of the inverter N5 also has the binary value 1. For At time f2, a clock pulse Tan is emitted from the clock generator to the repeater WH. With this clock pulse the flip-flops FI and F2 are set. The signal 52 at the inverting output of the flip-flop F1 and the signal 53 at the inverting output of the flip-flop 52 thus assume the binary value 0. At the same time, the content of the repetition counter VVZ is increased by 1, and the signal 51 assumes the binary value 1. The next data word is received at time i3. It is assumed that no transmission error occurs at this time.

Bei der Übertragung des nächstfolgenden Datenzeichens wird angenommen, daß ein Codefehler auftritt. Das Flipflop F2 bleibt in seiner gesetzten Lage, und das Flipflop F3 wird mit einem zum Zeitpunkt i4 auftretenden Taktimpuls Tgesetzt. Ein Fehlersignal 54 am Ausgang der Flipflops F3 nimmt damit den Binärwert 1 an. Es wird angenommen, daß sich der Schalter SW in der durchgezogen dargestellten Lage befindet, die der ersten Betriebsart GRQ zugeordnet ist. Am ersten Eingang des UND-Glieds U liegt damit ein Signal mi ι dem Binärwert 0 an, und am Ausgang des UND-Glieds U wird damit kein Setzsignal 55 an das Flipflop Fl abgegeben. Zum Zeitpunkt f5 nimmt das empfangene Wiederholungssignal RQ den Binärwert 1 an und zeigt damit das Ende eines Wiederholungsvorgangs in der Betriebsart GRQ an. Zu diesem Zeitpunkt hat der Wiederholungszähler WZ den Zählerstand 3. Mit dem nächstfolgenden Taktimpuls T nimmt der Wiederholungszähler VVZ zum Zeitpunkt f6 den Zählerstand 0 an, und das Signal 51 ändert seinen Binärwert von I nach 0. Das Fehlersignal FL wird über den Inverter A/l einem dem nichtinvertierenden Ausgang zugeordneten Eingang des Flipflops Fl zusammen mit dem Signal RQ zugeführt. Mit dem Taktimpuls 7" zum Zeitpunkt f6 wird daher außerdem das Flipflop Fl zurückgesetzt, und das Signal 52 nimmt den Binärwert 1 an. Der Wiederholungsvorgang ist damit abgeschlossen. Mit dem nächstfolgenden Taktimpuls zum Zeitpunkt f7 wird auch das Flipflop F2 zurückgesetzt, und das Signal 53 nimmt den Binärwert 1 an. Gleichzeitig wird auch das Flipflop F3 zurückgesetzt, und das Signal 54 nimmt den Binärwert 0 an. Der Vorgang, wie er zwischen den Zeitpunkten /1 und ti abläuft, entspricht der bekannten Betriebsart GRQ. Der Wiederholungsvorgang wird unabhängig davon, ob eine fehlerfreie Übertragung der wiederholten Datenworte erfolgt oder nicht, mit dem Auftreten des Wiederholungssignals RQbeendet.When the next data character is transmitted, it is assumed that a code error has occurred. The flip-flop F2 remains in its set position and the flip-flop F3 is set with a clock pulse T occurring at time i4. An error signal 54 at the output of the flip-flops F3 thus assumes the binary value 1. It is assumed that the switch SW is in the position shown in solid lines, which is assigned to the first operating mode GRQ. At the first input of the AND element U there is thus a signal with the binary value 0, and at the output of the AND element U no set signal 55 is output to the flip-flop F1. At the time f5, the received repetition signal RQ assumes the binary value 1 and thus indicates the end of a repetition process in the operating mode GRQ . At this point in time the repetition counter WZ has the count 3. With the next following clock pulse T , the repetition counter VVZ takes on the count 0 at time f6, and the signal 51 changes its binary value from I to 0. The error signal FL is via the inverter A / l to an input of the flip-flop Fl assigned to the non-inverting output together with the signal RQ . With the clock pulse 7 ″ at the time f6, the flip-flop F1 is therefore also reset, and the signal 52 assumes the binary value 1. The repetition process is thus concluded assumes the binary value 1. At the same time, the flip-flop F3 is also reset and the signal 54 assumes the binary value 0. The process that takes place between the times / 1 and ti corresponds to the known GRQ mode. whether an error-free transmission of the repeated data words takes place or not, is ended with the occurrence of the repeat signal RQ .

Zum Zeitpunkt f8 wird angenommen, daß ein Codefehler, jedoch kein Verzerrungsfehler auftritt. In ähnlicher Weise wie zum Zeitpunkt ί 2 wird das Flipflop Fl gesetzt, und der Wiederholungszähler VVZ nimmt den Zählerstand 1 an, da ein Wiederholungsvorgang begonnen wird. Das Signal 51 nimmt den Binärwert 1 an, und das Signal 5 2 nimmt den Binärwert 0 an.At time f8 it is assumed that a Code error, but no distortion error occurs. In a similar way as at time ί 2, the flip-flop becomes Fl is set, and the repetition counter VVZ assumes the counter reading 1, because a repetition process is started. The signal 51 assumes the binary value 1 and the signal 5 2 assumes the binary value 0.

Zum Zeitpunkt f9 wird in ähnlicher Weise wie zum Zeitpunkt f 4 angenommen, daß während des Wiederholungsvorganges ein weiterer Codefehler auftritt, jedoch im Gegensatz zum Zeitpunkt 11 soll kein Verzerrungsfehler auftreten. In ähnlicher Weise wie zum Zeitpunkt 14 wird das Flipflop F3 gesetzt, und das Signal 54 nimmt den Binärwert 1 an. Da kein Verzerrungsfehler aufgetreten ist, hat das Signal 53 nach wie vor den Binärwert 1. Das Signal 53 wird über das ODER-Glied D zum ersten Eingang des UND-Glieds U durchgeschaltet. Am zweiten Eingang des UND-Glieds liegt das Signal 54 an. Beide Signale haben den Binärwert 1, und damit wird am Ausgang des UND-Glieds U ein Setzsignal 55 an den Setzeingang des Flipflops Fl abgegeben, das dieses in seiner gesetzten Lage festhält.At the time f9 in a similar manner 4 is assumed that a further code error occurs during the retry operation, but in contrast to the time point 1 1 no distortion errors to occur such as at the time f. In a manner similar to that at time 1 4, the flip-flop F3 is set and the signal 54 assumes the binary value 1. Since no distortion error has occurred, the signal 53 still has the binary value 1. The signal 53 is switched through to the first input of the AND element U via the OR element D. The signal 54 is present at the second input of the AND element. Both signals have the binary value 1, and thus a set signal 55 is output at the output of the AND element U to the set input of the flip-flop F1, which holds it in its set position.

Zum Zeitpunkt 110 tritt in ähnlicher Weise wie zum Zeitpunkt 16 das Wiederholungssignal RQ auf, das im Betriebsfall GRQ den Wiederholungsvorgang beenden würde. Da jedoch am Setzeingang des Flipflops Fl das Setzsignal 55 anliegt, wird das Flipflop Fl nicht zurückgesetzt und ein weiterer Wiederholungszyklus ausgelöst.At time 1, 10 repetition signal RQ occurs in a similar way to how the time 1 6, which would end in the operating case GRQ the repeat process. However, since the set signal 55 is present at the set input of the flip-flop Fl, the flip-flop Fl is not reset and another repetition cycle is triggered.

Falls während des nächsten WiederhoiungsvorgangsIf during the next retry

kein Übertragungsfehler auftritt, wird das Flipflop F3 nicht mehr gesetzt und damit das Flipflop Fl nicht mehr in seiner gesetzten Lage festgehalten, so daß es mit dem nächsten Wiederholungssignal RQ zurückgesetzt werden kann.no transmission error occurs, the flip-flop F3 is no longer set and thus the flip-flop Fl is no longer held in its set position, so that it can be reset with the next repetition signal RQ.

Falls grundsätzlich die Betriebsart TRQ durchgeführt werden soll, wird der Schalter 5VV in die gestrichelt dargestellte Lage gebracht, und das Steuersignal 57~hai ständig den Binärwert 1. Damit liegt auch am ersten Eingang des UND-Glieds LJ ein Signal mit dem Binärwert 1 ständig an, so daß das Festhalten des Flipflops Fl in seiner gesetzten Lage nur davon abhängt, ob das Fiipflop F3 gesetzt ist oder nicht. In diesem Fall wird somit unabhängig vom Wiederholungssignal RQ an jeden Wiederholungsvorgang ein weiterer Wiederholungsvorgang angeschlossen, wenn die Datenwortc nicht fehlerfrei übertragen wurden.If the operating mode TRQ is to be carried out in principle, switch 5VV is set to the position shown in broken lines and control signal 57 ~ always has the binary value 1. This means that a signal with the binary value 1 is also constantly present at the first input of the AND element LJ so that holding the flip-flop F1 in its set position depends only on whether the flip-flop F3 is set or not. In this case, regardless of the repetition signal RQ , a further repetition process is connected to each repetition process if the data words were not transmitted without errors.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

/ ι "7 claims:

1. Circuit arrangement for avoiding the loss of data words when phasing in a data transmission device, in which the data words are transmitted by data signals from a data transmitter to a data receiver, in which the data receiver has a first test device checking for the occurrence of step errors or distortion errors and a code error ri testing second test device are provided, in which a :; Code error, a repetition signal is transmitted from the data receiver to the data transmitter, which triggers a repetition of a predetermined number of data words, and in which a repetition device is provided in the data receiver which controls the reception of the data words in such a way that in a first operating mode the data words are long be repeated until the repetition signal is transmitted again from the data transmitter of the opposite station to the data receiver, and that in a second mode of operation the data words are repeated until they and the repetition signal are received without errors, characterized in that the repeating device (WH) e'in Logic element (D, L / ^ containing a control signal (ST ) indicating the first operating mode (GRQ) , an error signal (54) indicating the occurrence of a code error during the repetition of the data words and an enable signal (53) indicating the freedom from distortion of the data signals becomes and that a signal (55) generated, which automatically triggers the second operating mode (TÄCV ) in the repeating device (WH).

2. Circuit arrangement according to claim 1, in which a flip-flop is provided in the repetition device, which is set during each repetition of data words, characterized in that the signal (55) at the output of the logic element (D, U) at the set input of the flip-flop (Fl ) is applied and that the signal (55) holds the flip-flop (Fl) in its set position.

3. Circuit arrangement according to claim 1 or claim 2, characterized in that the logic element consists of an AND element (U) , the first input of which is supplied with the enable signal (53), the second input of which is supplied with the error signal (54) and its output is connected to the set input of the first flip-flop (Fl).

4. Circuit arrangement according to claim 3, characterized in that the first input of the AND element (U) em OR element (DJ is connected upstream, at the first input of which the enable signal (53) is applied and the second input with a switch (SW) which emits the control signal (ST) , which assumes a first binary value ("0") when the first operating mode (GRQ) and the t> o assumes a second binary value ("1") when the second ^one Operating mode (TRQ) is set with the switch (SW) .