DE2609107A1 - Data checking circuit monitoring redundancy checking circuit - is used to detect component fault by duplicating register and interrogate gate - Google Patents
Data checking circuit monitoring redundancy checking circuit - is used to detect component fault by duplicating register and interrogate gateInfo
- Publication number
- DE2609107A1 DE2609107A1 DE19762609107 DE2609107A DE2609107A1 DE 2609107 A1 DE2609107 A1 DE 2609107A1 DE 19762609107 DE19762609107 DE 19762609107 DE 2609107 A DE2609107 A DE 2609107A DE 2609107 A1 DE2609107 A1 DE 2609107A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- shift register
- checking circuit
- parallel
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
- H03K19/0075—Fail-safe circuits by using two redundant chains
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Hardware Redundancy (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Description
Schaltung zur Sicherung übermittelter DatenCircuit for securing transmitted data
Die Erfindung betrifft eine Schaltung zur signaltechnisch sicheren Redundanzprflfung von Llbermittelten Daten.The invention relates to a circuit for signaling safe Redundancy check of transmitted data.
Bei Verwendung von zyklischen Codes zur sicheren Dateriübermittlung geschieht die Prüfung der Richtigkeit eines übermittelten Codeworts im Empfänger in Form einer Redundanzprüfung, das ist die Prüfung der als Kontrollstellen verwendeten Redundanzstellen des Godewortes. Es wird dabei zweckmäßig das gesamte Codewort, welches sich aus Informationsstellen und Kontrollstellen zusammensetzt, in einem rückgekoppelten Schieberegister durch ein vorgegebenes Polynom dividiert (s.K.Steinbuch, Taschenbuch d. Nachrichtenverarbeitung, 1962SS.95). Ein bestimmter Schaltzustand des Schieberegisters gibt an, ob das empfangene Codewort richtig ist- oder bei der Übertragung verfälscht wurde. Das Abfragen eines n-stelligen rückgekoppelten Schieberegisters auf seinen Schaltzustand geschieht dabei durch ein Gatter mit mindestens n Eingängen, welche mit den Ausgängeil oder invertierten Ausgängen des Schieberegisters verbunden sind. Die übertragene Information ist durch die geschilderten, bekannten Maßnahmen gegen aber tiagungsfehler aber nur so lange weitgehend gesichert, wie nicht Ausfälle von Bauelementen oder elektrischen Verbindungen, inbesondere an dem das rückgekoppelte Schieberegister abfragenden Gatter, auftreten. Zum Beispiel wird bei Ausfall ines Gattereingangsverfälschte Informationzu einen erheb-1 ichen Teil nicht erkannt.When using cyclic codes for secure data transfer the correctness of a transmitted code word is checked in the recipient in the form of a redundancy check, that is the check of those used as control bodies Redundancy places of the god word. The entire code word is expediently which is made up of information points and control points in one dividing the feedback shift register by a given polynomial (see K. Steinbuch, Paperback d. Message Processing, 1962SS.95). A certain switching state of the shift register indicates whether the code word received is correct or when Transmission has been corrupted. Querying an n-digit feedback shift register its switching state is done by a gate with at least n inputs, Which are connected to the output parts or inverted outputs of the shift register. The transmitted information is countered by the known measures described however, misregistration is only largely secured as long as there are no failures of Components or electrical connections, in particular where the feedback Shift register interrogating gates, occur. For example, if ines Gate input corrupted information to a considerable extent not recognized.
Die Aufgabe der Schaltung nach der Erfindung besteht nun darin, zusätzlich zur Redundanzprüfung die dazu verwendeten Schaltungsteile ständig auf ihre Funktionsfähigkeit hin zu überprüfen und dabei den Ausfall von Bauelementen oder elektrischen Verbindungen zu erkennen.The task of the circuit according to the invention is now, in addition To check the redundancy, the circuit components used for this purpose are constantly checked for their functionality to check and thereby the failure of components or electrical connections to recognize.
Die Schaltung nach der Erfindung ist dadurch gekennzeichnet, daß ie ein zweites, dem abfragenden Gatter parallelgeschaltetes Gatter enthält, und daß die an den Gatterausgängen erscheinenden Potentiale einer Vergleichsschatung zugeführt werden.The circuit according to the invention is characterized in that ie contains a second gate connected in parallel to the interrogating gate, and that the potentials appearing at the gate outputs are fed to a comparison circuit will.
Durch die Schaltung werden Hardwarefehler, also der Ausfall von Bauelementen oder elektrischen Verbindungen an dem das Schieberegister abfragenden Gatter, der kritischsten Stelle dei' zur Redundanzprüfung eingesetzten Schaltung, erkannt und damit letztlich die Sicherheit der Datenübertragung wesentlich erhöht.The circuit causes hardware errors, i.e. the failure of components or electrical connections to the gate requesting the shift register, the most critical point of the circuit used for the redundancy check, recognized and thus ultimately the security of the data transmission is significantly increased.
Wird die oben beschriebene Schaltung nach der Erfindung dergestalt weiter ausgebildet, daß dem zur Division der Codeworte benutzten rückgekoppelten Schieberegister ein zweites, auf gleiche Weise arbeitendes Schieberegister parallelgeschaltet isl, daß das pmXallelgeschaltete Gatter das zweite Schieberegister abfragt, so lassen sich zusätzlich Hardwarefehler im rückgekoppelten Schieberegister erkennen, die zwar im allgemeinen durch die Redundanzprüfung bemerkt werden, aber doch in seltenen Fällen auch unbemerkt bleiben können.The above-described circuit according to the invention is designed in this way further developed that the feedback used to divide the code words Shift register a second shift register that works in the same way is connected in parallel isl, so that the pmX parallel-connected gate interrogates the second shift register additional hardware errors in the feedback shift register can be recognized, which are generally noticed by the redundancy check, but rarely Cases can also go unnoticed.
Eine Weiterbildung der Schaltung nach der Erfindung die dadurch gekennzeichnet ist, daß die an den Ausgängen der Gatter anstehenden Potentiale in Speicherschaltungen eingespeist werden, deren Schaltzustände dann mittels einer Vergleichsschaltung verglichen werden, ist besonders auf die Belange der Eisenbahnsicherung abgestimmt, wo die bei schneller Redundanzprüfung sehr kurzen Gatterausgangsimpulse zunächst gespeichert werden müssen, um eine sichere Weiterverarbeitung zu ermöglichen. Eine Ausgestaltung dieser Weiterbildung ist dadurch gekennzeichnet, daß die Speicherschaltungen Schieberegister sind.A further development of the circuit according to the invention which is characterized is that the potentials present at the outputs of the gates in memory circuits are fed, their switching states then by means of a comparison circuit are compared, is especially tailored to the interests of railway safety, where the very short gate output pulses in the case of a fast redundancy check first must be saved in order to enable secure further processing. One The embodiment of this development is characterized in that the memory circuits Shift registers are.
Drei Ausführungsbeispiele der Schaltung nach der Erfindung sind anhand der Figuren 1 bis 3 im folgenden beschrieben.Three embodiments of the circuit according to the invention are based on of Figures 1 to 3 described below.
Fig.1 zeigt eine Schaltung nach der Erfindung mit zwei parallelgeschalteten Gattern.1 shows a circuit according to the invention with two connected in parallel Gates.
Fig.2 zeigt eine Schaltung nach der Erfindung mit zwei Schieberegistern und zwei Gattern.2 shows a circuit according to the invention with two shift registers and two gates.
Fig.3 zeigt eine Schaltung gemäß Fig.2 mit zwei nachgeschalteten Speichern.FIG. 3 shows a circuit according to FIG. 2 with two downstream memories.
Fig.1 stellt eine Schaltung zur Redundanzprüfung dar, in der ein rückgekoppeltesschieberegister SR1 zur Division der übertragenen Codeworte durch ein vorgegebenes Polynom dient. Das Schieberegister SR1 wird durch ein Gatter G1 ständig auf seinen Schaltzustand abgefragt. Wenn eine bestimmte Bitkombination im Schieberegister auftritt, so ändert sich das Potential am Ausgang des Gatters G1 und zeigt damit an, daß die Redundanz stimmt. Tritt nun am Gatter G1 ein Ausfall eines Bauelementes oder einer elektrischen Verbindung auf, so daß beispielsweise einer der Gattereingänge die ihm zugeordnete Stelle des Schieberegisters SR1 nicht mehr überwacht, so wird ein erheblicher Teil der im Schieberegister auftretenden falschen Bitkombinationen als richtig erkannt, oder es werden richtige Bitkombinationen fälschlicherweise als falsch erkannt.1 shows a circuit for redundancy checking, in which a feedback shift register SR1 to division of the transmitted code words by a predefined Polynomial is used. The shift register SR1 is constantly on its by a gate G1 Switching status queried. When a certain bit combination occurs in the shift register, so changes the potential at the output of the gate G1 and thus indicates that the Redundancy is correct. If a component or a failure occurs at gate G1 electrical connection, so that, for example, one of the gate inputs position of the shift register SR1 assigned to it is no longer monitored, a significant part of the wrong bit combinations occurring in the shift register as correctly recognized, or correct bit combinations are incorrectly identified as wrongly recognized.
Um einen solchen Hardwarefehler am Gatter G1 so bald wie möglich zu erkennen, ist dem Gatter G1 ein zweites Gatter G2 parallelgeschaltet und die Ausgänge beider Gatter sind mit den Eingängen einer Vergleichsschaltung VS, die im einfachsten Falle ein Exklusiv-ODER-Gatter sein kann, verbunden.To avoid such a hardware failure on gate G1 as soon as possible recognize, the gate G1 is a second gate G2 connected in parallel and the outputs both gates are connected to the inputs of a comparison circuit VS, which is the simplest Trap can be an exclusive-OR gate connected.
Damit wird erreicht, daß, sobald an den Gatterausgängen unterschiedliche Potentiale auftreten, was nur durch einen Hardwarerehler bewirkt werden kann, dieser Fehler durch die Vergleichsschaltung signalisiert wird.This ensures that, as soon as different at the gate outputs Potentials occur, which can only be brought about by a hardware sensor, this one Error is signaled by the comparison circuit.
Die Schaltung nach Fig.2 besitzt neben den beiden Gattern Gl und G2, deren Eingänge jetzt nicht mehr direkt parallelgeschaltet sind, und der VergleichsschaJtung VS zwei parallelgeschaltete Schieberegister SR1 und SR2, welche mit den beider, Gattern so zusammengeschaltet sind, daß das Gatter G1 das Schieberegister SR1 und das Gatter G2 das Schieberegister 3Hr auf seinen Schaltzustand abfragt, so daß zusätzlich zu deri an cien Gattern auftretenden möglichen Elardwarefehlern auf noch die Hardwarefehler erkannt werden, die an den Schieberegistern auftreten können.In addition to the two gates Gl and G2, the circuit according to FIG. whose inputs are now no longer connected directly in parallel, and the comparison circuit VS two shift registers SR1 and SR2 connected in parallel, which are connected to the two Gates are interconnected so that the gate G1, the shift register SR1 and the gate G2 interrogates the shift register 3Hr for its switching state, so that in addition to the possible hardware errors occurring at cien gates to the hardware errors can be detected that can occur at the shift registers.
Fig.3 zeigt eine Schaltungsanordnung nach Fig.2, bei der die Ausgänge der Gatter G1 und G2 mit den Eingängen zweier Speicherschaltungen SP1 und SP2 verbunden sind, die Teil einer sicheren Vergleichsschaltung SVS sind, wie sie z.B.3 shows a circuit arrangement according to FIG. 2, in which the outputs the gates G1 and G2 are connected to the inputs of two memory circuits SP1 and SP2 that are part of a safe comparison circuit SVS, as e.g.
in der DT-OS 23 O1 500 beschrieben ist.is described in DT-OS 23 O1 500.
4 Patentansprüche 2 Blatt Zeichnungen L e e r s e i t e4 claims 2 sheets of drawings R e r s e i t e
Claims (4)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762609107 DE2609107A1 (en) | 1976-03-05 | 1976-03-05 | Data checking circuit monitoring redundancy checking circuit - is used to detect component fault by duplicating register and interrogate gate |
ES456534A ES456534A1 (en) | 1976-03-05 | 1977-03-04 | Data checking circuit monitoring redundancy checking circuit - is used to detect component fault by duplicating register and interrogate gate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762609107 DE2609107A1 (en) | 1976-03-05 | 1976-03-05 | Data checking circuit monitoring redundancy checking circuit - is used to detect component fault by duplicating register and interrogate gate |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2609107A1 true DE2609107A1 (en) | 1977-09-08 |
Family
ID=5971596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762609107 Ceased DE2609107A1 (en) | 1976-03-05 | 1976-03-05 | Data checking circuit monitoring redundancy checking circuit - is used to detect component fault by duplicating register and interrogate gate |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE2609107A1 (en) |
ES (1) | ES456534A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0182134A2 (en) * | 1984-11-20 | 1986-05-28 | Siemens Aktiengesellschaft | Method for operating a fail-safe multi-computer system with some not fail-safe input/output units |
US4959836A (en) * | 1987-12-09 | 1990-09-25 | Siemens Transmission Systems, Inc. | Register robustness improvement circuit and method |
-
1976
- 1976-03-05 DE DE19762609107 patent/DE2609107A1/en not_active Ceased
-
1977
- 1977-03-04 ES ES456534A patent/ES456534A1/en not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0182134A2 (en) * | 1984-11-20 | 1986-05-28 | Siemens Aktiengesellschaft | Method for operating a fail-safe multi-computer system with some not fail-safe input/output units |
EP0182134A3 (en) * | 1984-11-20 | 1988-07-20 | Siemens Aktiengesellschaft Berlin Und Munchen | Method for operating a technically with signal-secure multi-computer system with technically signal-insecure input-output units |
US4959836A (en) * | 1987-12-09 | 1990-09-25 | Siemens Transmission Systems, Inc. | Register robustness improvement circuit and method |
Also Published As
Publication number | Publication date |
---|---|
ES456534A1 (en) | 1978-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2724409C2 (en) | Circuit arrangement for the detection and correction of errors in the transmission of data words | |
DE2260850A1 (en) | ERROR CORRECTION SYSTEM | |
DE2942998A1 (en) | ERROR CORRECTION AND DETECTION ARRANGEMENT | |
DE2421112A1 (en) | MEMORY ARRANGEMENT | |
DE2157829C2 (en) | Arrangement for recognizing and correcting errors in binary data patterns | |
DE2450468C2 (en) | Error correction arrangement for a memory | |
DE2405657A1 (en) | DEVICE FOR DETERMINING TRANSMISSION ERRORS FOR A PCM SYSTEM | |
DE2608435A1 (en) | DEVICE FOR ERROR DETECTION AND ERROR CORRECTION IN DIGITAL DATA PROCESSING SYSTEMS | |
DE1599084A1 (en) | Facility for correcting bug bundles | |
DE2422971C3 (en) | Self-checking circuit for checking a multi-stage register | |
DE2655653C2 (en) | Arrangement for determining the correct assignment of address and memory word in a word-organized data memory | |
EP0127118B1 (en) | Memory control device, in particular for fault tolerant telephone exchange systems | |
DE2609107A1 (en) | Data checking circuit monitoring redundancy checking circuit - is used to detect component fault by duplicating register and interrogate gate | |
EP0922253B1 (en) | Error recognition in a storage system | |
DE69924012T2 (en) | PROCESS AND DEVICE FOR MEMORY DATA ERROR DETECTION AND MEMORY MODULE ERROR DETECTION | |
EP0009600B1 (en) | Method and interface device for carrying out maintenance operations over an interface between a maintenance processor and a plurality of individually testable functional units of a data processing system | |
EP0410270B1 (en) | Method for operating a secure signal transmission interface | |
DE3618087A1 (en) | FAULT-TOLERANT RECEIVER | |
EP0029216B1 (en) | Data transmission device with a buffer memory and devices for data protection | |
DE3205217C1 (en) | Device for protecting the input of a sequence of data messages into a computer | |
DE2025916C3 (en) | Decoding network with error protection and error display | |
DE2142773A1 (en) | Error correction circuit | |
DE3528902A1 (en) | Memory system secured by an EDC code | |
DE1929142B2 (en) | EVALUATION TO DETERMINE THE INFORMATION READ FROM MATRIX MEMORY | |
DE2326873B2 (en) | Error detector for shift registers - detects error by detecting persistence of output state of register |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |