DE2547289C2 - Arrangement for equalizing differential phase errors - Google Patents

Arrangement for equalizing differential phase errors

Info

Publication number
DE2547289C2
DE2547289C2 DE2547289A DE2547289A DE2547289C2 DE 2547289 C2 DE2547289 C2 DE 2547289C2 DE 2547289 A DE2547289 A DE 2547289A DE 2547289 A DE2547289 A DE 2547289A DE 2547289 C2 DE2547289 C2 DE 2547289C2
Authority
DE
Germany
Prior art keywords
output
input
circuit
phase
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2547289A
Other languages
German (de)
Other versions
DE2547289A1 (en
Inventor
Claude Velizy Cluniat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LGT Laboratoire General des Telecommunications
Original Assignee
LGT Laboratoire General des Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LGT Laboratoire General des Telecommunications filed Critical LGT Laboratoire General des Telecommunications
Publication of DE2547289A1 publication Critical patent/DE2547289A1/en
Application granted granted Critical
Publication of DE2547289C2 publication Critical patent/DE2547289C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards

Description

Die Erfindung betrifft eine Anordnung zur Entzerrung differentieller Phasenfehler, nach dem Oberbegriff des Patentanspruchs 1.The invention relates to an arrangement for equalization differential phase error, according to the preamble of claim 1.

Eine solche Anordnung ist aus der US-PS 36 28 162 bekannt. Sie weist eine Entzerrerschaltung mit zwei parallelen Kanälen auf, die von dem zu korrigierenden Signal mit entgegengesetzter Phasenlage durchlaufen werden. Ein Addierer addiert die Ausgangssignaie der beiden Kanäle. In einem der Kanäle ist eine Phasenschiebereinrichtung vorhanden, die einen Widerstand und einen diesem nachgeschaiteten ParaUelschwingkreis enthalt. Der erste Anschluß dieses Schwingkreises liegt an Masse, während sein zweiter Anschluß den Ausgang des betreffenden Kanals bildet. Durch eine solche Anordnung kann die Ausgangsampütude unabhängig von der Signalfrequenz gemacht werden, wenn die den Schwingkreis belastende Impedanz als unendlich groß und die Impedanz der Signalquelle als unendlich klein angenommen wird. Diese Bedingungen sind in der Praxis aber nicht erfüllbar. Bei Fernsehsenderund Fernsehrelaisstationen werden durch die Nichtlinearität der Leitungsendstufen Phasenänderungen hervorgerufen, wenn eine durch ein Videofrequenzsignaigemisch modulierte Hochfrequenzschwingung hoch verstärkt wird. Dieser Fehler tritt insbesondere im Falle des Farbträgers von Farbfernsehsystemen auf, der gleichzeitig mit dem Leuchtdichtesignal übertragen wird, dessen Amplitude einen großen Änderungshub aufweist. Wenn das Leuchtdichtesignal durch die Fernsehsenderausgangsstufen verstärkt wird, verursacht seine Amplitudenänderung eine Phasenänderung des Farbsignals. Diese Änderung wird als »differentielle Phase« bezeichnet und muß mittels eines Phasenentzerrers korrigiert werden.Such an arrangement is known from US Pat. No. 3,628,162. It has an equalizer circuit with two parallel channels through which the signal to be corrected traverses with opposite phase position will. An adder adds the output signals of the two channels. A phase shifter is located in one of the channels present, a resistor and a parallel resonant circuit downstream of this contains. The first connection of this resonant circuit is grounded, while its second connection is the Forms output of the channel concerned. Such an arrangement enables the exit amputee to be independent of the signal frequency if the impedance loading the resonant circuit is considered infinite large and the impedance of the signal source is assumed to be infinitely small. These conditions are but not achievable in practice. In television transmitters and television relay stations, the non-linearity of the line output stages caused phase changes if one is mixed by a video frequency signal modulated high frequency oscillation is highly amplified. This error occurs especially in the case of of the color carrier of color television systems, which are transmitted simultaneously with the luminance signal whose amplitude has a large change swing. When the luminance signal through the television broadcast output stages is amplified, its change in amplitude causes a phase change in the color signal. This change is called the »differential Phase «and must be corrected by means of a phase equalizer.

Die differentielle Phase kann durch Mittel korrigiert werden, die gewöhnlich aber nicht nur auf die differentielle Phase, sondern auch auf die differentielle Verstärkung einwirken. In solchen Fällen müssen dann der Phasen- und der Verstärkungsabgleich in kleinen aufeinander folgenden Schritten ausgeführt werden. Dies ist umständlich und zeitaufwendig.The differential phase can be corrected by means, usually but not limited to the differential Phase, but also affect the differential gain. In such cases, the Phase adjustment and gain adjustment can be carried out in small consecutive steps. this is cumbersome and time consuming.

Aus der DE-AS 11 00 685 ist auch bereits eine Anordnung zur Entzerrung differentieller Phasenfehler bekannt, bei der die Komponenten des Signalgemischs durch einen Bandpaß und durch eine Bandsperre aufgetrennte Kanäle verteilt werden, deren Ausgangssignale anschließend in einem Addierer wieder vereinigt werden. In dem einen der Kanäle ist ein steuerbarer Phasenschieber vorhanden, dessen Phasenverschiebung durch ein Regelsignal bestimmt wird.From DE-AS 11 00 685 there is already an arrangement known for equalizing differential phase errors in which the components of the composite signal Channels separated by a bandpass filter and a bandstop filter are distributed, their output signals are then combined again in an adder. In one of the channels there is a controllable phase shifter present, the phase shift of which is determined by a control signal.

Da bei dieser Anordnung die in dem einen Kanal erfolgende Phasenverschiebung das Signal des anderen Kanals nicht beeinflußt, können die Kanäle getrenntWith this arrangement, the phase shift occurring in one channel is the signal of the other Channel not influenced, the channels can be separated

voneinander abgeglichen werden. Der erforderliche Gesamtaufwand ist jedoch relativ groß.be compared with each other. However, the total effort required is relatively large.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Entzerrung differentieller Piiasenfehler zu schaffen, bei der eine Rückwirkung der Ausregelung der Phasenfehler auf die Verstärkung mit einfachen Maßnahmen vermieden wird.The invention is based on the object of providing an arrangement for equalizing differential polarity errors create, in which a retroactive effect of the compensation of the phase error on the gain with simple measures is avoided.

Diese Aufgabe wird durch die Lehre des Patentanspruchs 1 gelöst.This problem is solved by the teaching of claim 1.

Vorteilh-ste Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.The most advantageous developments of the invention are shown in specified in the subclaims.

Ausführungsbeispiele der Erfindung werden nun unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigen:Embodiments of the invention will now be explained in more detail with reference to the drawing. In the drawing show:

Fig. 1 eine eifindungsgemäße Anordnung zur Entzerrung der differentiellen Phase,1 shows an arrangement according to the invention for equalization the differential phase,

Fig. 2 eine Phasenentzerrungsanordnung ohne Regelschleife, 2 shows a phase equalization arrangement without a control loop,

Fig. 3 eine automatische Phasenentz^rrungsanordnung und3 shows an automatic phase equalization arrangement and

die F i g. 4 und 5 Diagramme zur Erläuterung des Betriebes der in Fig. 1 dargestellten Schaltung.the F i g. 4 and 5 are diagrams for explaining the operation of the circuit shown in FIG.

Ziel der in Fig. 1 dargestellten Phasenentzerrungsschaltung ist es, die Gruppenlaufzeit zu modulieren, die durch einen Vierpol eingeführt wird, welcher ein ZF-Si- 25 gnal empfängt, wobei die Modulation durch ein VF-Signal erfolgt, das für die zu korrigierende Phasenverzerrungen kennzeichnend ist. Die Phasenentzerrung darf — = U keine Amplitudenverzerrung einführen. Die Entzerrer- η 0> schaltung ist folgendermaßen aufgebaut. 30The aim of the phase equalization circuit shown in FIG. 1 is to modulate the group delay which is introduced by a quadrupole which receives an IF signal, the modulation being effected by a VF signal which is characteristic of the phase distortion to be corrected is. The phase equalization must not introduce any amplitude distortion - = U. The equalization η 0> circuit is constructed as follows. 30th

Der Eingang £, der Entzerrerschaltung empfängt das d. h. wenn gilt: ZF-Signal und ist mit dem Entzerrerschaltungsausgang S über zwei parallele Kanäle verbunden. Der erste Kanal ist ein direkter Kanal, der aus einem Widerstand 13 in Reihe mit einem Kondensator 14 besteht, welcher 35 mit der Basis eines NPN-Transistors 15 verbunden ist. Der zweite oder kompensierte Kanal enthält einen NPN-Transistor 27, dessen Basis mit dem Eingang £, und dessen Kollektor mit dem Eingang einer Modulationsschaltung 1 verbunden ist. Die Modulationsschaltung 1 hat zwei parallele Zweige, von denen der eine einen Widerstand 4 enthält und von denen der andere einen Spannungsteiler hat, der in dieser Ausführungsform aus einem Breitbandspartransformator 2 gebildet ist, dessen Zwischenabgriff zwischen den Kollektor des Tran- 45 sistors 27 und Masse geschaltet ist, wobei dieser Abgriff mit einem Kopplungskondensator 3 in Reihe mit einer PIN-Diode 5 verbunden ist, deren Widerstand sich in Abhängigkeit von dem ihrer Katode zugeführten Strom ändert. Die beiden parallelen Zweige sind mit einer 50 ersten Klemme eines Schwingkreises verbunden, der aus einer Spule 6 und einem Kondensator 7 besteht, während die andere Klemme des Schwingkreises an Masse liegt. Die erste Klemme des Schwingkreises, d. h. die Klemme, die den Ausgang der Modulationsschal- 55 tung 1 bildet, ist mit einem Widerstand 8 in Reihe mit einem Kondensator 9 verbunden, der seinerseits mit der Basis eines NPN-Transistors 10 verbunden ist. Die Kollektoren der Transistoren 10 und 15 liegen an Masse. Der Emitter des Transistors 10 ist mit dem Emitter des 60 Transistors 15 über eine Anordnung verbunden, die in Reihe eine Parallelschaltung aus einem Widerstand 11 und einem einstellbaren Kondensator 12 und einen Widerstand 16 enthält. Der Verbindungspunkt der Widerstände 11 und 16 ist mit einer Vorspannungsquelle - V 65 über einen Widerstand 17 verbunden und bildet den Entzerrerschaltungsausgang S. Ein Steuersignal wird an die Klemme E2 angelegt, die mit dem Verbindungs-The input £, of the equalization circuit receives this, ie if the following applies: IF signal and is connected to the equalization circuit output S via two parallel channels. The first channel is a direct channel consisting of a resistor 13 in series with a capacitor 14 which is connected 35 to the base of an NPN transistor 15. The second or compensated channel contains an NPN transistor 27, the base of which is connected to the input £ and the collector of which is connected to the input of a modulation circuit 1. The modulation circuit 1 has two parallel branches, one of which contains a resistor 4 and the other of which has a voltage divider, which in this embodiment is formed from a broadband spare transformer 2, the intermediate tap of which is connected between the collector of the transistor 27 and ground is, this tap is connected to a coupling capacitor 3 in series with a PIN diode 5, the resistance of which changes as a function of the current supplied to its cathode. The two parallel branches are connected to a first terminal of a resonant circuit, which consists of a coil 6 and a capacitor 7, while the other terminal of the resonant circuit is connected to ground. The first terminal of the resonant circuit, ie the terminal which forms the output of the modulation circuit 1, is connected to a resistor 8 in series with a capacitor 9, which in turn is connected to the base of an NPN transistor 10. The collectors of transistors 10 and 15 are connected to ground. The emitter of transistor 10 is connected to the emitter of transistor 15 via an arrangement which contains a parallel connection of a resistor 11 and an adjustable capacitor 12 and a resistor 16 in series. The connection point of the resistors 11 and 16 is connected to a bias voltage source - V 65 via a resistor 17 and forms the equalization circuit output S. A control signal is applied to the terminal E 2 , which is connected to the connection

punki des Kondensators 3 und der Katode der PIN-Diode 5 über einen Widerstand 19 verbunden ist. Die Erfahrung hat gezeigt und Berechnungen haben bestätigt, daß der Vorwärts-Übertragungsleitwert des Vierpols, der aus dem Spannungsteiler 2, der PIN-Diode 5, dem Widerstand 4 und dem Schwingkreis besteht, einen festen Absolutbetrag bei der Resonanzfrequenz des Schwingkreises hat, und zwar unabhängig von dem Wert des veränderlichen Widerstandes der PIN-Diode, daß sich aber die Ableitung der Phase nach der Kreisfrequenz - d. h. die Gruppenlaufzeit bei der Resonanzkreisfrequenz des Schwingkreises — in Abhängigkeit von dem letztgenannten veränderlichen Widerstand ändert.punki of the capacitor 3 and the cathode of the PIN diode 5 is connected via a resistor 19. Experience has shown and calculations have confirmed that the forward transmission conductance of the quadrupole, which is derived from the voltage divider 2, the PIN diode 5, the resistor 4 and the resonant circuit, a fixed absolute value at the resonance frequency of the Resonant circuit, regardless of the value of the variable resistance of the PIN diode, but that the derivation of the phase according to the angular frequency - d. H. the group delay at the resonant angular frequency of the oscillating circuit - depending on the latter variable resistance changes.

Bezeichnet man mit Rs den veränderlichen Widerstand der PIN-Diode, mit Rp den durch den Dämpfungsparallelwiderstand des resonanten Schwingkreises 6, 7 und den Eingangswiderstand der folgenden Stufe gebildeten Widerstand, mit R den Wert des Widerstands 4, mit U die Spannung an dem Eingang der Modulationsschaltung 1 und mit — die an dem Abgriff des Spannungsteilers 2 auftretende Spannung, so ist die Spannung U0 an den Schwingkreisklemmen unabhängig von dem Wert des veränderlichen Widerstandes Rs, wenn gilt R s denotes the variable resistance of the PIN diode, R p denotes the resistance formed by the parallel damping resistance of the resonant circuit 6, 7 and the input resistance of the following stage, R denotes the value of resistance 4, and U denotes the voltage at the input of the modulation circuit 1 and with - the voltage occurring at the tap of the voltage divider 2, the voltage U 0 at the resonant circuit terminals is independent of the value of the variable resistance R s , if applies

woraus sich ergibt:
R = Oi-l) R„. from which results:
R = Oi-l) R ".

Wenn η gleich 2 gewählt wird, so gilt R = R1,. If η is chosen to be 2, then R = R 1,.

Es ist zu erkennen, daß die Verstärkung der Entzerrerschaltung nicht beeinflußt wird, wenn die Phase/Frequenz-Kennlinie derselben verändert wird.It can be seen that the gain of the equalization circuit is not influenced if the phase / frequency characteristic the same is changed.

Die Kurven in Fig. 4 zeigen die Kreisfrequenz-Amplitude- und Kreisfrequenz-Phase-Kennlinien des Vierpols für verschiedene Q-Faktoren: Q1, Q1 und Q3, wobei Q gleichThe curves in FIG. 4 show the angular frequency-amplitude and angular frequency-phase characteristics of the quadrupole for different Q factors: Q 1 , Q 1 and Q 3 , where Q is the same

RcRc

ist und wobei <y0 die Resonanzkreisfrequenz des aus der Induktivität 6, dem Kondensator 7 und dem Widerstandand where <y 0 is the resonance angular frequency of the inductance 6, the capacitor 7 and the resistor

RQ = RpRs/(Rp + RJ R Q = R p R s / (Rp + RJ

gebildeten Schwingkreises ist. Die Änderungen des Q-Faktors sind beschränkt, da der Widerstand RQ seinen Maximalwert hat, wenn Rs = Rp ist. Die Beschränkung ist in der Praxis nicht sehr groß, da JR, sehr viel kleiner als R1, ist. Das Vektordiagramm von Fig. 5 erleichtert das Verständnis der Betriebsweise der Entzerrerschaltung. formed resonant circuit is. The changes in the Q factor are limited because the resistance R Q has its maximum value when R s = R p . The restriction is not very great in practice, since JR, very much smaller than R 1 , is. The vector diagram of Figure 5 facilitates understanding of the operation of the equalization circuit.

bei der Resonanzfrequenz beträgt die Phasenverschiebung zwischen einem Vektor V[, der die Spannung an dem Emitter des Transistors 15 darstellt, und einem Vektor V2, der die Spannung an dem Emitter des Transistors 10 darstellt, 180°. Ein Vektor %, der die Spannungat the resonance frequency, the phase shift between a vector V [, which represents the voltage at the emitter of transistor 15, and a vector V 2 , which represents the voltage at the emitter of transistor 10, is 180 °. A vector % representing the tension

an dem Ausgang S darstellt und der, mit Ausnahme einer Konstanten, gleich V1 + V1 ist, ist mit dem Eingangssignal in Phase.at the output S and which, with the exception of one constant, is equal to V 1 + V 1 , is in phase with the input signal.

Bei einer Kreisfrequenz ω in der Nähe von ω0 erzeugt die Änderung der Gruppenlaufzeit bei der Kreisfrequenz ω0 eine Phasenverschiebung bei ω der Spannung an dem Emitter des Transistors 10, wobei die Phasenverschiebung von dem Q-Faktor der Schaltung abhängt. Der Summenvektor ist um einen Betrag A β» gegenüber dem Eingangsspannungsvektor (kolinear zu V\) phasenverschoben. Die Modulation der Gruppenlaufzeit bei der Kreisfrequenz ω0 erzeugt deshalb eine Phasenmodulation bei der Kreisfrequenz ω (ϊ| und V} werden bei der Kreisfrequenz ω zu V1 bzw. V\). Diese Phasenverschiebung macht es möglich, diedurch Ausgangsleistungsänderungen eingeführte ditTerentieiie Phase zu kompensieren.At an angular frequency ω in the vicinity of ω 0 produces the change of the group delay at the angular frequency ω 0 is a phase shift in ω of the voltage at the emitter of transistor 10, wherein the phase shift of the Q-factor of the circuit is dependent. The sum vector is phase shifted by an amount A β »compared to the input voltage vector (colinear to V \). The modulation of the group delay at the angular frequency ω 0 therefore generates a phase modulation at the angular frequency ω (ϊ | and V } become V 1 and V \, respectively, at the angular frequency ω. This phase shift makes it possible to compensate for the dither phase introduced by output power changes.

Die Resonanzkreisfrequenz ω0 kann größer oder kleiner als die Kreisfrequenz des zu korrigierenden Signals gewählt werden.The resonant angular frequency ω 0 can be selected to be greater or smaller than the angular frequency of the signal to be corrected.

In dem Fall des Farbträgers eines Farbfernsehsystems mit einer Zwischenfreyuenz F1 (z. B. F1 = 32,7 MHz und der Hilfsträgerfrequenz F = 4,43 MHz) variieren die Ergebnisse der Wahl der Resonanzkreisfrequenz je nachdem, ob O)0 größer oder kleiner als ω = 2 π (F1 + F) ist, denn die Erfahrung hat gezeigt, daß, wenn ω0 kleiner als ω für einen Phasenverschiebungsbereich A φ = 40° ist, was einem Entzerrungsbereich von ±20° entspricht, die entsprechende Änderung der differentiellen Verstärkung bei der Farbträgerfrequenz ±2 % beträgt, während bei niedrigen Frequenzen die Verstärkungsänderungen höchstens 3 % betragen. Andererseits, wenn ω0 größer als ω für ein und denselben Phasenverschiebungsbereich ist, betragen die differentiellen Verstärkungsänderungen bei der Farbträgerfrequenz höchstens ±0,5% und die Niederfrequenzverstärkung ändert sich wieder im Umfang von höchstens 3 %. Vorzugsweise sollte deshalb die Resonanzkreisfrequenz ω0 höher sein als die Kreisfrequenz des Signals, das korrigiert werden soll.In the case of the color carrier of a color television system with an intermediate frequency F 1 (e.g. F 1 = 32.7 MHz and the subcarrier frequency F = 4.43 MHz), the results of the choice of the resonant angular frequency vary depending on whether O) 0 is greater or greater is smaller than ω = 2 π (F 1 + F) , because experience has shown that if ω 0 is smaller than ω for a phase shift range A φ = 40 °, which corresponds to an equalization range of ± 20 °, the corresponding change the differential gain at the color subcarrier frequency is ± 2%, while at low frequencies the gain changes are at most 3%. On the other hand, if ω 0 is greater than ω for one and the same phase shift range, the differential gain changes at the color subcarrier frequency are at most ± 0.5% and the low frequency gain again changes by at most 3%. The resonance angular frequency ω 0 should therefore preferably be higher than the angular frequency of the signal that is to be corrected.

((U0 - ω) muß klein sein, wenn die durch die Entzerrerschaltung vorgenommene Phasenkompensation sich im wesentlichen linear in Abhängigkeit von Änderungen des Q-Faktors ändern soll, der sich linear in Abhängigkeit von Rs ändert (wobei R1, sehr viel größer als Rs ist). In der Praxis ist die sich ergebende Entzerrungsdynamik mit den durch den Ausgangsverstärker eingeführten Phasenänderungen kompatibel.((U 0 - ω) must be small if the phase compensation carried out by the equalization circuit is to change essentially linearly as a function of changes in the Q factor, which changes linearly as a function of R s (where R 1 , very much larger as R s ) In practice, the resulting equalization dynamics are compatible with the phase changes introduced by the output amplifier.

Wenn eine Modulation der Phasenentzerrung um einen Mittelwert herum stattfinden soll, z. B. umIf a modulation of the phase equalization is to take place around an average value, e.g. B. to

A φ
zwischen 0 und A φ und nicht zwischen A φ
between 0 and A φ and not between

undand

A φA φ
11

so muß die PIN-Diode mit Hilfe eines Potentiometers 18 vorgespannt werden, dessen Klemmen mit Masse und mit der Vorspannungsquelle - V verbunden sind. Der verstellbare Anschluß des Potentiometers 18 ist mit dem Eingang Ei verbunden. Es wird deshalb der der Klemme E2 zugeführten Modulation ein konstanter Strom überlagert. Die resultierende konstante Gruppenlaufzeit wird kompensiert, indem in die Schaltung, welche die differentielle Phasenentzerrungsschaltung enthält, eine oder mehrere herkömmliche Gruppenlaufzeitkompensationsglieder eingefügt werden. Die Verzögerung, die durch den Transistor 27 in dem kompensierten Kanal hervorgerufen wird, kann durch den einstellbaren Kondensator 12 kompensiert werden, s Fig. 2 zeigt einen Phasenentzerrer, bei welchem die Eigenschaften der mit Bezug auf Fig. 1 beschriebenen Phasenentzerrerschaltung ausgenutzt werden und der eine Vorentzerrung der differentiellen Phase durch Modulation des Stroms in der PIN-Diode durch Teile des VF-Signals bewirkt, die oberhalb eines ersten Schwellenwertes oder unterhalb eines zweiten Schwellenwertes liegen, und in den HF-Verstärker Phasenverzerrungen einführt.
Der Eingang 20 in F i g. 2 ist ein Eingang für den Empfang des vollständigen Video-Signals und er ist mit einem Eingang einer auf einer Zwischenfrequenz arbeitenden üblichen Modulators 21 verbunden, welcher über seinen zweiten Eingang ein sinusförmiges ZF-Signal empfängt, beispielsweise mit 32,7 MHz. Der Modulatorausgang ist mit dem Eingang E1 einer Entzerrerschaltung 22 der oben beschriebenen Art verbunden. Der Entzerrereingang 20 ist außerdem mit dem Eingang einer Verzögerungsleitung 23 verbunden, welche eine Verzögerung hervorruft, die gleich der Laufzeit des Modulators 21 ist. Der Ausgang der Verzögerungsleitung 23 ist mit dem Eingang einer ersten Abkappschaltung 24 verbunden, welche diejenigen Teile des an sie angelegten Video-Signals auswählt, deren Werte oberhalb einer einstellbaren Schwellenspannung V1 liegen.so the PIN diode must be biased with the aid of a potentiometer 18, the terminals of which are connected to ground and to the bias source - V. The adjustable connection of the potentiometer 18 is connected to the input Ei . A constant current is therefore superimposed on the modulation applied to terminal E 2. The resulting constant group delay is compensated by inserting one or more conventional group delay compensation elements into the circuit which contains the differential phase equalization circuit. The delay caused by the transistor 27 in the compensated channel can be compensated for by the adjustable capacitor 12, s FIG Pre-equalization of the differential phase effected by modulating the current in the PIN diode by parts of the VF signal which are above a first threshold value or below a second threshold value, and introduces phase distortions into the RF amplifier.
The input 20 in FIG. 2 is an input for receiving the complete video signal and it is connected to an input of a conventional modulator 21 which operates at an intermediate frequency and which receives a sinusoidal IF signal via its second input, for example at 32.7 MHz. The modulator output is connected to the input E 1 of an equalization circuit 22 of the type described above. The equalizer input 20 is also connected to the input of a delay line 23, which causes a delay which is equal to the transit time of the modulator 21. The output of the delay line 23 is connected to the input of a first clipping circuit 24 which selects those parts of the video signal applied to it whose values are above an adjustable threshold voltage V 1 .

Der Ausgang der Verzögerungsleitung 23 ist außerdem mit einer zweiten Abkappschaltung 2S verbunden, welche diejenigen Teile des Video-Signals auswählt, die unterhalb einer weiteren einstellbaren Schwellenspannung V1 liegen. Die Ausgänge der beiden Abkappschaitungen sind mit den Eingängen eines Addierers 26 verbunden, dessen Ausgang mit dem Eingang E2 der Entzerrerschaltung 22 verbunden ist.The output of the delay line 23 is also connected to a second clipping circuit 2S which selects those parts of the video signal which are below a further adjustable threshold voltage V 1 . The outputs of the two cut-off circuits are connected to the inputs of an adder 26, the output of which is connected to the input E 2 of the equalization circuit 22.

Grundsätzlich enthält jede Abkappschaltung einen Operationsverstärker mit zwei Ausgängen, die ein erstes Signal, welches denjenigen Teil des Video-Signals wiedergibt, dessen Amplitude oberhalb (oder unterhalb) eines bestimmten Schwellenwertes liegt, der auf den Wert Null gebracht wird, bzw. ein zweites Signal liefern, welches zu dem ersten Signal entgegengesetzt ist.Basically, each clipping circuit contains an operational amplifier with two outputs, one first signal, which reproduces that part of the video signal whose amplitude is above (or below) a certain threshold value, which is brought to the value zero, or deliver a second signal, which is opposite to the first signal.

Ein einstellbares Potentiometer, das mit den beiden Ausgängen des Operationsverstärkers verbunden ist, liefert an seinem Ausgang ein Signal, welches sich zwischen 0, wenn der Potentiometerschleifer in seiner Mittelstellung ist, und dem einen oder dem anderen der beiden Signale ändert, wenn der Schleifer direkt mit dem einen oder dem anderen der beiden Ausgänge verbunden wird.An adjustable potentiometer that is connected to the two outputs of the operational amplifier, supplies a signal at its output, which is between 0 when the potentiometer slider is in its middle position is, and one or the other of the two signals changes when the grinder is directly using connected to one or the other of the two outputs.

Die Verstellung jedes der Potentiometer ist der Amplitude und der Ändeningsrichtung der durch die Stufe hervorgerufenen differentiellen Phase zugeordnet. Dieses Merkmal ist eine mehr besondere Maßnahme des Kompensieren der differentiellen Phase, einerlei welche (positive oder negative) Modulation durch den Modulator 21 vorgenommen werden kann.The adjustment of each of the potentiometers is the amplitude and the direction of change of the stage caused differential phase assigned. This feature is a more special measure of the Compensating for the differential phase, regardless of which modulation (positive or negative) by the Modulator 21 can be made.

Der der PIN-Diode zugeführte veränderliche Strom, der dem Vorspannungsstrom überlagert wird, welcher einen bestimmten Wert der durch die Entzerrerschaltung eingeführten Gruppenlaufzeit festlegt, ist ein Mittel zum Modulieren dieser Gruppenlaufzeit.The variable current supplied to the PIN diode superimposed on the bias current, which defines a certain value of the group delay introduced by the equalization circuit is an average to modulate this group delay.

Fig. 3 zeigt einen Phasenentzerrer, bei welchem die Eigenschaften der oben beschriebenen Entzerrerschaltung ausgenutzt werden. Der Phasenentzerrer enthält eine Regelschleife, um eine genaue und automatischeFig. 3 shows a phase equalizer in which the characteristics of the equalizer circuit described above be exploited. The phase equalizer contains a control loop to ensure an accurate and automatic

differentielle Phasenentzerrung sicherzustellen. Der Entzerrereingang 30 empfängt das Ausgangssignal eines auf einer Zwischenfrequenz arbeitenden Modulators und ist mit dem Eingang Ex einer Entzerrerschaltung 31 der mit Bezug auf F i g. 1 beschriebenen Art verbunden. Der Ausgang 5 der Entzerrerschaltung 31 ist mit einem Eingang eines Frequenzumsetzers 32 verbunden, dessen zweiter Eingang ein HF-Signal empfängt. Der Ausgang des Umsetzers 32 ist mit dem Eingang eines Ausgangsverstärkers 33 verbunden, der eine Verstärkung G und eine Phase Φ hat, wobei G und Φ sich mit der Ausgangsspannung us des Verstärkers 33 ändern:ensure differential phase equalization. The equalizer input 30 receives the output signal of a modulator operating at an intermediate frequency and is connected to the input E x of an equalizer circuit 31 with reference to FIG. 1 described type connected. The output 5 of the equalization circuit 31 is connected to an input of a frequency converter 32, the second input of which receives an RF signal. The output of the converter 32 is connected to the input of an output amplifier 33, which has a gain G and a phase Φ , where G and Φ change with the output voltage u s of the amplifier 33:

1010

1515th

Der Ausgang des Frequenzumsetzers 32 ist außerdem mit dem Eingang eines Phasenschiebers 34 verbunden, welcher eine Phasenverschiebung φ des an ihn angelegten Signals erzeugt, wobei φ die Phasenverschiebung angibt, die von dem Wert des durch den Verstärker 33 eingeführten Signals unabhängig ist. Der Ausgang des Phasenschiebers 34 ist mit dem Eingang eines Demodulators 35 verbunden, dessen Ausgang mit dem Eingang einer Verzögerungsleitung 36 verbunden ist, welche das an sie angelegte Signal um eine Zeit verzögert, die gleich der Laufzeit des Verstärkers ist. Der Ausgang des Verstärkers 33 ist mit dem Eingang einer Dämpfungsschaltung 37 verbunden, welche einen Dämpfungsfaktor von Mg hat. Der Ausgang der Dämpfungsschaltung 37 ist mit dem Eingang eines Demodulators 38 verbunden. The output of the frequency converter 32 is also connected to the input of a phase shifter 34 which produces a phase shift φ of the signal applied to it, where φ indicates the phase shift which is independent of the value of the signal introduced by the amplifier 33. The output of the phase shifter 34 is connected to the input of a demodulator 35, the output of which is connected to the input of a delay line 36 which delays the signal applied to it by a time equal to the delay time of the amplifier. The output of the amplifier 33 is connected to the input of an attenuation circuit 37 which has an attenuation factor of Mg . The output of the damping circuit 37 is connected to the input of a demodulator 38.

Die Ausgänge des Demodulators 38 und der Verzögerungsleitung 36 sind mit dem einen bzw. mit dem anderen Eingang eines Phasenkomparators 39 verbunden, welcher ein Signal liefert, dessen Amplitude proportional zu der Phasenverschiebung zwischen den beiden an die Komparatoreingänge angelegten Signalen ist. Der Phasenkomparatorausgang ist mit dem Eingang E2 der Entzerrerschaltung 31 verbunden.The outputs of the demodulator 38 and the delay line 36 are connected to one and the other input of a phase comparator 39, which supplies a signal whose amplitude is proportional to the phase shift between the two signals applied to the comparator inputs. The phase comparator output is connected to the input E 2 of the equalization circuit 31.

In einer abgewandelten Ausführungsform kann der Phasenkomparator durch einen einfachen Komparator ersetzt werden, der ein Signal liefert, welches gleich der Differenz zwischen den durch die Demodulatoren 35 und 38 demodulierten Signale ist.In a modified embodiment, the Phase comparator can be replaced by a simple comparator which delivers a signal which is equal to the Difference between the signals demodulated by demodulators 35 and 38 is.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

4545

5050

1515th

•Ο• Ο

1515th

ί-?3ί-? 3

· - - ,K "Jh ~jy „ γ* ^ - · - -, K "Jh ~ jy" γ * ^ -

Claims (5)

Patentansprüche:Patent claims: 1. Anordnung zur Entzerrung differentieller Phasenfehler, mit einer zwei parallele Kanäle enthalten- s den Entzerrerschaltung, deren Kanäle das zu korrigierende Signal mit entgegengesetzter Phasenlage durchläuft, und mit einem Addierer, dessen erster Eingang mit dem Ausgang des einen Kanals und dessen zweiter Eingang mit dem Ausgang des anderen Kanals verbunden ist, wobei einer der Kanäle eine Phasenschiebereinrichtung mit einem Widerstand und einem diesem nachgeschalteten Schwingkreis enthält, dessen erster Anschluß an Masse liegt und dessen zweiter Anschluß mit dem Ausgang dieses Kanals verbunden ist, dadurch gekennzeichnet, daß der Widerstand (4) durch einen Schaltungszweig überbrückt ist, der einen Spannungsteiler (2) und ein diesem nachgeschaltetes steuerbares Widerstandselement (5) sowie einen1. Arrangement for equalization of differential phase errors, with a two parallel channels included - s the equalization circuit, the channels of which carry the signal to be corrected with the opposite phase position runs through, and with an adder, the first input of which is connected to the output of a channel and whose second input is connected to the output of the other channel, one of the channels a phase shifter device with a resistor and an oscillating circuit connected downstream of this contains, whose first connection is to ground and whose second connection to the output of this Channel is connected, characterized in that the resistor (4) by a Circuit branch is bridged, which has a voltage divider (2) and a downstream one controllable resistance element (5) and one S. Steuereingang (£2) aufweist, an den ein Regelsignal '"angelegt ist, und daß der Widerstand (4) den Wert R = (n-l) Rp aufweist, worin Rp der Dämpfungswiderstand des Schwingkreises (6,7) und η das Teilerverhältnis des Spannungsteilers (2) ist, so daß die 2S Impedanz der Phasenschiebereinrichtung bei der Resonanzfrequenz des Schwingkreises (6, 7) unabhängig von dem Wert des steuerbaren Widerstandselementes (5) ist, welches die Phasenverschiebung der Resonanzfrequenz bestimmt. S. control input (£ 2 ) to which a control signal '"is applied, and that the resistor (4) has the value R = (nl) R p , where R p is the damping resistance of the resonant circuit (6,7) and η is the division ratio of the voltage divider (2) so that the 2S impedance of the phase shifter device at the resonance frequency of the oscillating circuit (6, 7) is independent of the value of the controllable resistance element (5), which determines the phase shift of the resonance frequency. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Teilerverhältnis (n) des Spannungsteilers (2) gleich 2 ist, daß das steuerbare Widerstandselement (5) eine PIN-Diode ist und daß der Wert des Widerstandes (R) gleich dem Dämpfungswiderstand (Rp) des Schwingkreises (6, 7) ist.2. Arrangement according to claim 1, characterized in that the division ratio (n) of the voltage divider (2) is equal to 2, that the controllable resistance element (5) is a PIN diode and that the value of the resistor (R) is equal to the damping resistor ( R p ) of the resonant circuit (6, 7). 3. Anordnung nach Anspruch 2, bei welcher die Entzerrerschaltung in einem herkömmlichen Farbfernsehsender zwischen einem auf einer Zwischenfrequenz arbeitenden Modulator und einem Frequenzumsetzer eingefügt ist, welchem eine Ausgangsverstärkerstufe mit einer Verstärkung G zum Vorentzerren der durch diese Ausgangsstufe hervorgerufenen Phasenverzerrungen des Farbträgers nachgeschaltet ist, dadurch gekennzeichnet, daß der Schwingkreis (6, 7) auf eine Frequenz abgestimmt ist, die nahe bei der Summe der Zwischenfrequenz und der Farbträgerfrequenz liegt und daß eine Steueranordnung (34,35,37,38,39) vorgesehen ist, deren Ausgang das Regelsignal liefert.3. Arrangement according to claim 2, in which the equalization circuit is inserted in a conventional color television transmitter between a modulator operating at an intermediate frequency and a frequency converter, which is followed by an output amplifier stage with a gain G for pre-equalizing the phase distortions of the color carrier caused by this output stage, characterized that the resonant circuit (6, 7) is tuned to a frequency which is close to the sum of the intermediate frequency and the color carrier frequency and that a control arrangement (34,35,37,38,39) is provided, the output of which supplies the control signal. 4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuereinrichtung (23,24, 25,26) einen Eingang zum Empfangen des dem Sender zugeführten Videofrequenzsignals, eine Verzögerungsleitung (23) zum Kompensieren der Modulatorlaufzeit und zwei Abkappschaltungen (24, 25) zum Auswählen der positiven bzw. negativen Spitzen des Videofreqcenzsignals enthält, wobei die Ausgänge der Abkappschaltungen (24,25) mit dem einen bzw. mit dem anderen Eingang eines Additrers (26) verbunden sind, dessen Ausgang das Regelsignal abgibt.4. Arrangement according to claim 3, characterized in that the control device (23,24, 25,26) an input for receiving the video frequency signal fed to the transmitter, a delay line (23) to compensate for the modulator delay and two clipping circuits (24, 25) to select the positive and negative peaks, respectively of the video frequency signal, the outputs of the clipping circuits (24,25) with the one or the other input of an adder (26), the output of which is the control signal gives away. 5. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuereinrichtung zwei weitere Kanäle enthält, daß der Eingang des ersten dieser Kanäle mit dem Eingang der Ausgangsverstärkerstufe (33) und der Eingang des zweiten dieser Kanäle mit dem Ausgang der Ausgangsverstärkerstufe (33) verbunden ist, daß der erste weitere Kanal eine Phasenschieberschaltung (34) in Reihe mit einem Demodulator (35) und einer Verzögerungsleitung (36) zum Kompensieren der Laufzeit der Ausgangsverstärkerstufe (33) enthält, daß der zweite weitere Kanal eine Dämpfungsschaltung (37) mit dem Dämpfungsfaktor l/g in Reihe mit einem Demodulator (38) enthält und daß die Ausgänge der weiteren Kanäle mit dem einen bzw. mit dem anderen Eingang eines Phasenkomparators (39) verbunden sind, dessen Ausgang das Regelsignal abgibt.5. Arrangement according to claim 3, characterized in that the control device has two more Channels contains that the input of the first of these channels with the input of the output amplifier stage (33) and the input of the second of these channels with the output of the output amplifier stage (33) is connected that the first further channel a phase shift circuit (34) in series with a demodulator (35) and a delay line (36) to compensate for the delay time of the output amplifier stage (33) contains that the second further channel has an attenuation circuit (37) with the attenuation factor l / g in series with a demodulator (38) and that the outputs of the other channels with one or the other input a phase comparator (39) are connected, the output of which emits the control signal.
DE2547289A 1974-10-22 1975-10-22 Arrangement for equalizing differential phase errors Expired DE2547289C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7435448A FR2299759A1 (en) 1974-10-22 1974-10-22 DIFFERENTIAL PHASE CORRECTION DEVICE AND TELEVISION TRANSMITTER INCLUDING SUCH A DEVICE

Publications (2)

Publication Number Publication Date
DE2547289A1 DE2547289A1 (en) 1976-04-29
DE2547289C2 true DE2547289C2 (en) 1985-02-28

Family

ID=9144356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2547289A Expired DE2547289C2 (en) 1974-10-22 1975-10-22 Arrangement for equalizing differential phase errors

Country Status (8)

Country Link
AR (1) AR205843A1 (en)
BR (1) BR7506881A (en)
CA (1) CA1029096A (en)
DE (1) DE2547289C2 (en)
ES (1) ES441956A1 (en)
FR (1) FR2299759A1 (en)
GB (1) GB1509595A (en)
IN (1) IN155506B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2520572B1 (en) * 1982-01-28 1986-01-17 Lgt Lab Gen Telecomm SYSTEM FOR CORRECTING NON-LINEARITIES BY PREMODULATION IN INTERMEDIATE FREQUENCIES IN TELEVISION EQUIPMENT
GB2164823A (en) * 1984-09-17 1986-03-26 Philips Electronic Associated Television transmitter
CN100396454C (en) * 2003-01-29 2008-06-25 三星钻石工业股份有限公司 Vacuum suction head
JP6779391B1 (en) * 2019-04-25 2020-11-04 三菱電機株式会社 Doherty amplifier and communication equipment
CN117609133A (en) * 2024-01-22 2024-02-27 南京国兆光电科技有限公司 MIPI high-speed channel circuit with offset self-calibration function and calibration method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1100685B (en) * 1959-12-01 1961-03-02 Fernseh Gmbh Method for compensating the differential phase changes of color subcarriers of color television transmission systems with frequency modulation
NL6909969A (en) * 1968-07-02 1970-01-06
DE2060526B1 (en) * 1970-12-09 1971-11-18 Fernseh Gmbh Circuit arrangement for setting the phase position of an alternating voltage

Also Published As

Publication number Publication date
IN155506B (en) 1985-02-09
DE2547289A1 (en) 1976-04-29
BR7506881A (en) 1976-08-17
GB1509595A (en) 1978-05-04
CA1029096A (en) 1978-04-04
AR205843A1 (en) 1976-06-07
FR2299759A1 (en) 1976-08-27
ES441956A1 (en) 1977-04-01
FR2299759B1 (en) 1977-10-28

Similar Documents

Publication Publication Date Title
DE3315358C2 (en) Signal comparison circuit
DE2645018A1 (en) ADAPTIVE AMPLITUDE EQUALIZER
DE3237421C2 (en) Arrangement for automatic and manual regulation of the high-frequency steepening content of a video signal
DE2658311C3 (en) Controllable phase shifter
DE2649933A1 (en) CONTROLLED OSCILLATOR
DE2622954C2 (en) Circuit arrangement which can be used to correct distortions caused by non-linearities in a transmission system
EP0582275A1 (en) Method for generating a distortion-free frequency modulated signal and device for implementing such a method
EP0098015A2 (en) Circuit arrangement for increasing the edge sharpness of a video signal
DE2060856A1 (en) Current divider circuit
DE2547289C2 (en) Arrangement for equalizing differential phase errors
DE2705578B2 (en) Power amplifier circuit
DE2322337C3 (en) Transmission system for angle-modulated signals
DE2238246A1 (en) TELEVISION RECEIVER WITH SYNCHRONOUS DETECTOR
DE2347652A1 (en) SWITCHING CIRCUIT
DE2142661C3 (en) Demodator circuit for angle-modulated electrical oscillations
DE1462468A1 (en) Message transmission or recording system, particularly for color television
DE2241060A1 (en) AMPLIFIER CIRCUIT FOR A CABLE TV SYSTEM
DE3237422C2 (en) Frequency selective signal processing circuit
DE2821773A1 (en) SYNCHRONOUS DETECTOR
DE2318260C3 (en) Circuit arrangement for signal processing in frequency diversity reception
EP0278566B1 (en) Circuit arrangement for the selective connection of signal sources to a signal collector
DE2601366C2 (en) Arrangement for the compensation of linearity errors
DE2044009A1 (en) Secam color television receiver
DE2026749A1 (en) Automatic frequency control device for a television receiver
DE1079702B (en) Circuit for the automatic equalization of an FM transmission system

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition