DE2547178A1 - Verfahren zum gesicherten austausch von daten in informationsverarbeitungsanlagen - Google Patents

Verfahren zum gesicherten austausch von daten in informationsverarbeitungsanlagen

Info

Publication number
DE2547178A1
DE2547178A1 DE19752547178 DE2547178A DE2547178A1 DE 2547178 A1 DE2547178 A1 DE 2547178A1 DE 19752547178 DE19752547178 DE 19752547178 DE 2547178 A DE2547178 A DE 2547178A DE 2547178 A1 DE2547178 A1 DE 2547178A1
Authority
DE
Germany
Prior art keywords
address
addressing
data
addressed
call
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752547178
Other languages
English (en)
Inventor
Werner Dipl Ing Bizer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri France SA
Original Assignee
BBC Brown Boveri France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri France SA filed Critical BBC Brown Boveri France SA
Priority to DE19752547178 priority Critical patent/DE2547178A1/de
Priority to CH1308076A priority patent/CH593519A5/xx
Priority to FI762998A priority patent/FI762998A/fi
Publication of DE2547178A1 publication Critical patent/DE2547178A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1497Details of time redundant execution on a single processing unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1608Error detection by comparing the output signals of redundant hardware
    • G06F11/1625Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Description

  • Verfahren zum gesicherten Austausch von Daten in
  • Informationsverarbeitungsanlagen" Die Erfindung bezieht sich auf ein Verfahren zum gesicherten Austausch von Daten in Information sverarbei tungsanlagen zwischen den einzelnen Systembaugruppen und findet Anwendung beispielsweise bei Rechnern, programmierbaren Steuerungen und Fernwirkanlagen.
  • In modernen Informationsverarbeitungsanlagen ist es üblich, Daten zwischen den einzelnen Systembaugruppen, im weiteren Text als Werk bezeichnet, über ein busline-System aussutauschen. Eine Systembaugruppe bzw. z Werk kann dabei beispielsweise ein Zentralprozessor, Speicher, Stanze, Ein/Ausgabe-Gerätetc. sein. Als busline-System wird ein Bündel von Leitungen bezeichnet, über welches der Austausch von Adreßinformationen, Prozeßinformationen und Steuersignalen zwischen beliebigen Werken erfolgt.
  • Soll ein Datenaustausch zwischen zwei beliebigen Werken stattfinden, so legt z.B. der Zentralprozessor die gewünschte Werkadresse auf die busline und ein zusätzliches Signal auf eine Steuerleitung. Durch dieses zusätzliche Signal auf der Steuerleitung wird bestimmt, ob Daten in das adressierte Werk eingeschrieben oder aus diesem ausgelesen werden sollen.
  • Dieses bekannte Verfahren hat den Nachteil, daß bei einem einfachen Fehler in dem Zentralprozessor, den Werken oder auf den leitungen der Datenaustausch mit einem unerwünsch0 ten, fälschlicherweise reagierenden Werk stattfinden kann, Chne daß der Fehler sofort bemerkt wird.
  • Um Fehler auszuschließen ist es auch bekannt, zwei Systeme nebeneinander zu installieren. Bei diesem redundanten Verfahren arbeiten beide Systeme nach dem gleichen Programm.
  • Die Ausgangssignale bzw. die Ergebnisse beider Systeme werden in einer nachgeschalteten Sicherheitsschaltung auf Gleichheit überprüft. Diese Methode ist zwar sehr sicher aber auch sehr aufwendig und teuer. Ein zusätzlicher Nachteil besteht in dem Aufwand für die Synchronisierung der beiden Systeme.
  • Bekannt ist auch ein Steuerverfahren nach der Bezeichnung "Select Before Operate" (SBO). Hier wird bei der Steuerung eines Prozeßteils zuerst der vorgegebene Weg angewählt, dann wird aus dem Prozeß über ein Eingabewerk die information wieder zurück in den Prozessor geschickt und hier auf Ubereinstimmung verglichen. Wenn Übereinstimmung erzielt ist, wird ein Freigabesignal ausgegeben und erst dann der eigenthohe Befehl-sLmpulsX Durch dieses SBO-Verfahren ist zwar eine Steuerrichtung vollständig zu sichern, eine Sicherung der Überwachungsrichtung ist allerdings nicht möglich. Der zusätzliche Aufwand durch die Sgnalru-.ckfuhrung ist ebenfalls hinderlich. Durch die Schleife über den äußeren Prozeß und wieder zurück zum Prozessor tritt eine zeitliche Verzögerung auf, die sehr oft unerwünscht ist.
  • Auch eine Codierung der Adressen für die Systemteile ist bekannt. Dieser prüfbare Code wird auch über die busline übertragen. Nachteilig ist hierbei, daß prutfbare Adressencode übertragen werden müssen und an Jeder Empfangsstelle ausgewertet werden müssen. Die hierfür zusätzlich benötigten Schaltkreise verteuern die gesamte Anlage. Eine Übertragung mit seriellen Daten durch ein busline-System wird beispielsweise in "elektronik praxis" April 1975 S. 7 bis 11 beschrieben.
  • Es ist deshalb Aufgabe der Erfindung, den Datenaustausch innerhalb eines Systems auf einfache Art und Weise zu sichern, unabhängig davon, ob Daten aus- oder eingegeben werden.
  • Erfindungsgemäß wird dies dadurch erreicht, daß im Ablauf des Datenaustausches zwischen den Systembaugruppen zusätzlich ZU den Zuständen Adresse schreiben" und daten schreiben bzw.
  • lesen" ein weiterer Zustand "Adresse lesen" eingeführt wird.
  • Weitere Merkmale sind aus den Unteransprüchen ersichtlich.
  • Vorteilhaft nach dem erfindungsgemäßen Verfahren ist der geringe Bauteileaufwand gegenüber dem redundanten oder dem SBO-Verfahren bei gleichzeitiger Sicherung der Ein- oder Aus gaberichtung. Gegenüber dem Verfahren mit codierten Adressen besteht der Vorteil in freizügiger Verwendung von gesicherten und ungesicherten Codes auf der Übrtragungsleitung.
  • Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird nachstehend-anhand der Zeichnung näher erläutert.
  • An ein gemeinsames busline-System 1 sind mehrere Systembaugruppen oder Werke angeschlossen. So ist ein Zentralprozessor 2, ein Speicher 3 und weitere Werke 4 und 5 im Ausführungsbeispiel vorhanden. Über das busline-System werden zwischen den einzelnen Systembaugruppen oder Werken Adressen, Daten und Steuersignale übertragen. So werden beispielsweise die Steuerleitungen innerhalb des busline-Systems D-nutzt, um eine Adressierung der Werke vorzunehmen, und über die Datenleitungen wird die Information zwischen den Werken ausgetauscht.
  • Erfindungsgemäß werden über die Steuerleitungen des busline-Systems die steuersignale "Adresse schreiben", "Adresse lesen", "Daten schreiben", "Daten lesen" ausgegeben.
  • Der Ablauf des durch die Adressierung eingeleiteten Prozesses geschieht wie folgt.
  • Beispielsweise teilt der Prozessor 2 als adressierendes Gerät über die Adresse mit, mit wem korrespondier-t werden soll. Das adressierte, aufgerufene Werk 4 teilt dem Prozessor mit, das es angesprochen wurde und gibt eine Antwortadresse an den Prozessor 2 zurück. Im Prozessor 2 werden die Aufrufadresse und die Antwortadresse verglichen und bei Gleichheit wird die eigentliche Information ausgegeben, wobei zum Austausch der Informationen das gleiche Verfahren wie für die Adressierung angewendet werden kann. Aufrufadresse und Antwertadresse können aus Sicherheitsgründen unterschiedlichen Codes zuge ordnet sein.
  • In dem Speicher 3 sind die Aufruadressen und die Antwortadressen der Werke in getrennten und unterschiedlichen Speicherzellen bzw. Speicherbereichen abgelegt. Das bedeutet, daß der Prozessor 2 für die Aufrufadresse eines bestimmten Werkes eine andere Speicherzelle anwählen muß als für die Antwortadresse desselben Werkes. Dies bedeutet zusätzlich Sicherung des Speicherbereiches.
  • Im einzelnen erfolgt beispielsweise die Informationübermittlung vom Speicher 3 zum Werk 4 auf folgende Art.
  • Von dem adressierenden Gerät, beispielsweise dem Prozessor 2, wird gemäß einem vorgegebenen Programm aus einer Zelle des Speichers 3 die Aufrufadresse des gewünschten Werkes 4, z.B.
  • eines Ausgabegerätes, entnommen und auf die Adressenleitungen des busline-Systems aufgeschaltet. Mit dem Signal "Adresse schreiben" wird die Adresse von demjenigen adressierten Werk aufgenommen und eingeschrieben, welches sich bei der anliegenden Adresse angesprochen fühlt. Das ist in dem beispielhaft gewählten Fall das Werk 4. Danach schitet der Prozessor 2 um auf den Zustand "Adresse lesen". Das zuvor adressierte Werk 4 sendet nun die ihm fest zugeordnete und in ihm generierte "Antwortadresse" zur adressierenden Systembaugruppe, im vorliegenden Ausführungsbeispiel zum Prozessor 2, zurück.
  • Die- Codierung der beispielsweise im Werk 4 erzeugten "Antwortadresse" kann unterschiedlich zu der vom Prozessor 2 ausgesendeten "Aufrufadresse" sein. Sie kann aber auch gleich sein.
  • Im Prozessor 2 wird die vom Verk 4 zurückgesendete Antwortadresse" mit der in einer anderen Speicherzelle des Speichers 3 abgelegten erwarteten Antwortadresse verglichen.
  • Nur dann, wenn die von dem aufgerufenen Werk 4 zurückgesend.ete Antwortadresse mit der von dem Speicher erlrarteten Antwortadresse übereinstimmt, wird anschließend der Datenaustausch durchgeführt. Dies erfolgt mit den über die Steuerleitmngen abgegebenen Befehlen "Daten schreiben" und/oder "Daten lesen".
  • Der anschließende Datenaustausch zwischen beispielsweise dem Prozessor 2 und einem Ausgabewerk oder dem Speicher kann zweckmäßigenieise nach demselben Prinzip erfolgen. Das bedeutet, daß beispelsweise Ausgabedaten zuerst geschrieben, dann gelesen und anschließend auf Gleichheit überwacht werden, bevor sie zur weiteren Verarbeitung freigegeben werden.
  • Durch das erfindungsgemäße Verfahren werden alle Einfachfehler im Bereich des Zentralprozessors, des Speichers, der busline und der Werkadressierung einer Infornationsverarbeitungsanlage sicher erkannt.
  • Leerseite

Claims (10)

  1. Patentansprüche 1. Verfahren zum gesicherten Austausch von Daten in Informationsverarbeitungsanlageágen zwischen den einzelnen Systeme baugruppen, dadurch gekennzeichnet, daß im Ablauf des Datenaustausches zwischen den Systembaugruppen zusätzlich zu den Zuständen "Adresse schreiben" und Daten schreiben bzw. lesen" ein weiterer Zustand "Adresse lesen eingeführt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß während des Zustandes "Adresse lesen" die Adresse der zv.-vor adressierten Systembaugruppe (4) zum adressierenden Gerät (2) zurückgegeben wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß di zurückgegebene Adresse in der adressierten Systembaugruppe erzeugt wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die in der adressierten Systembaugruppe erzeugte Adresse in ihrer Codierung gleich der adressierenden Adresse ist.
  5. 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die in der adressierten Systembaugruppe erzeugte Adresse sich in ihrer Codierung von der adressierenden Adresse unterscheidet.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die in der adressierten Systeinbaugruppe erzeugten Adressen über dieselben Leitungen zum adressierenden Gerät zurückgegeben werden, die auch zur Adressierung der adressierten Systembaugruppe benutzt werden.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß getrennte Zeitungen zur Adressierung der Systembaugruppe und Rückmeldung an das adressierende Gerät verwendet werden.
  8. 8. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das adressierende Gerät ein allen anderen Systembaugruppen zugeordnetes Gerät Lit. zentraler Funktion ist.
  9. 9. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das adressierende Gerat die von der adressierten Systeme baugruppe zurückgegebene, erwartete Adresse kennt und auf Übereinstimmung vergleicht.
  10. 10. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die von dem adressierenden Gerät ausgesendete Adresse und die von der adressierten Systembaugruppe zurüc'gesendete Adresse in getrennten Speicherzellen abgelegt werden.
DE19752547178 1975-10-22 1975-10-22 Verfahren zum gesicherten austausch von daten in informationsverarbeitungsanlagen Withdrawn DE2547178A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19752547178 DE2547178A1 (de) 1975-10-22 1975-10-22 Verfahren zum gesicherten austausch von daten in informationsverarbeitungsanlagen
CH1308076A CH593519A5 (de) 1975-10-22 1976-10-15
FI762998A FI762998A (de) 1975-10-22 1976-10-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752547178 DE2547178A1 (de) 1975-10-22 1975-10-22 Verfahren zum gesicherten austausch von daten in informationsverarbeitungsanlagen

Publications (1)

Publication Number Publication Date
DE2547178A1 true DE2547178A1 (de) 1977-05-05

Family

ID=5959716

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752547178 Withdrawn DE2547178A1 (de) 1975-10-22 1975-10-22 Verfahren zum gesicherten austausch von daten in informationsverarbeitungsanlagen

Country Status (3)

Country Link
CH (1) CH593519A5 (de)
DE (1) DE2547178A1 (de)
FI (1) FI762998A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2950002A1 (de) * 1979-12-12 1981-06-19 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum seriellen uebertragen parallel vorliegender datenwoerter unter verwendung eines parallel-serien-umsetzers
DE2949972A1 (de) * 1979-12-12 1981-06-19 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum speisen einer datensenke mit datenwoertern unter verwendung eines serien-parallel-umsetzers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2950002A1 (de) * 1979-12-12 1981-06-19 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum seriellen uebertragen parallel vorliegender datenwoerter unter verwendung eines parallel-serien-umsetzers
DE2949972A1 (de) * 1979-12-12 1981-06-19 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum speisen einer datensenke mit datenwoertern unter verwendung eines serien-parallel-umsetzers
EP0030629A2 (de) * 1979-12-12 1981-06-24 Siemens Aktiengesellschaft Einrichtung zum Speisen einer Datensenke mit Datenwörtern unter Verwendung eines Serien-Parallel-Umsetzers
EP0030629B1 (de) * 1979-12-12 1985-02-13 Siemens Aktiengesellschaft Einrichtung zum Speisen einer Datensenke mit Datenwörtern unter Verwendung eines Serien-Parallel-Umsetzers

Also Published As

Publication number Publication date
CH593519A5 (de) 1977-12-15
FI762998A (de) 1977-04-23

Similar Documents

Publication Publication Date Title
DE19742716C2 (de) Steuer- und Datenübertragungsanlage und Verfahren zum Übertragen von sicherheitsbezogenen Daten
DE2913288C2 (de) Multiprozessoranlage mit einer Vielzahl von Prozessorbausteinen
DE2913999C2 (de) Einrichtung zum Prüfen von Systemprogrammen numerischer Steuerungen für Werkzeugmaschinen
CH630735A5 (de) Steuereinrichtung mit einem mikroprozessor.
EP0577919A1 (de) Zugriffssteuerung für gekoppelte maskenprogrammierte Mikrocontroller
DE3236812A1 (de) Fernwirksystem
EP0161344A1 (de) Einrichtung zum Vergeben von Adressen an steckbare Baugruppen
EP0011685A1 (de) Programmierbare Speicherschutzeinrichtung für Mikroprozessorsysteme und Schaltungsanordnung mit einer derartigen Einrichtung
EP0398876B1 (de) Verfahren zur identifizierung von peripheren einrichtungen
EP0846290B1 (de) Einrichtung zur einkanaligen übertragung von aus zwei datenquellen stammenden daten
DE2547178A1 (de) Verfahren zum gesicherten austausch von daten in informationsverarbeitungsanlagen
EP0009600B1 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
EP0410270B1 (de) Verfahren zum Betrieb einer signaltechnisch sicheren Schnittstelle
DE3040429A1 (de) Ueberwachungseinrichtung fuer ein computersystem
DE2702055A1 (de) Datenuebertragungssystem
DE3311805A1 (de) Speicherprogrammierbare steuerung
EP0525921A2 (de) Von quellenseitig her sich wiederholende kryptologisch verschlüsselte Datenübertagung
DE2524957C3 (de) Anordnung zur Auswahl von Ein- und Ausgabeeinheiten mittels Adressen
DE4223398C2 (de) Verfahren und Vorrichtung zur Programmierung von nichtflüchtigen Speichern
DE2953829C1 (de) UEberwachungseinrichtung bei einer rechnergefuehrten Steuerung von Werkzeugmaschinen
DE3116471C2 (de)
DE3731339A1 (de) Verfahren zur ueberwachung von speichereinrichtungen in digitalgesteuerten kommunikationssystemen
EP0531559B1 (de) Steuereinrichtung zur Steuerung der Datenübertragung zwischen einem von mehreren Ein-/Ausgabemodulen und dem Arbeitsspeicher einer Datenverarbeitungsanlage
DE2402881B2 (de) Fehlersichere elektronische signalvergleichsschaltung
DE3338600A1 (de) Elektronisches fernwirkgeraet

Legal Events

Date Code Title Description
OD Request for examination
8130 Withdrawal