DE2538977A1

DE2538977A1 - AC logic circuit with separate input transformers - uses transistor blocking generators and capacitor

Info

Publication number: DE2538977A1
Application number: DE19752538977
Authority: DE
Inventors: Paul-Ludwig Dipl Ing Duemmen; Alfred Ing Grad Lotz
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1975-08-29
Filing date: 1975-08-29
Publication date: 1977-03-10

Abstract

Input signals are applied to separate input transformers and they are rectified in their secondary circuits. The rectified input signals form individual control potentials for transistors blocking generators with feed-back transformers. The pulse voltage from the blocking generators is applied to the output through an amplifier stage in the feed-back transformer secondary circuit as in 1933713. Input signals are simultaneously applied to a second circuit with a blocking generator modified into a timing element, so that the modified blocking generator maintains damping oscillations generated by discharge of a capacitor and maintained by the capacitor control potential. These oscillations start after the end of the input signal, and are applied after amplification and rectification to the first circuit as a further control potential.

Description

Schaltungsanordnung zur logischen Verknüpfung wechsel spannungsförmiger Eingangssignale (Zusatz zu DBP 1 933 713, angem.: 28.6.1969) Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Realisierung von logischen Funktionen.Circuit arrangement for the logical linkage of alternating voltages Input signals (addition to DBP 1 933 713, noted: June 28, 1969) The invention relates on a circuit arrangement for the implementation of logical functions.

Bei den bekannten Schaltungsanordnungen, z.B. UND-Gatter, ODER-Gatter usw., können am Ausgang beim Vorliegen einer Störung, z.B. durch defekte Bauelemente, Leitungsunterbrechungen usw., unabhängig vom anliegenden Eingangssignal entweder dem Binärwert *O" keine Spannung) oder dem Binärwert wL" (Spannung) entsprechende Signale auftreten.In the known circuit arrangements, e.g. AND gates, OR gates etc., can occur at the output in the event of a fault, e.g. due to defective components, Line interruptions etc., regardless of the applied input signal either the binary value * O "no voltage) or the binary value wL" (voltage) Signals occur.

Hierdurch können falsche Signale weitergeleitet werden, was bei Steuerschaltungen mit hohen Anforderungen an die Sicherheit, z.B. im Eisonbahnßignalwosen oder Korareaktorbau, unzulässig ist.This can cause false signals to be passed on, which is the case with control circuits with high safety requirements, e.g. in ice railway signaling or construction of cora reactors, is not allowed.

Die bekannten Logikschaltungen weisen den Nachteil auf, daß im Störungsfall das Ausgangssignal unabhängig vom Eingangssignal nicht definiert ist.The known logic circuits have the disadvantage that in the event of a fault the output signal is not defined regardless of the input signal.

Daher wurde im Hauptpatent 1 933 713 eine -Schaltungsanordnung vorgeschlagen, die im Fehlerfall jeweils zur sicheren Seite hin (keine Spannung am Ausgang) ausfällt. Die erfindungsgemaße Lösung sah die Kombination folgender Merkmale vor: a) daß die Eingangssignale getrennten Eingsigeübertragern zugeführt und in deren Sekundärkreisen durch eingeschaltete Gleichrichteranordnungen gleichgerichtet werden, b) daß die gleichgerichteten Eingangssignale die einzelnen Steuerpotentiale für eine nachgeschaltete Transistor-Sperrschwingerschaltung mit Rückkopplungsübertrager bilden, c) daß die Impulsspannung des Sperrschwingers über eine in den Sekundärkreis des Rückkopplungsübertragers eingeschaltete Verstärkerstufe dem Ausgang (A) zugeführt wird.Therefore, a circuit arrangement was proposed in the main patent 1 933 713, which in the event of a fault will fail on the safe side (no voltage at the output). The inventive solution provided the combination of the following features: a) that the Input signals fed to separate single transformers and in their secondary circuits are rectified by switched on rectifier arrangements, b) that the rectified input signals the individual control potentials for a downstream Form transistor blocking oscillator circuit with feedback transformer, c) that the Pulse voltage of the blocking oscillator via a in the secondary circuit of the feedback transformer switched on amplifier stage is fed to output (A).

Bei der Zusammenstellung von kompletten Systemen aus den genannten Schaltungsanordnungen ergibt sich häufig die Notwendigkeit, entweder Signale über die systemspezifische Signallängeiinaus zu verlängern,z.B. um sicherzustellen, daß angeschlossene Datenverarbeitungsanlagen genügend Zeit zur Abfrage des Signals erhalten> oder sehr kurze Signale auf die systemspezifische Signallänge zur Gewährleistung einer einwandfreien Verarbeitung zu bringen.When putting together complete systems from the above Circuit arrangements often result in the need to use either signals to extend the system-specific signal length, e.g. to ensure, that connected data processing systems have enough time to query the signal> or very short signals on the system-specific signal length for To ensure perfect workmanship.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, die wechselspannungsförmige Eingangssignale bei minimaler Einschaltverzögerung festlegbar abfallverzögert auf den Ausgang überträgt, wobei Spannungs-und Bauelemente fehler in oder an der Schaltungsanordnung mit großer Sicherheit ein Ausgangssignal logisch O" bewirken.The invention is therefore based on the object of a circuit arrangement to create the alternating voltage input signals with minimal switch-on delay determinable drop-off delay transmits to the output, with voltage and components errors in or on the circuit arrangement with great certainty an output signal cause logical O ".

Die erfindungsgemäße Lösung der Aufgabe sieht vor, daß die Eingangssignale gleichzeitig einer zweiten Schaltungsanordnung mit einem als Zeitglied modifizierten Sperrschwinger dergestalt zugeführt werden, daß nach dem Abschalten der Eingangasignale während der Entladung eines vorher durch das jeweilige Eingangssignal aufgeladenen Rondensators am modifizierten Sperrschwinger eine gedämpfte Schwingung infolge des durch den Kondensator erzeugten Steuerpotentials aufrechtrhalten und nach Verstärkung, Übertragung und Gleichrichtung der ersten Schaltungsanordnung als weiteres Steuerpotential diJunktiv zugeführt wird.The inventive solution to the problem provides that the input signals at the same time a second circuit arrangement with a modified as a timing element Blocking oscillators are fed in such a way that after switching off the input signals during the discharge of a previously charged by the respective input signal Round capacitor on the modified blocking oscillator a damped oscillation as a result of the the control potential generated by the capacitor and after amplification, Transmission and rectification of the first circuit arrangement as a further control potential diJunctive is supplied.

Eine erste vorteilhafte Ausbildung der Erfindung besteht darin, daß die Steuerpotentiale der Sperrschwinger eine entgegengesetzte Polarität zu den Eingangs- und Ausgangsaignalen haben.A first advantageous embodiment of the invention is that the control potentials of the blocking oscillator have an opposite polarity to the input and have output signals.

Eine weitere vorteilhafte Ausgestaltung der Erfindung ist, daß dem modifizierten Sperrschwinger eine mehrstufige Verstärkerschaltung und ein den Eingangsschaltkreisen entsprechender Ausgangsschaltkreis nachgeschaltet sind.Another advantageous embodiment of the invention is that the modified blocking oscillator a multi-stage amplifier circuit and one of the input circuits corresponding output circuit are connected downstream.

Durch die geeignete Wahl der Dotierung der für die Sperrschwinger verwendeten Transistoren läßt sich ein erheblicher Vorteil der Schaltungsanordnung insoweit erreichen, daß die Polarität der Steuerpotentiale entgegengesetzt zu den am Eingang und Ausgang anliegenden Potentialen festgelegt werden kann. Damit wird vermieden, daß Wicklungsfehler an den Ein-und Ausgangsübertragern ein unbeabsichtigtes Schwingen der Sperrschwinger auslösen können.Through the appropriate choice of doping for the blocking oscillator Transistors used can be a considerable advantage of the circuit arrangement to the extent that the polarity of the control potentials is opposite to the potentials present at the input and output can be determined. So that will avoids unintentional winding faults on the input and output transformers Swinging the blocking oscillator can trigger.

Als weiterer Vorteil ermöglicht die Schaltungsanordnung durch die disjunktive Zuführung der Eingangssignale an beide Eingangsübertrager gleichzeitig eine extrem kurze Einschaltverzögerung des Ausgangssignals.As a further advantage, the circuit arrangement enables the disjunctive feeding of the input signals to both input transformers at the same time an extremely short switch-on delay of the output signal.

Die Erfindung wird nachfolgend in einem Ausführungsbeispiel an Band der Figuren erläutert.The invention is described below in an exemplary embodiment on tape of the figures explained.

Fig. 1 zeigt ein Beispiel der erfindungsgemäßen Schaltungsanordnung.Fig. 1 shows an example of the circuit arrangement according to the invention.

Fig. 2 zeigt ein Diagramm von in der Schaltungsanordnung auftretendw: Slgnsltn, In der Fig. 1 ist die Gesamtschaltung mit den Schaltungsanordnungen 1 und 2 dargestellt. Das wechselstromförmige Eingangssignal wird dabei den durchgeschleiften Eingängen E1 und E2 der Eingangsübertrager T2 und T5 der beiden Schaltungsanordnungen 1 und 2 gemeinsam zugeführt.Fig. 2 shows a diagram of occurring in the circuit arrangement: Slgnsltn, In Fig. 1 is the overall circuit with the circuit arrangements 1 and 2 shown. The AC input signal is looped through the Inputs E1 and E2 of the input transformers T2 and T5 of the two circuit arrangements 1 and 2 fed together.

Da die Eingangssignale aus einer getakteten Gleichspannung erzeugt werden, führt bereits ein Bruch der Verbindungsleitung der Eingänge E1 und E2 zum Abschalten der Gesamtschaltung.Since the input signals are generated from a clocked DC voltage a break in the connection line between inputs E1 and E2 leads to the Switching off the entire circuit.

Die Schaltungsanordnung 1 dient der möglichst kurzfristigen Durchschaltung des Eingangssignals auf den Ausgang AU.The circuit arrangement 1 is used for the short-term possible connection of the input signal to the output AU.

Hierzu wird das Eingangs signal am Eingangsübertrager T2 zunächst durch die Gleichrichter V9 und V10 sekundärseitig gleichgerichtet und durch C2, C3 und R4 geglättet als Staier potential der Sperrschwingerschaltung V5, T1 R6, R10, R15 und C4 zur Verfügung gestellt. Der Kondensator C2 dient dabei zusätzlich zur Absicherung gegen starke mechanische Schwingungen durch daraus resultierende Brüche des Keramikkondensators. Beim Bruch des Kondensators C2 wird sofort die Stromzuführung für den Sperrschwinger V1, T1 unterbrochen. Der Übertrager T1 ist zudem eo ausgelegt, daß er bei unzulässigem Stromanstieg in die Sättigung gerät, somit also Jede Ubertragung einer Wechselspaanung verhindert wird.For this purpose, the input signal at the input transformer T2 is initially rectified by the rectifiers V9 and V10 on the secondary side and by C2, C3 and R4 smoothed as static potential of the blocking oscillator circuit V5, T1 R6, R10, R15 and C4 provided. The capacitor C2 is used in addition to protect against strong mechanical vibrations resulting from them Broken ceramic capacitor. If the capacitor C2 breaks, the power supply is switched off immediately interrupted for the blocking oscillator V1, T1. The transformer T1 is also designed eo, that it saturates in the event of an impermissible increase in current, i.e. every transmission alternating machining is prevented.

Damit ergeben sich für ein Ausgangssignal am Ausgang AU des Ausgangsverstärkers V6 folgende Bedingungen: 1. Vorhandenes Steuerpotential am Schaltungspunkt Z der Schaltungsanordnung 1 durch a) anliegendes Eingangssignal, b) noch anstehendes iusgangssignal der Schaltungsanordnung 2.This results in an output signal at the output AU of the output amplifier V6 the following conditions: 1. Existing control potential at circuit point Z of Circuit arrangement 1 by a) applied input signal, b) still pending output signal the circuit arrangement 2.

2. Kondensator C2 ohne Defekt.2. Capacitor C2 without defect.

3. Keine Bauelemente - oder Leitungsfehler am Sperrschwinger V5, T1, somit einwandfreies Schwingverhalten.3. No component or line faults on the blocking oscillator V5, T1, thus perfect vibration behavior.

4. Kein Sättigungszustand des Ubertragers T1 infolge unzulässigen Stromanstiegs.4. No saturation state of the transmitter T1 due to impermissible Current rise.

Damit gelangt ein wechseistromförmiges Eingangssignal gemäß Fig. 2 mit einer extrem kurzen Einschaltverzögerung, die sich im wesentlichen aus dem Aufladevorgang der Kondensatoren C2 und C3 sowie aus dem Anschwingvernaiten des Sperrschwingers V V5, T1 erklärt, an den Ausgang AU der Schaltungsanordnung 1.An input signal in the form of an alternating current according to FIG. 2 is thus obtained with an extremely short switch-on delay, which essentially results from the charging process of the capacitors C2 and C3 as well as from the oscillating wire of the blocking oscillator V V5, T1 explained to the output AU of the circuit arrangement 1.

Die Schaltungsanordnung 2 weist eine zur Schaltungsanordnung 1 identische Eingangsschaltung T5, V71 V8 auf. Ein wechselstromförmiges Eingangssignal bewirkt ein an der Serienschaltung aus Eingangswiderstand der Gleichrichterschaltung v?, Vs und Kondensator CT anliegendes Steuerpotential. Nach der dadurch verursachten Aufladung des Kondensators CT beginnt der nach Art eines "Meißner-Oszillators" modifizierte Sperrschwinger V1, T4 in bekannter Weise zu arbeiten.The circuit arrangement 2 has an arrangement which is identical to the circuit arrangement 1 Input circuit T5, V71 V8 on. An AC input signal causes a on the series circuit from input resistance of the rectifier circuit v ?, Control potential applied to Vs and capacitor CT. After through this caused charging of the capacitor CT begins like a "Meißner oscillator" modified blocking oscillators V1, T4 to work in a known manner.

Fällt das Eingangssignal ab, hält der Kondensator CT zunächst das für den Sperrschwinger erforderliche Arbeitspotential für eine durch die Kapazität des Kondensators bestimmbare Zeitdauer aufrecht. CT wird dabei durch den Sperrschwinger V1, T4 langsam entladen. Damit ergibt sich am Ausgang des Ubertragers T4 eine gedämpfte Schwingung, wie sie in Fig. 2 im Diagramm A2 aufgetragen ist.If the input signal drops, the capacitor CT initially holds that work potential required for the blocking oscillator for one by the capacity of the capacitor can be determined for a period of time. CT is done by the blocking oscillator V1, T4 slowly discharge. This results in a damped output at the output of the transformer T4 Vibration, as it is plotted in Fig. 2 in diagram A2.

Die Verstärkeranordnung V2, V3 und V4 verstärkt und begrenzt die am Ausgang des Ubertragers T4 anstehende Schwingung.The amplifier arrangement V2, V3 and V4 amplifies and limits the am Output of the transmitter T4 pending oscillation.

Nach einer Potentialtrennung durch den Übertrager T3, der identisch mit den Eingangsübertragern T2 und T5 ist, wird die Schwingung durch die Gleichrichterschaltung V11, V12 gleichgerichtet und als Steuerpotential dem Schaltungspunkt Z der Schaltungsanordnung 1 disJunktiv zugeführt.After a potential separation through the transformer T3, the identical with the input transformers T2 and T5, the oscillation is through the rectifier circuit V11, V12 rectified and as a control potential to the circuit point Z of the circuit arrangement 1 added disJunctively.

Die Kondensatoren C1, C7 und C8 bewirken eiwechselspanungsmäßigen Kurzschluß der überbrückten Widerstände. Die Schaltungsanordnung 2 stellt somit ein Verzögerungsglied für das an den Sehaltungsanordnungen 1 und 2 gemeinsam anliegende Eingangssignal dar. Während die Schaltungsanordnung 1 ein Durchschalten des Eingangssignals mit extrem kurzer Zeitverzögerung bewirkt, verursacht die nach dem Abschalten des Eingangssignals in der Schaltungsanordnung 2 aufrechterhaltene gedämpfte Schwingung die Aufrechterhaltung des Ausgangssignals. Die Dauer des Fortbestandes des Ausgangssignals wird dabei durch die Entladungazeit des Kondensators CT sowie durch das Schwellwertverhalten der Schaltungsanordnung 1 bestimmt. Das Schwellwertverhalten ist dabei durch das niedrigste noch mögliche Steuerpotential gegeben, bei dem der Sperrschwinger V5, T1 noch arbeitet.The capacitors C1, C7 and C8 produce alternating voltages Short circuit of the bridged resistors. The circuit arrangement 2 thus represents a delay element for the jointly applied to the viewing arrangements 1 and 2 Input signal represents. While the circuit arrangement 1 a switching through of the input signal with extremely short time delay caused after switching off the input signal in the circuit arrangement 2 maintained damped oscillation the maintenance of the output signal. The duration of the continuation of the output signal is thereby by the discharge time of the capacitor CT and by the threshold value behavior the circuit arrangement 1 is determined. The threshold behavior is determined by the lowest possible control potential given at which the blocking oscillator V5, T1 is still working.

Bei Bauelemente- und Leitungsfehlern in der Schaltungsanordnung 2 wird die Ausgabe eines Steuerpotentials an die Schaltungsanordnung 1 verhindert. Im einzelnen sind folgende Bedingungen zur Ausgabe eines zeit verzögerten Steuerpotentials notwendig: 1. Einwandfreies Arbeiten der Eingangaschaltung T5, V7, V9.In the event of component and line faults in the circuit arrangement 2 the output of a control potential to the circuit arrangement 1 is prevented. Specifically, there are the following conditions for outputting a time-delayed control potential necessary: 1. The input circuit T5, V7, V9 works perfectly.

2. Keine Bauelemente- oder Leitungsfehler am modifizierten Sperrschwinger V1, T4, damit einwandfreies Schwingverhalten.2. No component or line faults on the modified blocking transducer V1, T4, thus perfect vibration behavior.

3. Keine Sättigung des Ubertragers T4 durch unzulässig hohen Stromanstieg.3. No saturation of the transformer T4 due to an impermissibly high rise in current.

4. Keine Bauelemente- und Leitungsfehler an der Verstärkerschaltung V2, V3, V4, die einen Ausfall oder eine unzulässig hohe Verstärkung der Schwingung des Sperrschwingers V1, T4 bewirken.4. No component or line faults on the amplifier circuit V2, V3, V4, the failure or an impermissibly high amplification of the oscillation of the blocking oscillator V1, T4.

5. Keine Sättigung des Ubertragers ?3 durch fehlerhaften, unzulässig hohen Stromanstieg am Ausgang der Verstärkerschaltung V2, V3 und V4.5. No saturation of the transformer? 3 due to faulty, impermissible high current rise at the output of the amplifier circuit V2, V3 and V4.

Damit ist sichergestellt, daß bei Bauelemente- oder Leitungsfehlern am Ausgang AU der Gesamtschaltung entweder ein Signal entsprechend zur Dauer des Eingangssignals ansteht oder die Ausgabe eines Signals vollständig unterbleibt, da die Schaltungsanordnungen 1 und 2 disJunktiv miteinander verknüpft sind.This ensures that in the event of component or line faults at the output AU of the overall circuit either a signal corresponding to the duration of the Input signal is present or the output of a signal is completely omitted, since the circuit arrangements 1 and 2 are disJunctively linked to one another.

In Fig. 2 ist hierzu das Ausgangssignal A3 in Abhängigkeit vom Eingangssignal A1 und der gedämpften Schwingung A3 am Ausgang des modifizierten Sperrschwingers V1, T4 aufgetragen.For this purpose, in FIG. 2 the output signal A3 is dependent on the input signal A1 and the damped oscillation A3 at the output of the modified blocking oscillator V1, T4 plotted.

Die impulsförmigen Eingangs- und Ausgangssignale A1 und A3 sind vereinfacht als Hüllkurven dargestellt.The pulse-shaped input and output signals A1 and A3 are simplified shown as envelopes.

Das Ausgangssignal A3 beginnt nach einer durch die Schaltungsanordnung 1 gegebenen und bereits oben beschriebenen Einschaltverzögerung tv1 Die Schwingung A2 des modifizierten Sperrschwingers V1, T4 setzt nach der Aufladung des ihm vorgeschalteten Kondensators CT über den Innenwiderstand der Ladeschaltung nach einer Anschwingverzögerungszeit tV2 ein. Nach Beendigung des Einwährend gangssignals wird das Ausgangssignal für die Dauer t tder gedämpften Schwingung A weiter aufrechterhalten.The output signal A3 begins after one through the circuit arrangement 1 given and already described above switch-on delay tv1 The oscillation A2 of the modified blocking oscillator V1, T4 continues after the one upstream of it has been charged Capacitor CT via the internal resistance of the charging circuit after a build-up delay time tV2 on. After the input signal has ended, the output signal for the duration t t of the damped oscillation A continue to be maintained.

Claims

P a t e n t a n s p r ü c h e

t. Circuit arrangement for the logical combination of alternating voltages Input signals to an alternating output signal in which the combination The following features exist: a) that the input signals have separate input transformers fed and in their secondary circuits by switched on rectifier arrangements are rectified, b) that the rectified input signals the individual Control potentials for a downstream transistor blocking oscillator circuit with Form feedback transformers, c) that the pulse voltage of the blocking oscillator over an amplifier mute connected to the secondary circuit of the feedback transformer is fed to the output according to patent application P 19 33 713.4-31, characterized in that that the input signals at the same time a second circuit arrangement (2) with one modified blocking oscillators (V1, T4) are fed in as a timing element, that after switching off the input signals during the discharge of one before the respective input signal of the charged capacitor CCT) at the modified blocking oscillator (V1, T4) a damped oscillation due to that generated by the capacitor (CT) Control potential maintained and after amplification, transmission and rectification the first circuit arrangement (1) is fed disJunctive as a further control potential will.

2. Circuit arrangement according to claim 1, characterized in that that the control potentials of the blocking oscillators (V1, T4 and Y5? 1) are opposite Have polarity to the input and output signals.

3. Circuit arrangement according to claims 1 or 2, thereby It indicates that the modified blocking oscillator (V1, T4) is a multi-stage amplifier circuit (V2, V3, V4) and one corresponding to the input circuits (25, V7, V8 and T2, V9, V10) output circuit (T3, V11, V12) are connected downstream.