DE2538907A1 - Contacting silicon semiconductor with platinum or palladium - by plating only in windows in insulating film and tempering to obviate etching - Google Patents
Contacting silicon semiconductor with platinum or palladium - by plating only in windows in insulating film and tempering to obviate etchingInfo
- Publication number
- DE2538907A1 DE2538907A1 DE19752538907 DE2538907A DE2538907A1 DE 2538907 A1 DE2538907 A1 DE 2538907A1 DE 19752538907 DE19752538907 DE 19752538907 DE 2538907 A DE2538907 A DE 2538907A DE 2538907 A1 DE2538907 A1 DE 2538907A1
- Authority
- DE
- Germany
- Prior art keywords
- platinum
- palladium
- layer
- deposited
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
Abstract
Description
"Verfahren zum Kontaktieren eine Siliziumkörper; durch ein Fenster in einer auf der Halbleiteroberfläche befindlichen Isolierschicht" Die Erfindung betrifft ein Verfahren zum Kontaktieren eines Siliziumkörpers durch ein Penster in einer auf der Haibleiteroberfläche befindlichen Isolichschicht, bei dem auf die freigelegte Siliziumoberfläche Platin oder Palladium aufgebracht und so getempert wird, deß Platin- oder Palladiumsilizid entsteht. "Method of contacting a silicon body; through a window in an insulating layer located on the semiconductor surface "The invention relates to a method for contacting a silicon body through a penster in an insulating layer located on the semiconductor surface, in which the exposed silicon surface platinum or palladium applied and tempered in this way that platinum or palladium silicide is formed.
Es ist sekannt, Platin oder Palladium ganzflächig auf die Oberfläche von Planaranordnungen aus Silizium aufzudampfen oder aufzusputtern und das Platin oder Palladium so zu tempern, daft in Verbindung mit dem Silizium Platin- oder Palladiumsillzid entsteht. Dan anf der Isolierschicht befindl@@he Platin oder Pallodiu, welches, da aut der Isolierschicht befindlich, bei dem Temperprozeß nicht in ein Silizid umgewandelt. wird, wird nach dem Tempern weggeätzt. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches den Kontakt zwischen dem aufgebrachten Platin oder Palladium und einer weiteren, darüber aufgebrachten Metallschicht gegenüber dem bekannten Verfahren verbessert. Zur Lörung dieser Aufgabe wird bei einem Verfahren der einqangs erwähnten Art nach der Erfindung vorgeschlagen, daß das Platin oder Palladium nur auf der frXeigelegten Siliziumoberfläche und nicht auf der Isolierschicht abgeschieden wird, daß das abgeschiedene Platin oder Palladium so getempert wird, daß auf dem dabei entsthenden Silizid noch eine Platin-oder Palladiumschicht verbleibt, und daß diese Platin- oder Palladiumschicht nicht entfernt, sondern zur Verbindung mit einer darüber angeordneten weiteren Schicht benutzt wird.It is known, platinum or palladium all over the surface to evaporate or sputter planar arrangements made of silicon and the platinum or to temper palladium in such a way that in connection with the silicon platinum or palladium sulphide arises. Then on the insulating layer there is platinum or palladium, which, as it is located in the insulating layer, it does not turn into a silicide during the tempering process converted. is etched away after annealing. The invention lies the task is based on specifying a method, which the contact between the applied platinum or palladium and another metal layer applied over it improved compared to the known method. To solve this problem, proposed a method of the type mentioned according to the invention that the platinum or palladium only on the exposed silicon surface and not that the deposited platinum or palladium is deposited on the insulating layer it is tempered in such a way that a platinum or palladium layer is also applied to the silicide formed in the process remains, and that this platinum or palladium layer is not removed, but for Connection with a further layer arranged above is used.
Das Wesen der Erfindung besteht also darin, daß das Platin oder Palladium nur im Kontaktierunrlsfenster der Planaranordnung und nicht auch auf der Isolierschicht abgeschieden wird, daß das Platin oder Palladium anschließend so getempert wird, daß reines Platin oder Palladium auf dem Silizid verbleibt und daß das reine Platin oder Palladium nicht entfernt, sondern zur Kontaktierung mit einer weiteren Schicht benutzt wird, die über dem Platin oder Palladium algeordnet wird. Während bei dem bekannten Verfahren, bei dem das Platin oder Pallaiurr, ganzflächig aufgebracht wird, das Platin oder Palladium nach dem Temperprozeß von der Isolierschicht wieder weggeätzt werden muß, entfällt bei dem Verfahren nach der Erfindung ein solcher Ätzprozeß, da das Platin oder Palladium nur im Fensterbereich und nicht auch auf der Isolierschicht abgeschieden wird. Dadurch ist gewährleistet, daß das auf dem Silizid befindliche Platin oder Palladium nicht weggeätzt wird und somit für die Verbindung mit einer weiteren Metallschicht erhalten bleibt.The essence of the invention is that the platinum or palladium only in the contacting window of the planar arrangement and not also on the insulating layer is deposited so that the platinum or palladium is then tempered in such a way that that pure platinum or palladium remains on the silicide and that pure platinum or palladium is not removed, but for contact with another layer is used, which is arranged over the platinum or palladium. While with the known process in which the platinum or Pallaiurr is applied over the entire surface the platinum or palladium is removed from the insulating layer after the tempering process be etched away must be omitted in the method according to the invention such an etching process, since the platinum or palladium only in the window area and not is also deposited on the insulating layer. This ensures that the Platinum or palladium on the silicide is not etched away and thus for the connection with another metal layer is retained.
Das Platin oder Palladium wird vorzugsweise galvanisch oder stromlos im Kontaktierungsfenster abgeschieden. Das Platin oder Palladium wird nach dem Aufbringen auf die freigelegte Siliziumoberfläche beispielsweise bei einer Temperatur im Bereich von 400 bis 7000C getempert. Dieser Temperprozeß erfolgt beispielsweise in einer Stickstoffatmosphäre.The platinum or palladium is preferably electroplated or electroless deposited in the contacting window. The platinum or palladium is after application on the exposed silicon surface, for example at a temperature in the range Annealed from 400 to 7000C. This tempering process takes place, for example, in a Nitrogen atmosphere.
Im allgemeinen werden noch andere Metallschichten auf das über dem Silizid befindliche Platin oder Palladium aufgebracht. So empfiehlt es sich beispielsweise, auf das Platin eine Titan:Wolfram-Schicht und auf diese Schicht noch eine Goldschicht aufzubringen. Bei Verwendung von Palladium anstelle von Platin wird auf das Palladium beispielsweise eine Titanschicht, auf die Titanschicht eine Molybdänschicht und auf die Molybdänschicht eine Goldschicht aufgebracht. Diese zusätzlichen, auf die Platin- oder Palladiumschicht aufgebrachten Schichten werden vorzugsweise aufgedampft oder aufgesputtert, und zwar ganzflächig.In general, other layers of metal are added to the above Platinum or palladium contained in silicide is applied. For example, it is advisable to on the platinum a titanium: tungsten layer and on top of this a gold layer to raise. When using palladium instead of platinum, the palladium is used for example a titanium layer, on the titanium layer a molybdenum layer and a gold layer is applied to the molybdenum layer. This additional, on the Layers applied to platinum or palladium layers are preferably vapor-deposited or sputtered on, and over the entire surface.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert.The invention is explained in more detail below using an exemplary embodiment explained.
Die Figur 1 zeigt einen Halbleiterkörper 1 aus Silizium mit einer auf dem Halbleiterkörper befindlichen Isolierschicht 2.Figure 1 shows a semiconductor body 1 made of silicon with a insulating layer 2 located on the semiconductor body.
Die Isolierschicht 2 bestetut beispielsweise aus Siliziumdioxyd. Die Isolierschicht 2 enthält Öffnungen, in denen Platin (3) abgeschieden ist. Das Abscheiden des Platins erfolgt beispielsweise in einem Bad galvanisch oder stromlos.The insulating layer 2 consists, for example, of silicon dioxide. the Insulating layer 2 contains openings in which platinum (3) is deposited. The deposit of the platinum is done galvanically or without current in a bath, for example.
Das Platin (3) wird nur im Bereich der Öffnungen und nicht auf der Isolierschicht 2 abyescllieden.The platinum (3) is only in the area of the openings and not on the Remove the insulating layer 2.
Nach dem Abscheiden des Platins erfolgt ein Temperprozeß, bei dem gemäß der Figur 2 Platinsilizid (4) entsteht. Dieser Temperprozeß wird so geführt, daß auf dem Platinsilizid von dem ursprünglichen Platin noch Platin (3) verbleibt. Der Temperprozeß erfolgt beispielsweise bei einer Temperatur zwischen 400 und 7000C.After the platinum has been deposited, a tempering process takes place in which according to the figure 2 platinum silicide (4) arises. This tempering process is carried out that platinum (3) still remains from the original platinum on the platinum silicide. The tempering process takes place, for example, at a temperature between 400 and 7000C.
Dieses Platin wird gemäß der Ereindung nicht entfernt, sonde@n auf der Malbleiterober fläche belassen. Auf das verblicbene Platin (3) werden gemäß der Figur 3 anschließend noch weitere Schichten wie z.B. eine Titan:Wolframschicht 5 und auf die Schicht 5 die Goldschicht 6 aufgebracht. Die Schichten 5 und 6 werden im allgemeinen nicht nur auf das Platin im Kontaktierungsfenster, sondern auch auf die Isolierschicht 2 aufgebracht. Das ganzflächige Aufbringen der Metailschichten 5 und 6 erfolgt vorzugsweise durch Aufdampfen oder durch Aufsputtern Anstelle von Platin kann auf die freigelegte Siliziumoberfläche auch Palladium aufgebracht und durch einen Temperprozeß zusammen mit Silizium in Palladiumsilizid verwandelt werden. Der Temperprozeß wird auch hierbei so geführt, daß reines Palladium auf dem Palladiumsilizid verbleibt. Anstelle von Titan:Wolfram wird bei Verwendung von Palladium auf das Palladium Titan aufgebracht. Die Titanschicht wird mit einer Molybdänschicht bedeckt, auf die als abschließende Schicht eine Goldschicht aufgebracht wird.According to the invention, this platinum is not removed, but instead leave the conductor surface. According to the platinum (3) 3, further layers such as a titanium: tungsten layer are then added 5 and the gold layer 6 is applied to the layer 5. The layers 5 and 6 are generally not only on the platinum in the contacting window, but also applied to the insulating layer 2. The full-surface application of the Metal layers 5 and 6 are preferably made by vapor deposition or by sputtering Instead of platinum, palladium can also be applied to the exposed silicon surface and transformed into palladium silicide by a tempering process together with silicon will. The tempering process is also carried out so that pure palladium on the palladium silicide remains. Instead of titanium: tungsten is used when using Palladium applied to the palladium titanium. The titanium layer is covered with a molybdenum layer covered, on which a gold layer is applied as a final layer.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752538907 DE2538907A1 (en) | 1975-09-02 | 1975-09-02 | Contacting silicon semiconductor with platinum or palladium - by plating only in windows in insulating film and tempering to obviate etching |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752538907 DE2538907A1 (en) | 1975-09-02 | 1975-09-02 | Contacting silicon semiconductor with platinum or palladium - by plating only in windows in insulating film and tempering to obviate etching |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2538907A1 true DE2538907A1 (en) | 1977-03-10 |
Family
ID=5955357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752538907 Pending DE2538907A1 (en) | 1975-09-02 | 1975-09-02 | Contacting silicon semiconductor with platinum or palladium - by plating only in windows in insulating film and tempering to obviate etching |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2538907A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19828846A1 (en) * | 1998-06-27 | 1999-12-30 | Micronas Intermetall Gmbh | Process for coating a substrate |
-
1975
- 1975-09-02 DE DE19752538907 patent/DE2538907A1/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19828846A1 (en) * | 1998-06-27 | 1999-12-30 | Micronas Intermetall Gmbh | Process for coating a substrate |
DE19828846C2 (en) * | 1998-06-27 | 2001-01-18 | Micronas Gmbh | Process for coating a substrate |
US6294218B1 (en) | 1998-06-27 | 2001-09-25 | Micronas Gmbh | Process for coating a substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2440481C3 (en) | Process for the production of thin-film conductor tracks on an electrically insulating carrier | |
DE1288174B (en) | Metallic coating on an insulating base | |
DE2538907A1 (en) | Contacting silicon semiconductor with platinum or palladium - by plating only in windows in insulating film and tempering to obviate etching | |
DE3321295C2 (en) | ||
DE1275221B (en) | Process for the production of an electronic solid state component having a tunnel effect | |
DE812379C (en) | Process for the production of thin coherent surface layers made of precious metal, especially silver and gold | |
DE2207012C2 (en) | Contacting semiconductor device with pN-junction by metallising - with palladium or nickel, alloying in window, peeling and gold or silver electroplating | |
DE2540999A1 (en) | Pin for electric contact - provided with silver palladium contact layer enriched in palladium at surface | |
DE1283073B (en) | Process for the chemical deposition of firmly adhering alloy layers, e.g. B. nickel-phosphorus layers with stabilized electrical resistance values on electrically non-conductive substrates | |
DE1188895B (en) | Process for the production of a composite material of titanium and a metal of the platinum group by plating | |
DE2009863C3 (en) | Non-blocking contact made of several layers for silicon semiconductor components | |
DE977513C (en) | Method for eliminating a blocking effect from flat contact electrodes on semiconductor bodies made of germanium or silicon | |
DE3416122A1 (en) | METHOD FOR PRODUCING A CONTACT MATERIAL | |
DE1955716A1 (en) | Deposition of metal contact layers for - beam lead mfd semiconductors | |
DE1923317A1 (en) | Method for depositing a contact on a semiconductor | |
DE1614760C3 (en) | Semiconductor device | |
DE1521107A1 (en) | Method of plating beryllium copper | |
DE1813537C3 (en) | Process for the production of stable electrical thin-film resistance elements from valve metal | |
DE1521394A1 (en) | Nickel alloy article and process for its manufacture | |
DE4139908A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH METAL LAYER SYSTEM AND METHOD FOR PRODUCTION | |
DE2028491A1 (en) | Semiconductor component contact system - using double metal layers and differential annealing/bonding | |
DE2057204A1 (en) | Method for making Schottky contacts | |
DE2155056C3 (en) | Method of manufacturing a tantalum nitride thin film resistor circuit | |
DE465278C (en) | Process for the manufacture of oxide cathodes | |
DE3524807A1 (en) | Fabrication of thin-film circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHW | Rejection |