DE2537050C2 - Method for suppressing limit cycle oscillations - Google Patents

Method for suppressing limit cycle oscillations

Info

Publication number
DE2537050C2
DE2537050C2 DE19752537050 DE2537050A DE2537050C2 DE 2537050 C2 DE2537050 C2 DE 2537050C2 DE 19752537050 DE19752537050 DE 19752537050 DE 2537050 A DE2537050 A DE 2537050A DE 2537050 C2 DE2537050 C2 DE 2537050C2
Authority
DE
Germany
Prior art keywords
rounding
limit cycle
cycle oscillations
feedback loop
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752537050
Other languages
German (de)
Other versions
DE2537050A1 (en
Inventor
Manfred Dipl.-Ing. 8521 Dormitz Büttner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Felten and Guilleaume Fernmeldeanlagen GmbH
Original Assignee
Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg De GmbH
Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg De GmbH, Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg GmbH filed Critical Te Ka De Felten & Guilleaume Fernmeldeanlagen 8500 Nuernberg De GmbH
Priority to DE19752537050 priority Critical patent/DE2537050C2/en
Publication of DE2537050A1 publication Critical patent/DE2537050A1/en
Application granted granted Critical
Publication of DE2537050C2 publication Critical patent/DE2537050C2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/04Recursive filters
    • H03H17/0461Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/04Recursive filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0219Compensation of undesirable effects, e.g. quantisation noise, overflow
    • H03H2017/022Rounding error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/04Recursive filters
    • H03H17/0461Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
    • H03H2017/0466Reduction of limit cycle oscillation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Unterdrükkung von Grenzzyklusschwingungen bei digitalen Signalverarbeitungsgeräten gemäß dem Oberbegriff des Anspruch 1. Beispiel für ein solches Gerät ist ein rekursives digitales Filter.The invention relates to a method for suppressing limit cycle oscillations in digital Signal processing devices according to the preamble of claim 1. An example of such a device is a recursive digital filter.

In derartigen Signalverarbeitungsgeräten werden Zahlen (Binärwörter) mi«, festgelegter Stellenzahl verarbeitet. Treten bei der Veraioeitung Produkte auf, so werden diese zunächst mit höherer Stellenzahl bestimmt. Im Laufe der weiteren Verarbeitung muß dann an einer Stelle des Gerätes eine Verkürzung der Binärwörter z. B. durch Runden oder durch Betragsabrunden auf die ursprüngliche Stellenzahl vorgenommen werden.In signal processing devices of this type, numbers (binary words) mi «, a fixed number of digits processed. If Veraioeitung uses products, so these are initially determined with a higher number of digits. In the course of further processing must then at one point on the device a shortening of the binary words z. B. by rounding or by rounding off amounts to the original number of digits.

Bei den eingangs genannten Signalverarbeitungsgeräten können die erwähnten Verkürzungsoperationen zu systematischen Rundungsfehlern führen, die sich in sogenannten Grenzzyklusschwingungen, d. h. periodischen Verfälschungen der Ausgangszahlenfolge, bemerkbar machen.In the case of the signal processing devices mentioned at the beginning, the abbreviation operations mentioned lead to systematic rounding errors, which result in so-called limit cycle oscillations, i.e. H. periodic Make falsifications of the initial number sequence noticeable.

In ELECTRONICS LETTERS, I.November 1973, Seiten 531 bis 532 berichten T. A.C. M. Claasen, W. F. G. Mecklenbräuker und J. B. H. Peek von Rechnungen, durch die die Wirkungsweise eines digitalen rekursiven Filters zweiten Grades mit Hilfe einer Datenverarbeitungsanlage simuliert wurde.In ELECTRONICS LETTERS, November I, 1973, pages 531 to 532, T. A.C. M. Claasen, W. F. G. Mecklenbräuker and J. B. H. Peek of calculations through which the functioning of a digital second degree recursive filter was simulated with the help of a data processing system.

Bei beiden der obenerwähnten Möglichkeiten zur Wortlängenkürzung wurden Grenzzyklusschwingungen festgestellt. Ihr Auftreten hängt von den Werten der Koeffizienten des Filters ab.With both of the above-mentioned options for Shortening of the word length, limit cycle oscillations were found. Their occurrence depends on the values of the The coefficients of the filter.

Auch K. M Wong und R. A. King berichten in ELECTRONICS LETTERS. 7th March 1974, Vol.10, on No. 5. Seiten 55 bis 57 über Simultation digitaler Filter mit Hilfe eines Rechners- Die Verfasser gehen davon "•Us, daß durch geeignete Wahl det Koeffizienten eines »genannten Döublerate-Filters sich das Übertragungsverhalten eines Allpol-Filters zweiten Grades ergibt. Da unterschiedliche Koeffizienten für das poüblerate-Fil· tef zu gleicher Übertragungsfunktion eines Allpol-Filters führen, lassen sich die Koeffizienten für das Doublerate-Filter zusätzlich so bestimmten, daß keine Grenzzyklusschwingungen auftreten. Die rechnergestützte Konstruktion eines Allpol-Filters zweiten Grades ohne Grenzzyklusschwingungen über den Umweg eines Doublerate-Filters ist jedoch aufwendig.K. M Wong and RA King also report in ELECTRONICS LETTERS. 7th March 1974, Vol. 10, on No. 5. Pages 55 to 57 digital over Simultation filter with a Rechners- The authors assume "• Us, that a suitable choice det coefficients of a" specified Döublerate filter results in the transmission behavior of an all-pole filter of the second degree. Since different coefficients for If the poüblerate filter lead to the same transfer function of an all-pole filter, the coefficients for the double-rate filter can also be determined in such a way that no limit cycle oscillations occur. Filters, however, are expensive.

Der Erfindung liegt die Aufgabe zugrunde,' ein allgemein gültiges Verfahren zur Unterdrückung von Grenzzyklusschwingungen bei digitalen Verarbeitungsgeräten der eingangs genannten Art anzugeben. Das Verfahren soll auf möglichst einfache und bilJge Weise zu realisieren sein.The invention is based on the problem of 'a generally applicable method for suppressing Specify limit cycle oscillations in digital processing devices of the type mentioned above. That The procedure should be as simple and inexpensive as possible to be realized.

Für die Aufgabe werden zwei Lösungen angegeben; den kennzeichnenden Teilen der Ansprüche 1 und 2 ist jeweils eine Lösung zu entnehmen.Two solutions are given for the task; the characterizing parts of claims 1 and 2 is to take one solution at a time.

Bei Anwendung der erfindungsgemäßen Lösungen entstehen statt der Grenzzyklusschwingungen rauschartige Fehlersignale, die sich dem Quantisierungsrauschen überlagern, d. h. dem Rauschen, das im vorliegenden Fall durch das Runden erzeugt wird.When using the solutions according to the invention, noise-like oscillations arise instead of the limit cycle oscillations Error signals that are superimposed on the quantization noise, d. H. the noise that is in the present Case is generated by rounding.

Wie Rechner-Simulationen zeigen, hängt die gesamte mittlere Rauschleistung von der Filterstruktur ab, auf die eine der erfindungsgemäßen lösungen angewendet wird. Bei Filtern zweiten Grades liegt die gesamte mittlere Rauschleistung — je nach Filterstru.ktur und je nach angewandter Lösung — um Faktoren 13 bis 4 über der mittleren Leistung des Quantisierungsrauschens.As computer simulations show, the total average noise power depends on the filter structure one of the solutions according to the invention is used. For second-degree filters, the entire Average noise power - depending on the filter structure and depending according to the solution applied - by a factor of 13 to 4 above the mean power of the quantization noise.

Anhand der Figuren sollen Anwendungsbeispiele der erfindungsgemäß; η Lösungen näher erläutert werden. Es zeigtUsing the figures, application examples of the invention; η solutions are explained in more detail. It shows

F i g. 1 ein rekursives Filter zweiten Grades in der ersten kanonischen Form zur Erläuterung der Lösung nach Anspruch 1,F i g. 1 a recursive filter of the second degree in the first canonical form to explain the solution according to claim 1,

F i g. 2 ein rekursives Filter zweiten Grades in der ersten kanonischen Form zur Erläuterung der Lösung nach Anspruch 2.F i g. 2 a recursive filter of the second degree in the first canonical form to explain the solution according to claim 2.

An die Eingangsklemmen der Filter nach F i g. 1 und 2 wird das digitale Signal u(k) angelegt. Das aus dem Eingangssignal u(k) erzeugte digitale Ausgangssignal ist mit y(k) bezeichnet. Zu den Einzelbausteinen der Filter gehören Verzögerungsglieder, Sx — wie allgemein üblich - mit z-' bezeichnet sind, Multiplizierer und Addierer 1, 2, 3. Die Multiplizierer multiplizieren Binärwörter mit den Koeffizienten b0, öl, 62, —co und -elder Filter.To the input terminals of the filter according to FIG. 1 and 2 the digital signal u (k) is applied. The digital output signal generated from the input signal u (k) is denoted by y (k). The individual components of the filter include delay elements, Sx - as is common practice - denoted by z- ', multipliers and adders 1, 2, 3. The multipliers multiply binary words with the coefficients b0, oil, 62, -co and -elder filters.

Da die Verzögerungsglieder für Wörter mit einer bestimmten Stellenzahl ausgelegt sind, die Ergebnisse von Multiplikationen und Additionen jedoch mit höherer Stellenzahl errechnet werden, muß vor dem Einlesen eines Wortes in ein Verzögerungsglied eine Wortlängenverkiirzung vorgenommen werden. Diese Verkürzung führen die mit R bezeichneten Einheiten durch, und zwar durch Runden.Since the delay elements are designed for words with a certain number of digits, but the results of multiplications and additions are calculated with a higher number of digits, the word length must be shortened before a word is read into a delay element. This shortening is carried out by the units marked R , namely by rounding.

Wie die F i g. I und 2 zeigen, wird das Ausgangssignal y(k) über eine Rückführungsschleife unter anderem an den Multiplizierer geführt, der das Ausgangssignal mit —cο multipliziert.As the F i g. I and 2 show, the output signal y (k) is fed via a feedback loop to the multiplier, among other things, which multiplies the output signal by -cο.

Im Anwendungsbeispiel nach Fig. 1 wird das zuletzt erwähnte Produkt durch den Addierer 1 zu dem Produkt addiert, das sich aus dem Eingangssignal und dem Koeffizienten 60 ergibt. In der Summe dieser Produkte ersetzt nun die Einheit 4 nach F i g. I diejenige Stelle durch eine Zahl einer Zufallsfolge r(k), die durch die darauffolgende Einheit R zur Entscheidung über Auf-oder Abrunden herangezogen wird. Diese Stelle wird im folgenden Rundungsstelle genannt. Das Ersetzen der Rundungsstelle durch eine Zufallszahl hat einen zufallsgesteuerten Rundungsfehler, zur Folge; systematisch auftretende Rundungsfehler — und damitIn the application example according to FIG. 1, the last-mentioned product is added by the adder 1 to the product which results from the input signal and the coefficient 60. In the sum of these products, the unit 4 now replaces according to FIG. I the point through a number of a random sequence r (k) which is used by the following unit R to decide whether to round up or down. This point is referred to below as the rounding point. Replacing the rounding point with a random number results in a random rounding error; systematically occurring rounding errors - and thus

auch Grenzzyklusschwingungen — werden somit unterbunden.also limit cycle oscillations - are thus prevented.

Die Zufallszahlen, die für die Ersetzung der Rundungsstellen in aufeinanderfolgenden Codewörtern benötigt werden, können durch einen einfachen Zufallsgenerator (rückgekoppeltes Schieberegister) erzeugt werden.The random numbers that are used to replace the rounding digits in successive code words can be generated by a simple random generator (feedback shift register) will.

Im Anwendungsbeispiel nach Fig,2 erfolgt das Ersetzen der Rundungsstelle durch eine Zufallszahl vor der Summenbildung durch den Summierer 1,This is done in the application example according to FIG Replacement of the rounding point by a random number before the totaling by the totalizer 1,

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (2)

Patentansprüche:Patent claims: 1. Verfahren zur Unterdrückung von Grenzzyklusschwingungen bei digitalen Signalverarbeitungsgeräten, die eine ROckführungsschleife enthalten und bei denen im Laufe des Verarbeitungsprozesses die Wortlänge von Zwischenergebnissen durch Rundung verkürzt wird, dadurch gekennzeichnet, daß in mindestens einem Pfad der Rückführungsschleife diejenige Stelle einer unverkürzten Summe von Produkten durch eine Zufallszahl ersetzt wird, die anschließend zur Entscheidung über Auf- oder Abrunden herangezogen wird.1. Method for suppressing limit cycle oscillations in digital signal processing devices, which contain a feedback loop and where in the course of the manufacturing process the word length of intermediate results is shortened by rounding, characterized in that, that in at least one path of the feedback loop that point of an unabridged Sum of products is replaced by a random number, which is then used for decision is used by rounding up or down. 2. Verfahren zur Unterdrückung von Grenzzyklusschwingungen bei digitalen Signalverarbeitungs- '5 geräten, die eine Rückführungsschleife enthalten und bei denen im Laufe des Verarbeitungsprozesses die Wortlänge von Zwischenergebnissen durch Rundung verkürzt wird, dadurch gekennzeichnet, daß in mindestens einem Pfad der RückfüwrungsschleifeOiijenige Stelle eines unverkürzten Produktes durch eine Zufaüszah! ersetzt wird, die nach einer späteren Summenbildung zur Entscheidung über Auf- oder Abrunden herangezogen wird.2. Method for suppressing limit cycle oscillations in digital signal processing systems devices that contain a feedback loop and where in the course of the processing the word length of intermediate results is shortened by rounding, characterized in that, that in at least one path of the feedback loop Oiijenige Place an unabbreviated product by adding an additional number! is replaced after a later summation is used to decide whether to round up or down. 2525th
DE19752537050 1975-08-20 1975-08-20 Method for suppressing limit cycle oscillations Expired DE2537050C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752537050 DE2537050C2 (en) 1975-08-20 1975-08-20 Method for suppressing limit cycle oscillations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752537050 DE2537050C2 (en) 1975-08-20 1975-08-20 Method for suppressing limit cycle oscillations

Publications (2)

Publication Number Publication Date
DE2537050A1 DE2537050A1 (en) 1977-03-03
DE2537050C2 true DE2537050C2 (en) 1982-09-09

Family

ID=5954406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752537050 Expired DE2537050C2 (en) 1975-08-20 1975-08-20 Method for suppressing limit cycle oscillations

Country Status (1)

Country Link
DE (1) DE2537050C2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2432244A1 (en) * 1978-07-27 1980-02-22 Trt Telecom Radio Electr FILTER FOR ANALOG SIGNALS

Also Published As

Publication number Publication date
DE2537050A1 (en) 1977-03-03

Similar Documents

Publication Publication Date Title
EP0401562B1 (en) Device for converting a signal with a first sampling rate to a signal with a second sampling rate
AT406811B (en) RECURSIVE DIGITAL FILTER
DE2947308C2 (en) Recursive digital filter
DE3021012A1 (en) GENERALIZED INTERPOLATIVE METHOD FOR THE DIGITAL-ANALOG CONVERSION OF PCM SIGNALS
DE3231245C2 (en) Recursive digital filter
EP0181953A1 (en) Interpolator for digital signals
DE68910349T2 (en) Digital filter with integrated decimation.
DE2537050C2 (en) Method for suppressing limit cycle oscillations
DE69320218T2 (en) Digital filter
WO1993017383A1 (en) Circuit arrangement for the digital multiplying of integer numbers
DE3922469C2 (en)
DE3602585C2 (en)
EP0249279B1 (en) Digital filter
DE2456245C2 (en) Circuit arrangement for a digital filter
EP0305708A2 (en) Digital decimating filter
EP0940009B1 (en) Comb filter
EP0489952B1 (en) Circuit device for digital bit-serial signal processing
EP0106000B1 (en) Digital circuit to suppress changes in a digital signal
EP0264999A2 (en) System for transmitting or memorizing input signals
DE2636028A1 (en) DIGITAL MULTIPLIER
DE69706645T2 (en) USE OF ONE-CHANNEL FIR FILTER ARCHITECTURE FOR CARRYING OUT COMBINED / PARALLEL FILTERING OF MULTIPLE (SQUARE) SIGNALS
DE1912674B2 (en) Digital filter
EP0448742B1 (en) Adaptive recursive digital filter
DE69212460T2 (en) Digital multiplier with diagonal propagation
DE2142636A1 (en) CALCULATING UNIT FOR THE PERFORMANCE OF DIGITAL MULTIPLICATIONS

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
OGA New person/name/address of the applicant
OD Request for examination
D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: FELTEN & GUILLEAUME FERNMELDEANLAGEN GMBH, 8500 NU

8339 Ceased/non-payment of the annual fee