DE2528875A1 - Test adaptor for dynamic testing - is for an integrated TTL circuit and has input for lock pulses and measurement CRO - Google Patents
Test adaptor for dynamic testing - is for an integrated TTL circuit and has input for lock pulses and measurement CROInfo
- Publication number
- DE2528875A1 DE2528875A1 DE19752528875 DE2528875A DE2528875A1 DE 2528875 A1 DE2528875 A1 DE 2528875A1 DE 19752528875 DE19752528875 DE 19752528875 DE 2528875 A DE2528875 A DE 2528875A DE 2528875 A1 DE2528875 A1 DE 2528875A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- terminal
- tri
- cro
- state logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Prüfadapter für dynamische Messungen an integrierten TTL-Bausteinen Die Erfindung bezieht sich auf einen Prüfadapter nach dem Oberbegriff des Patentanspruchs 1.Test adapter for dynamic measurements on integrated TTL modules The invention relates to a test adapter according to the preamble of the patent claim 1.
Zur dynamischen Prüfung von Bausteinen aus integrierten binären Schaitwerken (integrierte Bausteine), werden je nach deren Funktion einer oder mehrere Signaleingänge mit Prüfimpulsen beaufschlagt, gegebenenfalls wird gleichzeitig an andere Signaleingänge der hohe oder der niedere binare Signalpegel statisch angelegt. Die Impulse bzw. Pegelsprünge an Eingängen und Ausgängen werden oszillographisch beobachtet. FUr die richtige Beurteilung des Schaltverhaltens müssen die Ausgänge der Schaltwerke definiert belastet sein. Ferner existieren bei integrierten Bausteinen der TTL-Technik (TTL = Transistor-Transistor-Logik), auf die im folgenden allein Bezug genommen wird, verschiedene Typen, bei denen an die Ausgänge externe Kollektorwiderstände angeschlossen werden müssen.For dynamic testing of blocks from integrated binary switchgear (integrated modules), depending on their function, one or more signal inputs applied with test pulses, possibly at the same time to other signal inputs the high or the low binary signal level is applied statically. The impulses resp. Level jumps at inputs and outputs are observed using an oscillograph. For the correct assessment of the switching behavior must be the outputs of the switching mechanisms be burdened in a defined manner. There are also TTL technology integrated modules (TTL = transistor-transistor logic), to which reference is made solely in the following different types with external collector resistors at the outputs must be connected.
Infolge der Typenvielfalt bei integrierten Bausteinen der TTL-Technik und der daraus resultierenden sehr unterschiedlichen Belegung der Anschlußfahnen mit Signaleingängen und Signalausgängen muß zur dynamischen Prüfung fast für jeden Typ ein besonderer Meßaufbau vorgesehen werden. Das bedingt hohe Anschaffungskosten, lange Rüstzeiten und viel Platz für die Aufbewahrung.As a result of the variety of types of integrated components of the TTL technology and the resulting very different assignment of the terminal lugs with signal inputs and signal outputs is a must for dynamic testing for almost everyone Type a special measurement setup can be provided. That requires high acquisition costs, long set-up times and plenty of space for storage.
Es ist die Aufgabe der Erfindung, einen Prüfadapter für dynamische Messungen an integrierten Bausteinen der TTL-Technik anzugeben, der möglichst universell einsetzbar ist. Diese Aufgabe wird mit einem Prüfadapter nach Patentanspruch 1 gelöst.It is the object of the invention to provide a test adapter for dynamic Specify measurements on integrated components of the TTL technology, which is as universal as possible can be used. This object is achieved with a test adapter according to claim 1.
Die Erfindung wird im folgenden näher beschrieben. In der Zeichnung ist ein Schaltungsbeispiel und eine Funktionstabelle dargestellt.The invention is described in more detail below. In the drawing a circuit example and a function table is shown.
Die Fig. 1 zeigt eine Seite des zu prüfenden, integrierten Bausteines PR, nachstehend als Prüfling bezeichnet, mit den Anschlußfahnen 1 bis 8. Die Prüflinge werden Je nach Ausführung ihrer Anschlußfahnen in eine Steckfassung oder eine Klemmvorrichtung des Prüfadapters eingesetzt. Darauf soll nicht näher eingegangen werden, es wird daher im weiteren nur von den Anschlußfahnen des Prüflinge PR die Rede sein.Fig. 1 shows one side of the integrated module to be tested PR, hereinafter referred to as test item, with terminal lugs 1 to 8. The test items are depending on the design of their connection lugs in a plug-in socket or a clamping device of the test adapter is used. It will not be discussed in more detail, it will therefore, in the following, only the connection lugs of the test item PR will be mentioned.
Mit den Anschlußfahnen 1 bis 7 des Prüflinge PR sind Schaltungskomplexe Al bis A7 verbunden. Entsprechendes gilt für die nicht dargestellten Anschlußfahnen 9 bis 15. Die Anschlußfahnen 8 bzw. 16 dienen zur Stromversorgung des Prüflings t8 = Masse, 16 = Vcc). Da alle Schaltungskomplexe Al bis A7 (und A9 bis A15) untereinander gleich sind, ist in Fig. 1 nur der Schaltungskomplex Al innerhalb der Umrandung aus strichpunktierten Linien ausführlich dargestellt.With the terminal lugs 1 to 7 of the test object PR are circuit complexes Al connected to A7. The same applies to the terminal lugs, not shown 9 to 15. The connection lugs 8 and 16 are used to power the test item t8 = ground, 16 = Vcc). Since all circuit complexes Al to A7 (and A9 to A15) with each other are the same, in Fig. 1 only the circuit complex Al is within the border shown in detail from dash-dotted lines.
An die AnschluBfahne 1 des Prüflinge PR sind angeschlossen eine Steckbuchse OSZ zum Anschluß eines Meßoszillographen, zwei Inverter VI und V2, ein Widerstand RC, der über einen Schalter sC mit dem positiven Pol Vcc (+5 Volt) der Versorgungssparmung verbindbar ist, und der Ausgang eines Tri-State-Verknüpfungsglieds V3 mit NAND-Funktion. Ein solches Verknüpfungsglied kann bei entsprechender Ansteuerung am Ausgang nicht nur die üblichen Zustände H und L (1 und O) annehmen, sondern auch noch den Zustand "hochohmig", der mit Z bezeichnet wird. Der Zustand Z wird immer dann eingestellt, wenn die dem betrachteten Verknüpfungsglied V3 zugeordnete Anschluf3fahne 1 des Prüflings PR einen Signalausgang bildet.A socket is connected to the connection lug 1 of the test item PR OSZ for connecting a measuring oscilloscope, two inverters VI and V2, one resistor RC connected to the positive pole Vcc (+5 volts) of the supply voltage via a switch sC is connectable, and the output of a tri-state logic element V3 with NAND function. Such a logic element cannot be controlled at the output only assume the usual states H and L (1 and O), but also still the "high resistance" state, which is denoted by Z. The state Z is always then set when the connection flag assigned to the logic element V3 under consideration 1 of the test object PR forms a signal output.
Das wirkt sich praktisch so aus, als ob das Verknüpfungsglied V3 von der betreffenden Anschlußfahne abgetrennt wäre.This practically has the same effect as if the logic element V3 of the relevant terminal lug would be separated.
Gegenseitige störende Rückwirkungen treten dann nicht auf Die Inverter VI und V2 dienen als definierte Ausgangsbelastung für den Prüfling PR. Die beiden Inverter bleiben zwar auch dann angeschlossen, wenn die betreffende Anschlußfahne einem Eingang des Prüflings zugeordnet ist; doch haben sie in diesem Fall nur einen vernachlässigbaren Einfluß.Mutually disruptive repercussions then do not occur. The inverter VI and V2 serve as a defined output load for the test item PR. The two Inverters remain connected even if the relevant terminal lug is assigned to an input of the device under test; but in this case they only have one negligible influence.
Bei Prüflingen mit offenem Kollektorausgang wird der Schalter Sc geschlossen. Der Widerstand RC liegt damit einseitig an Vcc und bildet den erforderlichen Kollektorwiderstand.Switch Sc is closed for test items with an open collector output. The resistor RC is connected to Vcc on one side and forms the required collector resistance.
Durch die beiden Schalter SA und SB und mithilfe der Verknüpfungsglieder V4, V5 und V6 werden die Betriebsbedingungen für jeden Schaltungskomplex Al bis A7 (A9 bis A15) festgelegt. Die Fig. 2 zeigt ein Schema für den jeweiligen Zustand P am Ausgang des Verknüpfungsgliedes V3. Der Zustand P = T in dieser Tabelle besagt, daß der über die Steckbuchse TP allen Schaltungskomplexen Al bis A7 (und A9 bis Als) gemeinsam zugeführte Takt auf die betreffende Anschlußfahne des Prüflinge PR durchgeschaltet wird. Die beiden Inverter V7-und V8, deren Ausgänge jeweils eine Gruppe von Schaltungskomplexen speisen, dienen dazu, die richtige Taktamplitude sicherzustellen und in Verbindung mit dem Widerstand RA für einen wohldefinierten Abschluß der Taktleitung zu sorgen.With the two switches SA and SB and with the help of the linkage elements V4, V5 and V6 are the operating conditions for each circuit complex A1 to A7 (A9 to A15). Fig. 2 shows a scheme for the respective state P at the output of the logic element V3. The state P = T in this table means that the over the socket TP all circuit complexes A1 to A7 (and A9 to As) jointly supplied clock to the relevant terminal lug of the test object PR is switched through. The two inverters V7 and V8, whose outputs each have one Feed group of circuitry, serve to set the correct clock amplitude ensure and in conjunction with the resistance RA for a well-defined To ensure completion of the clock line.
Es ist zweckmäßig, für den Schaltungsaufbau des Prüfadapters selbst integrierte TTE-Bausteine oder Bausteine einer TTL-kompatiblen Schaltungstechnik zu verwenden. Anstelle des Netzwerkes mit den Verknüpfungsgliedern V3 bis V6 können auch andere Netzwerke gebildet werden, welche die gleiche Funktion ergeben. Beispielsweise kann zu diesem Zweck der integrierte Baustein SN 74 5 253 eingesetzt werden. Ausschlaggebend ist, daß der mit der Anschlußfahne des Prüflinge Pfl verbundene Ausgang einem Verknupfungsglied mit Tri-State-Charakter angehört.It is useful for the circuit structure of the test adapter itself integrated TTE modules or modules of a TTL-compatible circuit technology to use. Instead of the network with the links V3 to V6 other networks can also be formed, which result in the same function. For example the integrated module SN 74 5 253 can be used for this purpose. Decisive is that the output connected to the terminal lug of the test object Pfl is a link element with tri-state character.
2 Figuren 1 Patentanspruch2 Figures 1 claim
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752528875 DE2528875A1 (en) | 1975-06-27 | 1975-06-27 | Test adaptor for dynamic testing - is for an integrated TTL circuit and has input for lock pulses and measurement CRO |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752528875 DE2528875A1 (en) | 1975-06-27 | 1975-06-27 | Test adaptor for dynamic testing - is for an integrated TTL circuit and has input for lock pulses and measurement CRO |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2528875A1 true DE2528875A1 (en) | 1977-01-13 |
Family
ID=5950145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752528875 Pending DE2528875A1 (en) | 1975-06-27 | 1975-06-27 | Test adaptor for dynamic testing - is for an integrated TTL circuit and has input for lock pulses and measurement CRO |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2528875A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0032222A1 (en) * | 1979-12-21 | 1981-07-22 | Siemens Aktiengesellschaft | Testing device |
-
1975
- 1975-06-27 DE DE19752528875 patent/DE2528875A1/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0032222A1 (en) * | 1979-12-21 | 1981-07-22 | Siemens Aktiengesellschaft | Testing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69029606T2 (en) | Power interface circuit and method for testing such a circuit | |
DE60308870T2 (en) | COMPENSATION OF TEST SIGNAL DISSOLUTION DUE TO A MALFUNCTION OF THE COMPONENT TO BE TESTED | |
EP0124761B1 (en) | Device for testing specimens containing electrical circuits | |
DE19937820C2 (en) | Device for testing semiconductor integrated circuits and method for controlling the same | |
EP0214508B1 (en) | Integrated semiconducteur memory | |
DE2528875A1 (en) | Test adaptor for dynamic testing - is for an integrated TTL circuit and has input for lock pulses and measurement CRO | |
DE60002349T2 (en) | MEMORY MODULE CHECKER WITH REDUCED OUTPUT DRIVER IMPENDANCE | |
DE2534502B2 (en) | Individually testable, integrated module | |
DE102004010783A1 (en) | Method and circuit arrangement for testing electrical components | |
DE1963507A1 (en) | Transformerless hybrid circuit for connecting a two-wire and a four-wire line | |
EP0093899B1 (en) | Circuit for matching test equipment with a test piece | |
EP0275094B1 (en) | Arrangement for testing integrated circuits | |
DE3230208C2 (en) | ||
DE10143455B4 (en) | Method and apparatus for testing circuit units to be tested with increased data compression for burn-in | |
DE3312739C2 (en) | Arrangement for generating a pulse-shaped output signal from an input signal, in particular for test equipment | |
DE2524331C3 (en) | Circuit arrangement for setting the input of a connected logic module | |
DE112004001739T5 (en) | Semiconductor switch circuit | |
DD158496A3 (en) | TESTING DEVICE FOR LOGICAL NETWORKS | |
DE2921680A1 (en) | CIRCUIT ARRANGEMENT, IN PARTICULAR FOR TESTING ELECTRICAL CIRCUITS | |
DE1152142B (en) | Bistable toggle switch | |
DE4038535A1 (en) | Testable integrated circuit and assembly - has by=pass circuit for input signal of each function part and multiplexers for functional part outputs | |
DE2365280A1 (en) | Digital circuit functional errors measurement method - involves excitation of inputs with signals from code generator | |
DE2138690A1 (en) | SYMMETRIC SCANNER | |
DD240610A1 (en) | ARRANGEMENT FOR RETROFITTING COUPLING FIELDS FOR TEST AUTOMATES | |
DE3821230A1 (en) | TEST ARRANGEMENT FOR GENERATING TEST PATTERNS FOR TESTING MICROPROCESSORS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |