DE2524331C3 - Circuit arrangement for setting the input of a connected logic module - Google Patents

Circuit arrangement for setting the input of a connected logic module

Info

Publication number
DE2524331C3
DE2524331C3 DE19752524331 DE2524331A DE2524331C3 DE 2524331 C3 DE2524331 C3 DE 2524331C3 DE 19752524331 DE19752524331 DE 19752524331 DE 2524331 A DE2524331 A DE 2524331A DE 2524331 C3 DE2524331 C3 DE 2524331C3
Authority
DE
Germany
Prior art keywords
input
circuit arrangement
output
logic
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752524331
Other languages
German (de)
Other versions
DE2524331B2 (en
DE2524331A1 (en
Inventor
Jiri Dipl.-Ing.; Hrdlicka Rehor Dipl-Ing.; Prag Kupec
Original Assignee
Tesla, N.P, Prag
Filing date
Publication date
Application filed by Tesla, N.P, Prag filed Critical Tesla, N.P, Prag
Priority to DE19752524331 priority Critical patent/DE2524331C3/en
Publication of DE2524331A1 publication Critical patent/DE2524331A1/en
Publication of DE2524331B2 publication Critical patent/DE2524331B2/en
Application granted granted Critical
Publication of DE2524331C3 publication Critical patent/DE2524331C3/en
Expired legal-status Critical Current

Links

Description

(Olger arbeiten kann, jedoch in der übrigen Zeit nur seine Basis-Emitter-Strecke wirksam ist. Anstatt an die Basis des zweiten Schalttransistors wird die Impulsspannung an den Steuereingangjanschluß gelegt.(Olger can work, but only for the rest of the time its base-emitter path is effective. Instead of going to the base of the second switching transistor, the pulse voltage placed on the control input connection.

Gegenüber der Verwendung einer Kondensatorentladung hat die erfindungsgemäße Schaltungsanordnung als besondere Vorteile, daß die Wiederholungsfrequenz der Einstellimpulse nur durch die Schaltungsgrenzfrequenz begrenzt ist und die EinsteMimpulse ununterbrochen bei gleicher Periode durchlaufen können. Ferner ermöglicht die erfindungsgemäße Schaltungsanordnung, den einzustellenden Eingang des angeschlossenen logischen Bausteins auf logischen Null-Wert einfach durch Anschließen zu bringen und in der Zeit, während der die Einstellimpulse erzeugt werden, diesen Eingang auf den logischen Eins-Wert einzustellen. Compared to the use of a capacitor discharge, the circuit arrangement according to the invention has as a special advantage that the repetition frequency of the setting pulses only depends on the switching frequency is limited and the EinsteMimpulse can run through uninterrupted with the same period. Furthermore, the circuit arrangement according to the invention enables the input to be set of the connected logical module to logical zero value simply by connecting and in the Time during which the setting pulses are generated to set this input to the logical one value.

Daher können die beiden logischen Werte, die zum Prüfen des logischen Bausteins nötig sind, ohne eine Einschalttaste eingestellt werden. Auch eine Beschädigung des logischen Bausteins ist ausgeschlossen, bevor sein Eingang auf logischen Null-Wert eingestellt und sein Ausgang an andere logische Glieder angeschlossen ist.Therefore, the two logical values that are necessary to check the logical module can be used without a Power button can be set. Damage to the logic module is also ruled out before its input is set to a logical zero value and its output is connected to other logical elements is.

Da die erfindungsgemäße Schaltungsanordnung sehr einfach aufgebaut ist, indem sie nur sehr wenige Bauelemente besitzt, kann eine Prüfsonde gebaut werden, die für manuelle Prüfung sehr geeignet ist, ohne daß eine spezielle integrierte Schaltung gemäß Kunden-Spezifikation hergestellt werden müßte.Since the circuit arrangement according to the invention is very simple in that it only contains very few Has components, a test probe can be built, which is very suitable for manual testing, without that a special integrated circuit would have to be manufactured according to customer specifications.

Die erfindungsgemäße Schaltungsanordnung wird beispielsweise anhand der Zeichnung näher erläutert. Es zeigtThe circuit arrangement according to the invention is explained in more detail, for example, with reference to the drawing. It shows

Fig. 1 ein schematisches Schaltbild der Schaltungsanordnung zum Einstellen des Eingangs eines angeschlossenen logischen Bausteins undFig. 1 is a schematic circuit diagram of the circuit arrangement for setting the input of a connected logic module and

Fig. 2 a, b, d -g den Signalverlauf an verschiedenen Punkten der Schaltungsanordnung.Fig. 2 a, b, d -g the signal curve on different Points of the circuit arrangement.

Gemäß Fig. 1 ist ein Steuereingangsanschluß 1 an einem Eingang A 1 eines NAND-Gliedes A angeschlossen, dessen Ausgang A 3 über einen ersten Widerstand R 1 mit der Basis eines ersten Schalttransistors 7"I in Form eines PNP-Transistors gekoppelt ist. Der Emitter des ersten Schalttransistors 7Ί ist an einen ersten Speisespannungsanschluß 2 angeschlossen, während sein Kollektor mit dem Kollektor eines zweiten Schalttransistors Tl in Form eines NPN-Transistors gekoppelt ist, dessen Basis einerseits über einen dritten Widerstand R3 und einen zweiten Widerstand Rl, die miteinander in Reihe geschaltet sind, an einen zweiten Speisespannungsanschluß 3 und andererseits über einen vierten Widerstand >? 4 an eine Erdklemme 5 der Schaltungsanordnung angeschlossen sind. Der Emitter des zweiten Schalttransistors Tl ist einerseits über einen fünften Widerstand R 5 an die Erdklemme 5 der Schaltungsanordnung und andererseits an einen Ausgangsanschluß 4, der seinerseits mit einer Meßspitze //gekoppelt ist, angeschlossen.
Zur Eingangseinstellung des in Fig. 1 dargestelltenAccording to FIG. 1, a control input terminal 1 is connected to an input A 1 of a NAND element A , the output A 3 of which is coupled via a first resistor R 1 to the base of a first switching transistor 7 "I in the form of a PNP transistor. The emitter the first switching transistor 7Ί is connected to a first supply voltage terminal 2, while its collector is coupled to the collector of a second switching transistor Tl in the form of an NPN transistor, the base of which is connected in series via a third resistor R3 and a second resistor Rl are, the circuit arrangement are connected to a second supply voltage terminal 3 and on the other hand via a fourth resistance>? 4 to a ground terminal. 5 the emitter of the second switching transistor Tl is the one hand via a fifth resistor R 5 to the ground terminal 5 of the circuit arrangement and secondly to an output terminal 4, which in turn is coupled to a measuring tip // connected.
For the input setting of the one shown in FIG

ίο Ausluhrungsbeispiels des angeschlossenen logischen Bausteins, der hier ein NAND-Glied LOl ist, das mit weiteren NAND-Gliedern LOl und 103 gekoppelt ist, ist die Meßspitze H mit dem Eingang M des NAND-Gliedes LOl verbunden. Ferner ist eine Erdklemme Z des zum Einstellen bestimmten NAND-Gliedes LO 1 an die Erdklemme 5 der Schaltungsanordnung angeschlossen. ίο Ausluhrungsbeispiels the connected logic module, which is a NAND element LOl here, which is coupled to further NAND elements LOl and 103, the probe tip H is connected to the input M of the NAND element LOl . Furthermore, a ground terminal Z of the NAND element LO 1 intended for setting is connected to the ground terminal 5 of the circuit arrangement.

Die Schaltungsanordnung von Fig. 1 arbeitet folgendermaßen: The circuit arrangement of Fig. 1 operates as follows:

:o Dem Steuereingangsanschluß 1 werden Stromimpulse ο (vgl. Fig. 2a) zugeführt, die im NAND-Glied A geformt und über den ersten Widerstand R 1 der Basis des eisten Schalttransistors 7Ί zugeführt werden. Der Emitter des ersten Schalttransistors 7'1 wird mit einer positiven Spannung von +5 V gegenüber Erde gespeist, und zwar über den ersten Speisespannungsanschluß 2, wobei diese positive Spannung, solange der erste Schalttransistor 7Ί unter der Einwirkung der Impulse a geöffnet ist, auch dem Kollektor des zweiten Schalttransistors Tl zugeführt wird. Die Basis des zweiten Schalttransistors Tl wird von einem Spannungsteiler gespeist, der aus dem zweiten Widerstand Rl, dem dritten Widerstand A3 und dem vierten Widerstand R4 besteht. Dieser Spannungsteiler ist an den zweiten Speisespannungsanschluß 73 angeschlossen, der mit Konstantgleichspannung 6 (vgl. Fig. 2 b) versorgt wird. Die Basis-Emitter-Strecke des zweiten Schalttransistors Tl ist wegen der Konstantgleichspannung b dauernd geöffnet, und solange am Kollektor des zweiten Schalttransistors Tl die positive Spannung vom ersten Speisespannungsanschluß 2 anliegt, erscheint ein Impuls des Pulses (I (vgl. Fig. 2d) am Ausgangsanschluß 4. Ein Puls/(vgl. Fig. 2f) tritt an der Basis des ersten Schalttransistors 7Ί auf, ein Puls g am Kollektor des ersten Schalttransistors T\ und ein Puls c an der Basis des zweiten Schalttransistors 7'2.: o The control input terminal 1 are supplied with current pulses ο (see. Fig. 2a), which are formed in the NAND element A and fed through the first resistor R 1 to the base of the switching transistor 7Ί. The emitter of the first switching transistor 7'1 is fed with a positive voltage of +5 V with respect to ground, via the first supply voltage terminal 2, this positive voltage as long as the first switching transistor 7'1 is open under the action of the pulses a , including the Collector of the second switching transistor Tl is fed. The base of the second switching transistor Tl is fed by a voltage divider, which consists of the second resistor Rl, the third resistor A3 and the fourth resistor R 4. This voltage divider is connected to the second supply voltage connection 73, which is supplied with constant DC voltage 6 (cf. FIG. 2 b). The base-emitter path of the second switching transistor Tl is permanently open because of the constant DC voltage b , and as long as the positive voltage from the first supply voltage terminal 2 is applied to the collector of the second switching transistor Tl , a pulse of the pulse (I (see. Fig. 2d) appears on Output terminal 4. A pulse / (see. Fig. 2f) occurs at the base of the first switching transistor 7Ί, a pulse g at the collector of the first switching transistor T \ and a pulse c at the base of the second switching transistor 7'2.

Die erfindungsgemäße Schaltungsanordnung kann zum Bau von Ein- oder Mehrspitzcnsonden zum Prüfen logischer Bausteine benutzt werden.The circuit arrangement according to the invention can be used to build single-point or multi-point probes for testing logical building blocks are used.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (1)

Patentanspruch:Claim: Schaltungsanordnung zum Einstellen des Eingangs eines angeschlossenen logisch '!austeins auf logischen Eins-Wert, wobei mit csem Eingang die Eingänge und/oder ein Ausgang weiterer logischer Glieder verbunden sind, dadurch gekennzeichnet, daß ein Steuereingangsanschluß (1) mit einem oder mehreren Eingängen (A I) eines NAND-Glieds (A) verbunden ist, dessen Ausgang (A3) über einen ersten Widerstand (Rl) mit der Basis eines ersten Schalttransistors (7Ί) in Form eines PNP-Transistors gekoppelt ist, dessen Emitter mit einem ersten Speisespannungsanschluß (2) und dessen Kollektor mit dem Kollektor eines zweiten Schalttransistors (Tl) in Form eines NPN-Transistors gekoppelt ist, dessen Basis einerseits über einen vierten Widerstand (R 4) mit einer Erd-Circuit arrangement for setting the input of a connected logic element to a logic one value, the inputs and / or an output of further logic elements being connected to csem input, characterized in that a control input connection (1) has one or more inputs (AI ) a NAND element (A) is connected, the output (A3 ) of which is coupled via a first resistor (Rl) to the base of a first switching transistor (7Ί) in the form of a PNP transistor, the emitter of which is coupled to a first supply voltage connection (2) and the collector of which is coupled to the collector of a second switching transistor (Tl) in the form of an NPN transistor, the base of which is connected on the one hand to a ground via a fourth resistor (R 4) Speisespannungsanschluß (3), der zum ständigenSupply voltage connection (3), the permanent nung in einemtion in one spitze unterbringen zu können, müßte sie als spezielle integrierte Schaltung gebaut werden,
ist esTo be able to accommodate the tip, it would have to be built as a special integrated circuit,
is it Spannung (b in Fig. 2) beaufschlagt ist, und dessen Emitter einerseits über einen fünften Widerstand (R5) mit der Erdklemme (5)derSchaltungsanordnung und andererseits mit einem eine Meßspitze (H) Voltage (b in Fig. 2) is applied, and its emitter on the one hand via a fifth resistor (R5) with the earth terminal (5) of the circuit arrangement and on the other hand with a measuring tip (H) Erzeugung von Stromimpulsen zum Einstellen des Eingangs eines angeschlossenen logischen BausteinsGeneration of current pulses for setting the input of a connected logic module speisenden Ausgangsanschluß (4) verbunden ist 30 ohne Betätigen irgendwelcher Tasten ermöglicht wound daß ein Eingang (M) des auf logischen Null- bei auch die Stromimpulse in ihrer Große und FormThe feeding output connection (4) is connected 30 without pressing any keys enables an input (M) of the logic zero with also the current pulses in their size and shape in gewissen Grenzen unabhängig von der Belastung der Schaltungsanordnung durch den logischen Baustein und mit diesem verbundene weitere logische Glieder sind.within certain limits independent of the load on the circuit arrangement by the logic module and there are further logical links connected to this. oder Eins-Wert einzustehenden logischen Bausteins (LOl) mit der Meßspitze (H) und die Erdklemme (Z) des Bausteins (LOl) mit der Erdklemme der Schaltungsanordnung (5) verbunden isi.or one-value logic module (LOl) to be received is connected to the measuring tip (H) and the ground terminal (Z) of the module (LOl) is connected to the ground terminal of the circuit arrangement (5). Die Lösung der Aufgabe erfolgt erfindungsgemäßThe object is achieved according to the invention durch den kennzeichnenden Teil des Patentanspruchs.through the characterizing part of the claim. Der erfindungsgemäß vorgesehene zweite Schalttransistor stellt mit dem zwischen seinem Emitter und derThe inventively provided second switching transistor is with the between its emitter and the Die Erfindung betrifft eine Schaltungsanordnung 40 Erdklemme der Schaltungsanordnung liegenden (fünffach dem Oberbegriff des Patentanspruchs. ten) Widerstand an sich einen seit langem für sich be-Beim Einstellen des Eingangs eines logischen Bau- kannten Emitterfolger (Kollektorschaltung) dar (vgl. steins auf logischen Eins- oder Null-Wert ergeben sich DT-Zeitschrift »Funk-Technik«, 1970, Nr. 1, S. 17 und oft Schwierigkeiten, da dieser Eingang mit dem Aus- 18), bei dem der Transistor-Kollektor wechselspangang desselben logischen Bausteins und auch mit Ein- 45 nungsmäßig auf Erdpotential liegt und der einen hochgängen anderer logischer Glieder, deren Höchstzahl ohmigen Eingangswiderstand und einen niederohmidurch den Hersteller des logischen Bausteins vorgege- gen Ausgangswiderstand besitzt, so daß er als Impeben ist, verbunden ist, so daß es zu größeren Schwan- dan/wandler dient. Wegen des niederohmigen Auskungen der Belastung am Ausgang der Schaltungsan- gangswiderstands ist das Ausgangssignal auch in geordnung, die zweckmäßigerweisc mit einer Meßspitze 50 wissen Grenzen weitgehend unabhängig von der Beverbunden wird, kommt. Trotzdem sollte das Einstel- lastung,
lungs- bzw. Prüfsignal am Ausgang der Schaltungsanordnung bzw. der Meßspitze hinsichtlich Größe und
Form in gewissen Grenzen unabhängig von der Belastung sein.The invention relates to a circuit arrangement 40 ground terminal of the circuit arrangement lying (five times the preamble of patent claim. Th) resistance per se has long been a known emitter follower (collector circuit) when setting the input of a logic component (see stone on logic one - or zero value result from DT magazine "Funk-Technik", 1970, No. 1, p. 17 and often difficulties, since this input with the output 18), in which the transistor-collector alternating voltage of the same logic module and voltage standard is also input 45 at ground potential and a high transitions of other logical elements, the maximum number-impedance input resistor and a, is such that it is as Impeben connected niederohmidurch the manufacturer of the logical block has vorgege- gen output resistance, so that larger Schwan- dan / converter serves. Because of the low-ohmic deflection of the load at the output of the circuit input resistance, the output signal is also in order, which is expediently largely independent of the connection with a measuring tip 50 that knows its limits. Nevertheless, the setting should
treatment or test signal at the output of the circuit arrangement or the probe in terms of size and
Form to be independent of the load within certain limits. Die Stärke eines Stromimpulses zur Änderung des logischen Zustands des Eingangs eines angeschlossenen logischen Bausteins, der - wie gesagt - durchThe strength of a current pulse to change the logic state of the input of a connected logical building block, which - as I said - through 5555 seinen eigenen Ausgang und Eingänge weiterer logi-its own output and inputs of further logi- Gegenüber einem derartigen Emitterfolger weist aber die erfindungsgemäße Schaltanordnung nicht nur eine höhere Steilheit auf, sondern sie ermöglicht auch die Abgabe von invertierten bzw. phasenumgekehrten Stromimpu'iscn.Compared to such an emitter follower, however, the switching arrangement according to the invention not only has one higher slope, but it also enables the output of inverted or phase reversed Current impulses Bei der erfindungsgemäßen Schaltungsanordnung werden nämlich die Impulsspannungen nicht an die Basis des zweiten Schalttransistors, der als Emitterfolscher Glieder belastet ist, muß verhältnismäßig hoch 60 ger-Transistor angesehen werden kann, gelegt, sondern sein, wobei hinzukommt, daß ihr Maximum durch den die Basis-Emitter-Strecke des zweiten Schalttransistors inneren Schaltungsaufbau des logischen Bausteins be- ist durch die am zweiten Speisespannungsanschluß grenzt ist. Außerdem darf ein derartiger Stromimpuls zusätzlich anliegende Konstantgleichspannung immer auch nicht eine solche Stärke erreichen, daß der Io- geöffnet und über den ersten Schalttransistor nur eine gische Baustein beschädigt wird, und ferner muß die 65 bestimmte Zeit, nämlich wenn dieser leitend ist, an Zeit, während der der Stromimpuls auf den Eingang die vom ersten Speisespannungsanschluß zugeführte des logischen Bausteins einwirkt, ebenfalls eingestellt Betriebsspannung gelegt, so daß der zweite Schaltwerden, transistor nur während dieser Zeit als echter Emitter-In the circuit arrangement according to the invention, namely, the pulse voltages are not applied to the Base of the second switching transistor, which is loaded as an emitter Folscher member, must be viewed relatively high 60 ger transistor, but rather be, with added that its maximum through the base-emitter path of the second switching transistor The internal circuit structure of the logic module is characterized by that at the second supply voltage connection is bordered. In addition, such a current pulse may also always be applied constant DC voltage also do not achieve such a strength that the IO is opened and only one via the first switching transistor gical component is damaged, and also the 65 specific time, namely when this is conductive, on Time during which the current pulse is applied to the input from the first supply voltage connection of the logic module acts, the operating voltage is also set, so that the second switching is transistor only during this time as a real emitter
DE19752524331 1975-06-02 Circuit arrangement for setting the input of a connected logic module Expired DE2524331C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752524331 DE2524331C3 (en) 1975-06-02 Circuit arrangement for setting the input of a connected logic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752524331 DE2524331C3 (en) 1975-06-02 Circuit arrangement for setting the input of a connected logic module

Publications (3)

Publication Number Publication Date
DE2524331A1 DE2524331A1 (en) 1976-12-09
DE2524331B2 DE2524331B2 (en) 1977-03-31
DE2524331C3 true DE2524331C3 (en) 1977-11-17

Family

ID=

Similar Documents

Publication Publication Date Title
DE2323478A1 (en) DATA TRANSFER ARRANGEMENT
DE2638638C2 (en) Power supply circuit for the drive circuit of a liquid crystal display device
DE1217443B (en) Pulse frequency divider
DE2524331C3 (en) Circuit arrangement for setting the input of a connected logic module
DE2907231C2 (en) Monostable multivibrator
DE2449016A1 (en) AC network internal resistance measuring device - based on principle of voltage drop caused by load impedance
DE2647569C3 (en) Pulse generator with switchable output frequency
DE3013678C2 (en) Electronic circuit arrangement for generating regulated rise and fall times of a sine-square signal
DE1133429B (en) Bistable transistor circuit
DE2522463B2 (en) Schmit trigger with two differential amplifiers
DE1955507A1 (en) Device for converting frequencies into direct voltage signals
DE2443274A1 (en) DEVICE FOR DISPLAYING COMPLIANCE WITH SPECIFIED TOLERANCE LIMITS OF AN ELECTRICAL OR PHYSICAL SIZE
DE2524331B2 (en) CIRCUIT ARRANGEMENT FOR SETTING THE INPUT OF A CONNECTED LOGICAL BLOCK
DE1254207B (en) Scanning device for time division multiplex systems
DE2742677A1 (en) CIRCUIT ARRANGEMENT FOR CONNECTING THE DC INPUT VOLTAGE AND ACCOUNTING VOLTAGE TO TELEPHONE SUBSCRIBER LINES
DE2600194B2 (en) DISCHARGE CIRCUIT FOR THE INTEGRATION CAPACITOR OF A CAPACITIVE COUNTER-COUPLED INTEGRATION AMPLIFIER
DE2445799B2 (en) Monostable multivibrator
DE1294477B (en) Read circuit for magnetic core memory
DE2937424A1 (en) CIRCUIT ARRANGEMENT FOR A BRIDGE FEEDING A TELEPHONE LINE
DE2608266C3 (en) Circuit arrangement for deriving a continuously variable direct voltage from the constant direct voltage of a direct voltage source
EP0093899A1 (en) Circuit for matching test equipment with a test piece
DE2423061C2 (en) Circuit arrangement for delaying and increasing the edge of pulses for integrated circuits
DE2520931C2 (en) Sample and hold circuitry
DE2810951B1 (en) Compensation circuit for electronic measuring devices
DE1931967C3 (en) Circuit arrangement for regulating fluctuations in the amplitude of output signals