DE2526451B2

DE2526451B2 - MESSAGE TRANSMISSION METHOD AND DOUBLE COUNTER-CLOCK MODULATOR TO IMPLEMENT IT

Info

Publication number: DE2526451B2
Application number: DE19752526451
Authority: DE
Inventors: Reginhard Dr.-Ing. 8032 Lochham; Dömer Josef 8021 Hohenschäftlarn; Härle Hans-Georg Dipl.-Ing. 8901 Leiterhofen Pospischil
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-06-13
Filing date: 1975-06-13
Publication date: 1977-03-31
Also published as: DE2526451A1

Description

9.' Modulator zur Durchführung eines Verfahrens nach Anspruch 5, dadurch gekennzeichnet, daß ein digitaler Doppelgegentaktmodulator vorgesehen ist, der ein erstes Eingangsklemmenpaar (Ei', Ei") für das ursprüngliche pseudoternär codierte digitale Signal (P\), ein zweites Eingangsklemmenpaar (E 2', £2") für das als Träger wirkende Taktsignal (P₂) und eine dritte EingangsklemmeJ£3') für den invertierten unipolaren Taktpuls (P3) vorgesehen sind, bei dem vier NAND-Gatter (G31... G34) mit jeweils zwei Eingängen und ein erstes und ein zweites AND-Gatter(G 35, G 36) mit jeweils drei Eingängen und ein Gegentaktübertrager als Ausgangsübertrager (U3) enthalten sind und bei dem mit der ersten Eingangsklemme (Ei') des ersten Eingangsklemmenpaares der erste Eingang (311) des ersten NAND-Gatters (G31) und der erste Eingang (331) des dritten NAND-Gatters (G 33) verbunden ist, bei dem die zweite Eingangsklemme (Ei") des ersten Eingangsklemmenpaares mit dem zweiten Eingang (322) des zweiten NAND-Gatters (G 32) und mit dem zweiten Eingang (342) des vierten NAND-Gatters (G 34) verbunden ist, bei dem die erste Eingangsklemme (ET) des zweiten Eingangsklemmenpaares mit dem zweiten Eingang (312) des ersten NAND-Gatters (G 31) und mit dem ersten Eingang (341) des vierten NAND-Gatters (G 34) verbunden ist bei dem die zweite Eingangsklemme (£"2") des zweiten Eingangsklemmenpaares mit dem ersten Eingang (321) des zweiten NAND-Gatters (G 32) und mit dem zweiten Eingang (332) des dritten NAND-Gatters (G 33) verbunden ist, bei dem die Ausgänge des ersten und des zweiten NAND-Gatters (G 3t, G32) mit zwei Eingängen eines ersten AND-Gatters (G 35) und die beiden Ausgänge des dritten und des vierten NAND-Gatters (G 33, G 34) mit zwei Eingängen eines zweiten AND-Gatters (G 36) verbunden sind, bei dem die dritte Eingangsklemme (£3') für den invertierten unipolaren Taktpuls mit den zweiten Eingängen des ersten und des zweiten AND-Gatter (G 35, G 36) verbunden ist und bei dem die Ausgänge des ersten und des zweiten AND-Gatters (G35, G36) mit jeweils einem äußeren Anschluß der Primärwicklung des Ausgangsübertragers (U3) verbunden sind, während die Mittelanzapfung der Primärwicklung mit einem Anschluß für eine Speisespannung und die beiden Anschlüsse der Sekundärwicklung mit den Ausgängen des Doppelgegentaktmodulators verbunden sind (F i g. 6).9. ' Modulator for carrying out a method according to Claim 5, characterized in that a digital double push-pull modulator is provided which has a first pair of input terminals (Ei ', Ei ") for the original pseudo-ternary coded digital signal (P \), a second pair of input terminals (E 2', £ 2 ") are provided for the clock signal (P ₂ ) acting as a carrier and a third input terminalJ £ 3 ') for the inverted unipolar clock pulse (P3) , in which four NAND gates (G31 ... G34) each have two inputs and a first and a second AND gate (G 35, G 36) each with three inputs and a push-pull transformer are included as the output transformer (U3) and in which the first input (311) is connected to the first input terminal (Ei ') of the first input terminal pair. of the first NAND gate (G31) and the first input (331) of the third NAND gate (G 33) is connected, in which the second input terminal (Ei ") of the first input terminal pair with the second input (322) of the second NAND Gatters (G 32) and is connected to the second input (342) of the fourth NAND gate (G 34), in which the first input terminal (ET) of the second input terminal pair with the second input (312) of the first NAND gate (G 31 ) and is connected to the first input (341) of the fourth NAND gate (G 34) in which the second input terminal (£ "2") of the second input terminal pair is connected to the first input (321) of the second NAND gate (G 32) and is connected to the second input (332) of the third NAND gate (G 33), in which the outputs of the first and second NAND gates (G 3t, G32) with two inputs of a first AND gate (G 35) and the two outputs of the third and fourth NAND gates (G 33, G 34) are connected to two inputs of a second AND gate (G 36), in which the third input terminal (£ 3 ') for the inverted unipolar clock pulse the second inputs of the first and second AND gates (G 35, G 36) is connected and in which the outputs of the first and d the second AND gate (G35, G36) are each connected to an outer connection of the primary winding of the output transformer (U3) , while the center tap of the primary winding is connected to a connection for a supply voltage and the two connections of the secondary winding are connected to the outputs of the double push-pull modulator ( F i g. 6).

Die Hauptanmeldung betrifft ein Verfahren zur zusätzlichen Übertragung pseudoternär codierter digitaler Signale über zumindest einen Teil einer Vielzahl symmetrischer oder koaxialer Leitungspaare eines für die Übertragung sprachfrequenter und trägerfrequenter analoger Signale eingerichteten Kabels mit einem Übertragungsbereich der trägerfrequenten Signale, der das Basisband der digitalen Signale frequenzmäßig überlappt und bei dem sendeseitig die pseudoternär codierten digitalen Signale in η (mit η = 1, 2, 3...) Stufen durch Multiplikation mit ein oder mehreren als Trägerschwingungen wirkenden Taktsignalen umgesetzt werden, von denen eines eine Impulsfolgefrequenz gleich der halben Bitfolgefrequenz der zu übertragenden pseudoternär codierten digitalen Signale aufweist, und aus dem durch die Frequenzumsetzung entstandenen neuen pseudoternär codierten digitalen Signal der Hauptenergiebereich, der oberhalb der Taktfrequenz liegt, ausgesiebt und übertragen wird.The main application relates to a method for the additional transmission of pseudo-ternary coded digital signals over at least part of a large number of symmetrical or coaxial line pairs of a cable set up for the transmission of voice-frequency and carrier-frequency analog signals with a transmission range of the carrier-frequency signals that overlaps the baseband of the digital signals in terms of frequency and at where the pseudo-ternary coded digital signals are converted on the transmitting side in η (with η = 1, 2, 3 ...) stages by multiplication with one or more clock signals acting as carrier waves, one of which has a pulse repetition frequency equal to half the bit repetition frequency of the pseudo-ternary coded to be transmitted having digital signals, and from the new pseudo-ternary encoded digital signal resulting from the frequency conversion, the main energy range, which is above the clock frequency, is sifted out and transmitted.

Der Gegenstand nach der Hauptanmeldung wird im folgenden kurz erläutert. Für die zusätzliche Übertragung digitaler Signale zusammen mit trägerfrequenten Signalen über symmetrische Trägerfrequenz-Weitver-The subject matter after the main application is briefly explained below. For the additional transfer digital signals together with carrier-frequency signals via symmetrical carrier-frequency wide-spread

kehrskabel wird ein pseudoternär codiertes digitales Eingangssignal mit der Bitfolgefrequenz k in einem digitalen Modulator mit einem als Träger wirkenden Taktpuls moduliert, dessen Pulsfolgefrequenz der halben Bitfolgefrequenz des pseudoternär codierten digitalen Eingangssignals entspricht.kehrskabel, a pseudo-ternary encoded digital input signal with the bit rate k is modulated in a digital modulator with a clock pulse acting as a carrier, the pulse rate of which corresponds to half the bit rate of the pseudo-ternary encoded digital input signal.

Am Ausgang des digitalen Modulators entsteht wiederum ein pseudoternär codiertes digitales Signal, das in dieser Form auch regenerierbar ist. Für die Signalübertragung über die Übertragungsstrecke, also beispielsweise das symmetrische Weitverkehrskabel, werden aus dem neuen pseudoternär codierten digitalen Signal die Anteile im Frequenzbereich zwischen 0,5 /Ό und 1,5 /o, also dem 0,5fachen und dem l,5fachen der Bitfolgefrequenz ausgesiebt Es handelt sich hierbei um das bei der Modulation entstandene obere Seitenband, das das eigentliche Übertragungssignal darstellt Dieses Übertragungssignal wird durch die mit wachsender Frequenz ansteigende Dämpfung des Kabels verzerrt. Vor einer Regeneration muß es deshalb zunächst entzerrt und in ein regenerierbares Signal zurückverwandelt werden.A pseudo-ternary coded digital signal is generated at the output of the digital modulator, which can also be regenerated in this form. For signal transmission over the transmission path, that is For example, the symmetrical long-haul cable, the new pseudo-ternary coded digital Signal the components in the frequency range between 0.5 / Ό and 1.5 / o, i.e. 0.5 times and 1.5 times the Bit sequence frequency sifted out This is the upper sideband resulting from the modulation, which represents the actual transmission signal This transmission signal is increased by the Frequency increasing attenuation of the cable is distorted. It must therefore first be used before regeneration can be equalized and converted back into a regenerable signal.

Die Entzerrung geschieht in einem bekannten Entzerrernetzwerk mit einem angeschlossenen Verstärker, die Umformung in das regenerierbare Signal kann entweder durch eine erneute Modulation mit einer Schwingung mit einer Frequenz gleich der halben Bitfolgefrequenz, die auch in zwei Stufen erfolgen kann, oder durch eine Rückgewinnung und Zusetzung des unteren Seitenbandes erfolgen.The equalization takes place in a known equalization network with a connected amplifier, the conversion into the regenerable signal can either be done by a new modulation with a Oscillation with a frequency equal to half the bit rate, which can also take place in two stages, or by recovery and addition of the lower sideband.

Untersuchungen haben zu der Erkenntnis geführt daß für ein optimales Signal-Geräuschspannungsverhältnis am Eingang eines Regenerators das wiedergewonnene regenerierbare Signal zwischen zwei unmittelbar aufeinanderfolgenden Impulsen einen sinusförmigen Übergang und beim Umspringen vom logischen Pegel »0« zum logischen Pegel »1« bzw. vom logischen Pegel »1« zum logischen Pegel »0« einen sinusförmigen Verlauf haben muß. Um dies zu erreichen, muß die Sendeimpulsform, die am Ausgang des digitalen Modulators auftritt die Kabeldämpfung und die Entzerrerfunktion aufeinander abgestimmt werden. Da die Kabeldämpfung in der Regei festliegt sind Abstimmungsmöglichkeiten lediglich hinsichtlich der Entzerrerfunktion und der Sendeimpulsform gegeben. Es hat sich gezeigt daß man dann den kleinsten Aufwand für die Leitungsentzerrung erhält und mit der geringsten notwendigen Verstärkung für den mit dem Entzerrernetzwerk gekoppelten Verstärker auskommt, wenn die Summendämpfung aus Kabeldämpfung und Entzerrerdämpfung mit wachsender Frequenz ansteigt. Daraus ergibt sich die Forderung nach einem Entzerrer-Investigations have led to the finding that for an optimal signal-to-noise ratio at the input of a regenerator the recovered regenerable signal between two immediately successive impulses a sinusoidal transition and when jumping from the logical one Level »0« to logic level »1« or from logic level »1« to logic level »0« a sinusoidal level Must have course. In order to achieve this, the transmission pulse shape, which is at the output of the digital Modulator, the cable attenuation and the equalization function must be matched to one another. There the cable attenuation is usually fixed, there are only options for coordination with regard to the Equalizer function and the transmission pulse shape given. It has been shown that one then has the smallest Effort for the line equalization and with the lowest necessary gain for the one with the Equalizer network-coupled amplifier is sufficient if the total attenuation from cable attenuation and Equalizer attenuation increases with increasing frequency. This results in the requirement for an equalizer

netzwerk, das bereits im Übertragungsbereich den Tiefpaßcharakter des Kabels nicht vollständig aufhebt. Ein derartiger Entzerrer hat außerdem die kleinste effektive Rauschbandbreite, er läßt sich jedoch nur zusammen mit einer geeigneten Sendeimpulsformnetwork that does not completely cancel out the low-pass filter character of the cable in the transmission range. Such an equalizer also has the smallest effective noise bandwidth, but it can only together with a suitable transmission pulse shape

ίο verwenden.ίο use.

Die Aufgabe der Erfindung besteht also darin, für ein Übertragungsverfahren der eingangs genannten Art mit frequenzmäßig umgesetzten pseudoternär codierten digitalen Signalen, bei dem die Kabeldämpfung zusammen mit dem empfangsseitigen Entzerrernetzwerk Tiefpaßcharakter ergeben und die zu regenerierenden Impulse sinus- bzw. sinusMörmigen Verlauf besitzen sollen, eine geeignete Sendeimpulsform und Verfahren und Anordnungen zu deren Erzeugung zuThe object of the invention is therefore to provide a transmission method of the type mentioned at the beginning frequency-wise converted pseudo-ternary coded digital signals, in which the cable attenuation together with the equalizer network at the receiving end result in a low-pass filter and those to be regenerated Pulses should have a sinusoidal or sinusoidal course, a suitable transmission pulse shape and Procedures and arrangements for their generation

2o finden.2o find.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Impulse des durch Frequenzumsetzung entstandenen neuen pseudoternär codierten digitalen Signals ein Tastverhältnis kleiner als 1 :1 aufweisen.According to the invention, the object is achieved in that the pulses of the resulting from frequency conversion new pseudo-ternary coded digital signal have a duty cycle of less than 1: 1.

Im folgenden werden der Einfachheit halber die Impulse des neuen pseudoternär codierten digitalen Signals auch als die Sendeimpulse bezeichnet Unter dem Tastverhältnis wird das Verhältnis der Impulsdauer zur durch die Anzahl der Impulse je Bit geteilten Bitdauer verstanden. Die Vorteile des erfindungsgemäßen Verfahrens liegen insbesondere darin, daß es insgesamt zu einer beträchtlichen Verringerung des Aufwandes bei der Übertragung der pseudoternär codierten digitalen Signale kommt und daß die Nullstellenverteilung in der frequenzabhängigen Leistungsdichteverteilung der Sendeimpulse bis etwa zur vierten Nullstelle der Nullstellenvertei'.^ng in der frequenzabhängigen Leistungsdichteverteilung der Empfangsimpulse entsprichtIn the following, for the sake of simplicity, the pulses of the new pseudo-ternary encoded digital Signal also referred to as the transmit pulses. The duty cycle is the ratio of the pulse duration understood to mean the bit duration divided by the number of pulses per bit. The advantages of the invention Method are in particular that there is an overall reduction in the Expense in the transmission of the pseudo-ternary coded digital signals comes and that the Zero point distribution in the frequency-dependent power density distribution of the transmission pulses up to about the fourth zero of the zero point distribution. ^ ng in the corresponds to the frequency-dependent power density distribution of the received pulses

Eine besonders wenig aufwendige und in vielen Fällen durchführbare Variante des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, daß eine einfache Frequenzumsetzung mit einer Trägerschwingung vorgenommen wird und die Leistungsdichteverteilung S A variant of the method according to the invention, which is particularly inexpensive and can be carried out in many cases, is characterized in that a simple frequency conversion is carried out with a carrier oscillation and the power density distribution S

des durch die Frequenzumsetzung entstandenen neuen pseudoternär codierten digitalen Signals für zufällige Impulsfolgen in Abhängigkeit von der normierten Frequenz der Beziehungof the new pseudo-ternary coded digital signal for random Pulse trains depending on the normalized frequency of the relationship

S(U) = ( — ' — J (1 + cos2jrö) S (U) = ( - '- J (1 + cos2jrö)

genügt und dabei A gleich der Summe der Impulslücken am Anfang und am Ende eines eine logische »Eins« übertragenden Bits, B die Impulslücke zwischen den beiden Einzelimpulsen eines eine logische »Eins« übertragender Bits and die normierte Frequenz Ω = fifo ist und dabei & die Bitfolgefrequenz der ursprünglichen pseudoternär codierten digitalen Signale und f die jeweils betrachtete Frequenz istis sufficient and A is equal to the sum of the pulse gaps at the beginning and at the end of a bit transmitting a logical "one", B is the pulse gap between the two individual pulses of a bit transmitting a logical "one" and the normalized frequency Ω = fifo and thereby & die Bit rate of the original pseudo-ternary encoded digital signals and f is the frequency under consideration

Im Hinblick auf eine möglichst geringe Störbeeinflussung der über die Übertragungsstrecke gleichzeitig übertragenen niederfrequenten und trägerfrequenten Signale ist die Eräekag eines größeren Frequenzab- 6s Standes zwischen dem Basisband und dem schließlich übertragenen oberen Seitenband des pseudoternär codierten digitalen Signals mittels einer n-stufigen Frequenzumsetzung zweckmäßig. Da außerdem gleichzeitig auf eine gleichstromfreie Übertragung Wert gelegt wird, ergibt sich eine Variante des erfindungsgemäßen Verfahrens, bei der die durch Frequenzumsetzung entstandenen neuen pseudoternär codierten digitalen Signale in jedem Bit 2n aufeinanderfolgende Impulse abwechselnder Polarität in 2a gleichen Bitabschnitten enthalten und jeder der aufeinanderfolgenden Impulse um die Mitte eines der Bitabschnitte symmetrisch angeordnet istWith regard to the lowest possible interference of the low-frequency and carrier-frequency signals transmitted simultaneously over the transmission link, it is advisable to use n-level frequency conversion for a greater frequency difference between the baseband and the ultimately transmitted upper sideband of the pseudo-ternary coded digital signal. Since value is also placed on direct current-free transmission, there is a variant of the method according to the invention in which the new pseudo-ternary encoded digital signals resulting from frequency conversion contain 2n consecutive pulses of alternating polarity in 2a identical bit sections in each bit and each of the consecutive pulses by the Center of one of the bit sections is arranged symmetrically

Eine weitere, etwas vereinfachte Variante des erfindungsgemäßen Verfahrens ergibt sich dadurch, daß das nach einer einfachen Frequenzumsetzung entstandene neue pseudoternär codier« digitale Signale je Bit aus zueinander gleichen Impulse« abwechselnderAnother, somewhat simplified variant of the method according to the invention results from the fact that the new pseudo-ternary encoded digital signals per bit that emerged after a simple frequency conversion from mutually identical impulses «alternating

Polarität besteht und der Beziehung für die frequenzabhängige Leistungsdichteverteilung SsThere is polarity and the relationship for the frequency-dependent power density distribution Ss

Ss{ü)Ss {ü)

= f= f

cos(l-cos (l-

genügt.enough.

Die Einstellung des Taktverhältnisses der Sendeimpulse, also der Impulse des neuen pseudoternär codierten digitalen Signals kann in Abhängigkeit von der Erzeugung dieses Signals in einfacher Weise durch Verwendung von Eingangssignalen vorgenommen werden, die bereits aus Impulsen mit einem bestimmten Tastverhältnis bestehen.The setting of the clock ratio of the transmission pulses, i.e. the pulses of the new pseudo-ternary encoded digital signal can, depending on the generation of this signal, in a simple manner Use of input signals can be made that already consist of pulses with a certain Duty cycle exist.

Bei einer bevorzugten Variante des erfindungsgemäßen Verfahrens, bei der die Einstellung des Tastverhältnisses der Impulse des neuen pseudoternär codierten digitalen Signals durch eine weitere Multiplikation mit einem zusätzlichen unipolaren Taktpuls mit einer Impulsfolgefrequenz gleich dem 2/3-fachen der Bitfolgefrequenz des ursprünglichen pseudoternär codierten digitalen Signals erfolgt und daß das Tastverhältnis des unipolaren Taktpulses die Impulsdauer des Ausgangssignals bestimmt, erfolgt gleichzeitig eine zeit- und amplitudenmäßige Regeneration der Impulse. Dadurch ergibt sich der Vorteil, daß die Phasenlage des unipolaren Taktimpulses in gewissen Grenzen frei wählbar ist.In a preferred variant of the method according to the invention, in which the setting of the pulse duty factor the impulses of the new pseudo-ternary coded digital signal by a further multiplication with an additional unipolar clock pulse with a pulse rate equal to 2/3 times the bit rate of the original pseudo-ternary encoded digital signal and that the duty cycle of the unipolar clock pulse determines the pulse duration of the output signal, a time and a amplitude regeneration of the impulses. This has the advantage that the phase position of the unipolar clock pulse is freely selectable within certain limits.

Eine Weiterbildung dieses erfindungsgemäßen Verfahrens ergibt sich dadurch, daß die Phase des zusätzlichen unipolaren Taktpulses so eingestellt wird, daß während des Auftretens eines Einzelimpulses dieses Taktpulses weder eine Zustandsänderung des ursprünglichen pseudoternär codierten digitalen Signals noch eines der Träger auftritt.A further development of this method according to the invention results from the fact that the phase of the additional unipolar clock pulse is set so that during the occurrence of a single pulse this Clock pulse neither a change of state of the original pseudo-ternary coded digital signal nor one of the carriers occurs.

Ein erfindungsgemäßer Modulator zur Durchführung einer bevorzugten Variante des erfindungsgemäßen Verfahrens, bei der die Einstellung des Taktverhältnisses der Impulse des neuen pseudoternär codierten digitalen Signals durch eine weitere Multiplikation mit einem zusätzlichen unipolaren Taktpuls erfolgt, ergibt sich dadurch, daß ein aus einem Gatternetzwerk und eiern Übertrager bestehender Doppelgegentaktmodulator vorgesehen ist der ein erstes Eingangsklemmenpaar für das ursprüngliche pseudoternär codierte d^;gitale Signal, ein zweites Eingangsklemmenpaar für einen ersten Träger, eine dritte Eingangsklemme für den unipolaren Taktpuls, acht NAND-Gatter mit jeweils zwei Eingängen und einen als Ausgangsübertrager wirkenden Gegentaktübertrager enthält und bei dem mit dem ersten Eingang des ersten Eingangsklemmenpaares der erste Eingang des ersten NAND-Gatters und der zweite Eingang des dritten N AN D-Gatters verbunden ist, bei dem mit dem zweiten Eingang des ersten Eingangsklemmenpaares der zweite Eingang des zweiten NAND-Gatters und der zweite Eingang des vierten NAND-Gatters verbunden ist, bei dem mit der ersten Eingangsklemme des zweiten Eingangsklemmenpaares der zweite Einging dos ersten NAND-Gatters and der erste Eingang des vierten NAND-Gatters verbunden ist, bei dem mit der zweiten Eingangsklemme des zweiten Eingangsklemmenpaares der erste Eingang des zweiten NAND-Gatters und der erste Eingang des dritten NAND-Gatters verbunden ist bei dem die Ausgänge des ersten und des zweiten NAND-Gatters mit den Eingängen eines fünften NAND-Gatter: und die Ausgänge des dritten und des vierten NAND-Gatters mit den Eingängen eines sechsten NAND-Gatters verbunden sind, bei dem der Ausgang des fünften A modulator according to the invention for carrying out a preferred variant of the method according to the invention, in which the setting of the clock ratio of the pulses of the new pseudo-ternary coded digital signal is carried out by a further multiplication with an additional unipolar clock pulse, results from the fact that a consisting of a gate network and a transmitter Double push-pull modulator is provided which has a first pair of input terminals for the original pseudo-ternary coded d ^; gitale signal, a second pair of input terminals for a first carrier, a third input terminal for the unipolar clock pulse, eight NAND gates each with two inputs and a push-pull transformer acting as an output transformer, and the first input of the first NAND with the first input of the first pair of input terminals -Gate and the second input of the third N AN D gate is connected, in which the second input of the second NAND gate and the second input of the fourth NAND gate is connected to the second input of the first input terminal pair, in which with the first The input terminal of the second input terminal pair is connected to the second input of the first NAND gate and the first input of the fourth NAND gate, in which the first input of the second NAND gate and the first input of the third NAND gate are connected to the second input terminal of the second input terminal pair is connected in which the outputs of the first and the second NAND gate ters with the inputs of a fifth NAND gate: and the outputs of the third and fourth NAND gates are connected to the inputs of a sixth NAND gate, in which the output of the fifth

(I+cos2.-ri->)(I + cos2.-ri->)

NAND-Gatters mit dem ersten Eingang eines siebenten NAND-Gatters und der Ausgang des sechsten NAND-Gatters mit dem ersten Eingang eines achten NAND-Gatters verbunden ist, bei dem die zweiten EingängeNAND gate with the first input of a seventh NAND gate and the output of the sixth NAND gate is connected to the first input of an eighth NAND gate, in which the second inputs

ίο des siebenten und des achten NAND-Gatters mit einer dritten Eingangsklemme für einen unipolaren Taktpuis und die Ausgänge des siebenten und des achten NAND-Gatters mit den äußeren Anschlüssen der Primärwicklung des Ausgangsübertragers verbunden sind und bei dem die beiden Anschlüsse der Sekundärwicklung die Ausgangsanschlüsse des Modulators darstellen und die Mittelanzapfung der Primärwicklung des ersten Übertragers an eine Speisespannung angeschlossen ist.ίο the seventh and eighth NAND gate with one third input terminal for a unipolar pulse pulse and the outputs of the seventh and eighth NAND gate connected to the outer connections of the primary winding of the output transformer and in which the two connections of the secondary winding are the output connections of the modulator represent and the center tap of the primary winding of the first transformer to a supply voltage connected.

Dieser Modulator ist wegen seines einheitlichen Aufbaus aus acht NAND-Gattern mit jeweils zwei Eingängen leicht zu realisieren, beim Ersatz des Gegentaktausgangsübertragers durch eine elektronische Gegentaktschaltung ist bei diesen und auch bei den beiden nachstehend beschriebenen Modulatoren außerdem eine leichte Integrier ung möglich.Because of its uniform structure, this modulator is made up of eight NAND gates, each with two Inputs easy to implement by replacing the push-pull output transformer with an electronic one Push-pull circuit is also used in these and also in the two modulators described below easy integration possible.

Eine Vereinfachung und Aufwandsverringerung des vorstehend geschilderten Modulators durch Verwendung von vier NAND-Gattern mit jeweils drei Eingängen führt zu einer Anordnung, bei der ein digitaler Doppelgegentaktmodulator vorgesehen ist, der ein erstes Eingangsklemmenpaar für das pseudoternär codierte digitale Signal, ein zweites Eingangsklemmenpaar für das als Träger wirkende Taktsignal und eine dritte Eingangsklemme für den unipolaren Taktpuis, vier NAND-Gatter mit jeweils drei Eingängen, zwei AND-Gatter mit jeweils zwei Eingängen und einem Ausgangsübertrager enthält bei dem mit der ersten Eingangsklemme des ersten Eingangsklemmenpaars der erste Eingang des ersten NAND-Gatters und der erste Eingang des dritten NAND-Gatters verbunden ist, bei dem der zweite Eingang des ersten Eingangsklemmenpaars mit dem dritten Eingang des zweiten NAND-Gatters und mit dem dritten Eingang des vierten NAND-Gatters verbunden ist bei dem die erste Eingangsklemme des zweiten Eingangsklemmenpaares mit dem dritten Eingang des ersten NAND-Gatters und mit dem ersten Eingang des vierten NAND-Gatters verbunden ist, bei dem die zweite Eingangsklemme des zweiten Eingangsklemmenpaares mit dem ersten Eingang des zweiten NAND-Gatters und mit dem dritten Eingang des dritten NAND-Gatters verbunden ist und bei dem die dritte Eingangsklemme mit den zweiten Eingängen des ersten, zweiten, dritten und vierten NAND-Gatters verbunden ist, bei dem die Ausgänge des ersten und des zweiten NAND-Gatters mit den beiden Eingängen eines ersten AND-Gatters und die Ausgänge des dritten und des vierten NAND-Gatters mit den Eingängen eines zweiten AND-Gatters verbunden sind, bei dem die Ausgänge des ersten und des zweiten AND-Gatters mit den beiden äußeren Anschlüssen der Primärwicklung des -zweiten Ausgangsübertragers verbunden sind und bei dem die Mittelanzapfung der Primärwicklung mit einer Betriebsspannung und die beiden Anschlüsse der Sekundärwicklung des Ausgangsübertragers mit den Ausgangsanschlüssen verbunden sind. Eine Weiterbildung dieser Anordnung im Hinblick auf den Einsatz Simplifying and reducing the effort of the modulator described above by using four NAND gates with three inputs each leads to an arrangement in which a digital double push-pull modulator is provided, which has a first pair of input terminals for the pseudo-ternary coded digital signal and a second pair of input terminals for the carrier acting clock signal and a third input terminal for the unipolar clock pulse, four NAND gates with three inputs each, two AND gates with two inputs each and an output transformer contains the first input of the first NAND gate and with the first input terminal of the first pair of input terminals the first input of the third NAND gate is connected, in which the second input of the first input terminal pair is connected to the third input of the second NAND gate and to the third input of the fourth NAND gate in which the first input terminal of the second input terminal pair is connected to the third input of the first NAND gate and is connected to the first input of the fourth NAND gate, in which the second input terminal of the second input terminal pair is connected to the first input of the second NAND gate and to the third input of the third NAND gate and in which the third input terminal is connected to the second inputs of the first, second, third and fourth NAND gates, in which the outputs of the first and second NAND gates to the two inputs of a first AND gate and the outputs of the third and of the fourth NAND gate are connected to the inputs of a second AND gate, in which the outputs of the first and second AND gates are connected to the two outer connections of the primary winding of the second output transformer and in which the center tap of the primary winding is connected to a Operating voltage and the two connections of the secondary winding of the output transformer connected to the output connections n are. A further development of this arrangement with a view to use

709513/432709513/432

ίοίο

handelsüblicher TTL-Bausteine, die AND- und NOR-Gatter enthalten, verwendet statt der vier NAND-Gatter am Eingang vier AND-Gatter und anstatt der beiden AND-Gatter zwei NOR-Gatter bei ansonst gleichen Verbindungen.commercially available TTL components, the AND and NOR gates uses four AND gates instead of the four NAND gates at the input and instead of the two AND gate two NOR gates with otherwise identical connections.

Eine weitere Verringerung des Aufwandes für den Modulator ergibt sich dadurch, daß zwei AND-Gatter mit jeweils drei Eingängen verwendet werden. Fs ergibt sich ein Aufbau, bei dem ein digitaler Doppelgegentaktmodulator vorgesehen ist der ein erstes Eingangsklemmenpaar für das ursprüngliche pseudoternär codierte digitale Signal, ein zweites Eingangsklemmenpaar für das als Träger wirkende Taktsignal und eine dritte Eingangsklemme für den invertierten unipolaren Taktpuls vorgesehen sind, bei dem vier NAND-Gatter mit jeweils zwei Eingängen und ein erstes und ein zweites AND-Gatter mit jeweils drei Eingängen und ein Gegentaktübertrager als Ausgangsübertrager enthalten sind und bei dem mit der ersten Eingangsklemme des ersten Eingangsklemmenpaares der erste Eingang des ersten NAND-Gatters und der erste Eingang des dritten NAND-Gatters verbunden ist bei dem die zweite Eingangsklemme des ersten Eingangsklemmenpaares mit dem zweiten Eingang des zweiten NAND-Gatters und mit dem zweiten Eingang des vierten NAND-Gatters verbunden ist bei dem die erste Eingangsklemme des zweiten Eingangsklemmenpaares mit dem zweiten Eingang des ersten NAND-Gatters und mit dem ersten Eingang des vierten NAND-Gatters verbunden ist bei dem die zweite Eingangsklemme des zweiten Eingangsklemmenpaares mit dem ersten Eingang des zweiten NAND-Gatters und mit dem zweiten Eingang des dritten NAND-Gatters verbunden ist bei dem die Ausgänge des ersten und des zweiten NAND-Gatters mit zwei Eingängen eines ersten AND-Gatters und die beiden Ausgänge des dritten und des vierten NAND-Gatters mit zwei Eingängen eines zweiten AND-Gatters verbunden sind, bei dem die dritte Eingangsklemme für den invertierten unipolaren Taktpuls mit den zweiten Eingängen des ersten und des zweiten AND-Gatters verbunden ist und bei dem die Ausgänge des ersten und des zweiten AND-Gatters mit jeweils einem äußeren Anschluß der Primärwicklung des Ausgangsübertragers verbunden ist während die Mittelanzapfung der Primärwicklung mit einem Anschluß für eine Speisespannung und die beiden Anschlüsse der Sekundärwicklung mit den Ausgängen des Dopprtgegentaktmodulators verbunden sindA further reduction in the cost of the modulator results from the fact that two AND gates can be used with three inputs each. Fs results in a structure in which a digital double push-pull modulator there is a first pair of input terminals for the original pseudo-ternary encoded digital signal, a second pair of input terminals for the clock signal acting as a carrier and a third Input terminal for the inverted unipolar clock pulse are provided, with which four NAND gates two inputs and a first and a second AND gate each with three inputs and one Push-pull transformers are included as output transformers and with the first input terminal of the first input terminal pair, the first input of the first NAND gate and the first input of the third NAND gate is connected in which the second input terminal of the first input terminal pair to the second input of the second NAND gate and to the second input of the fourth NAND gate is connected to the first input terminal of the second input terminal pair with the second Input of the first NAND gate and is connected to the first input of the fourth NAND gate the second input terminal of the second input terminal pair with the first input of the second NAND gate and is connected to the second input of the third NAND gate in which the Outputs of the first and the second NAND gate with two inputs of a first AND gate and the two outputs of the third and fourth NAND gate with two inputs of a second AND gate are connected, in which the third input terminal for the inverted unipolar clock pulse with the second inputs of the first and the second AND gate is connected and in which the outputs of the first and the second AND gate, each with an outer connection of the primary winding of the Output transformer is connected while the center tap of the primary winding with a connection for a supply voltage and the two Connections of the secondary winding are connected to the outputs of the double push-pull modulator

Die Erfindung wird im folgenden an Hand der Zeichnungen näher erläutert Dabei zeigt The invention is explained in more detail below with reference to the drawings

Fig. 1 Leistungsdichteverteilungen in Abhängigkeit von der Frequenz für verschiedene Sendeimpuise mit unterschiedlichen Tastverhältnissen,Fig. 1 with power density distributions as a function of the frequency for different transmission pulses different duty cycles,

F i g. 2 einen allgemeinen Fall der digitalen Modulation von Impulsen,F i g. 2 a general case of the digital modulation of pulses,

Fig.3 die zweistufige digitale Modulation eines Signals mit zwei Trägern nach einem erfindungsgemäßen Verfahren,Fig.3 shows the two-stage digital modulation of a Signal with two carriers according to a method according to the invention,

F i g. 4 einen ersten digitalen Doppelgegentaktmodulator nach der Erfindung, der mit gleichen Gatte.n aufgebaut ist,F i g. 4 a first digital double push-pull modulator according to the invention, which with the same Gatte.n is constructed,

Fig.5 einen weiteren hinsichtlich des Aufwandes verringerten Doppelgegentaktmodulator nach der Erfindung und5 shows another one with regard to the effort reduced double push-pull modulator according to the invention and

Fig.6 einen dritten aufwandsmäßig weiter verringerten Doppelgegentaktmodulator nach der Erfindung.6 shows a third, further reduced in terms of complexity Double push-pull modulator according to the invention.

In der Fig. 1 ist die Leistungsdichteverteilung inIn FIG. 1, the power density distribution is in

ίο Abhängigkeit von der Frequenz für verschiedeneίο depending on the frequency for different

Sendeimpulse dargestellt. Diese Sendeimpulse weisen sämtlich Rechteckform auf, die dabei verwendeten Tastverhältnisse sind jeweils an den Kurven vermerkt.Transmission pulses shown. These transmission pulses all have a rectangular shape, the ones used here Duty cycles are noted on the curves.

Die drei mit 1, Il und 111 bezeichneten Kurvenscharen stellen die verschiedenen Seitenbänder der mit dem jeweiligen Tastverhältnis bezeichneten SendeimpulseThe three families of curves marked 1, II and 111 represent the different sidebands of the transmission pulses identified with the respective duty cycle

dar. Die unterste Kurve in jedem der drei Bereiche stellt die Leistungsdichteverteilung Se in Abhängigkeit vonThe bottom curve in each of the three areas represents the power density distribution Se as a function of

der Frequenz für die gewünschte Empfangsimpulsform dar, die der Beziehungthe frequency for the desired received pulse shape, that of the relationship

cos ^ .τ Ω - cos ^ Ω 2Ω(\ -iJ?)~~ cos ^ .τ Ω - cos ^ Ω 2Ω (\ -iJ?) ~~

(1 -(-cos2.τ W)(1 - (- cos2.τ W)

genügt Es zeigt sich, daß der Leistungsanteil bei hohen Frequenzen mit kleiner werdenden Tastverhältnis zunimmt dies ist physikalisch durch den größeren AnteilSufficient It turns out that the power component at high frequencies with decreasing duty cycle this is physically increasing due to the greater proportion

an höheren Frequenzen in kürzeren Sendeimpulsen erklärbar. Weiterhin ist deutlich die durch die frequenzabhängige Kabeldämpfung und den Entzerrer erforderliche Absenkung der hohen Frequenzanteile in den Sendeimpulsen zur Erzeugung der gewünschtenExplainable at higher frequencies in shorter transmission pulses. Furthermore, the through the frequency-dependent cable attenuation and the equalizer required lowering of the high frequency components in the transmission pulses to generate the desired

Empfangsimpulsen zu erkennen. Die Funktionen sind in der Darstellung jeweils auf gleiche Leistungsdichte bei diesen Frequenzen normiert dargestellt Der Bezugspunkt 0 dB entspricht der normierten Leistungsdichte für die normierte Frequenz ß = l und einem Tastver-Recognize receiving pulses. The functions are shown standardized to the same power density at these frequencies. The reference point 0 dB corresponds to the standardized power density for the standardized frequency ß = 1 and a duty cycle.

hältnis der Sendeimpulse von 1 :1. Bei der Darstellung dieser Kurven wurde von einer Zufalhverteilung der pseudoternär codierten digitalen Signale ausgegangen, bei periodischen Folgen ergeben sich andere Leistungsdichteverteilungen. ratio of the transmission pulses of 1: 1. In the representation These curves were based on a random distribution of the pseudo-ternary coded digital signals, with periodic sequences there are other power density distributions.

Es zeigt sich, daß für gleiche Sendespitzenleistung, also der Leistung der Grundwelle einer Dauer-1-Folge, alle Leistungsdichteverteilungen der Sendeimpulse durch den gleichen Bezugspunkt bei Ω = 1 laufen. Um dies zu erreichen, muß beim Obergang von eineiIt turns out that for the same peak transmission power, i.e. the power of the fundamental wave of a continuous 1 sequence, all power density distributions of the transmission pulses run through the same reference point at Ω = 1. Around to achieve this must be done in the transition from eini

Sendeimpulsform auf eine andere die Amplitude des Sendesignals korrigiert werden. In der nachstehend gezeigten Tabelle 1 sind die Korrekturgrö8en f& verschiedene sendesehage Rechteckimpulse mit unterschiedlichen Tastverhältnissen dargestellt, außerden sind für eine Sendespitzenleistung von 5 mW (+ 7 dBm an einem Widerstand von 75 Ohm die erforderlichei Amplituden der sendeseitigen Rechtecksignale angege ben.Transmission pulse shape can be corrected to another the amplitude of the transmission signal. In the below Table 1 shown are the correction values for different sendesehage square-wave pulses with different duty cycles shown, besides are required for a peak transmission power of 5 mW (+ 7 dBm at a resistor of 75 ohms) Amplitudes of the square-wave signals on the transmit side are indicated.

Tastverhältnisse der RechtecksendeimpulseDuty cycle of the square wave transmission pulses Relative Leistungsdichte bei Ω - 1 in dB für gleiche Leistung beiRelative power density at Ω - 1 in dB for the same power at Relative Leistungsdichte bei Ω - 1 in dB für gleiche SendeamplitudenRelative power density at Ω - 1 in dB for the same transmit amplitudes

Korrekturgröße der Rechteckamplitude in dB für gleiche SendespitzenleistungCorrection quantity of the rectangular amplitude in dB for the same peak transmission power

Amplitude des PCM-Sendesignals für eine Sendespitzenleistung von + 7dBm an R - 75ΩAmplitude of the PCM transmission signal for a peak transmission power of + 7dBm at R - 75Ω

1:11: 1 2:32: 3 1 :21: 2 1:31: 3 00 +W7+ W7 + 3,01+ 3.01 +33+33 00 -3£2-3 £ 2 -6,02-6.02 -9,5-9.5 00 1,251.25 3.013.01 6.026.02 0,68 V0.68V 078 V078 V 056 V056 V 1,3611.361

In der Praxis hat sich gezeigt, daß Sendeimpulse mit einem Tastverhältnis von 1:2 am einfachsten zu realisieren sind. Wie außerdem aus F i g. 1 ersichtlich ist, wird der Energieinhalt des im Frequenzbereich von 0 bis 0,5 Ω liegenden ersten unteren Seitenbandes bezogen auf den Energieinhalt des im Frequenzbereich von 0,5 bis 1,5 Ω liegenden ersten oberen Seitenbandes mit schmaler werdenden Sendeimpulsen immer kleiner. Dadurch wird ein beispielsweise im Frequenzbereich von 0 bis 0,25 Ω übertragenes Trägerfrequenzsignal von den gleichzeitig übertragenen digitale Impulsen weniger gestört, so daß die Anforderungen an das in der Regel sehr aufwendige Sendefilter entsprechend reduziert werden können. Bei Sendeimpulsen mit einem Testverhältnis von 1 :2 ergibt sich eine Verringerung der Störung um 3 dB gegenüber Sendeimpulsen mit dem Tastverhältnis 1 :1.In practice it has been shown that transmission pulses with a pulse duty factor of 1: 2 are the easiest are realizing. As also from FIG. 1 can be seen, the energy content of the is in the frequency range from 0 to 0.5 Ω lying first lower sideband related to the energy content of the frequency range of 0.5 up to 1.5 Ω lying first upper sideband with increasingly narrow transmit pulses smaller and smaller. As a result, a carrier frequency signal transmitted, for example, in the frequency range from 0 to 0.25 Ω is the simultaneously transmitted digital pulses are less disturbed, so that the demands on the usually very complex transmission filters can be reduced accordingly. For transmit pulses with a test ratio of 1: 2 results in a reduction of the interference by 3 dB compared to transmission pulses with the Duty cycle 1: 1.

In dem in der Fig.2 dargestellten allgemeinen Fall der digitalen Modulation von Impulsen ist in der oberen Zeile eine aus fünf Bits bestehende pseudoternäre Signalimpulsfolge Pi dargestellt. Diese Signalimpulsfolge P\ kann die Amplitudenwerte +1, 0 und -1 annehmen. Die Impulsfolgefrequenz ί, ist gleich 1 : T₀. In der zweiten Zeile der F i g. 2 ist eine als Träger wirkende Taktimpulsfolge P? mit gleicher Periodendauer wie die Signalimpulsfolge Pi dargestellt, es' handelt sich ebenfalls um eine pseudoternäre Impulsfolge. Bei einer Impulsdauer Γι der ersten Signalimpulsfolge Pi ergibt sich für diese ein Tastverhältnis von ri zu To, bei einer Impulsdauer τι der Taktimpulsfolge P₂ ergibt sich entsprechend ein Tastverhältnis von η zu To.In the general case of the digital modulation of pulses shown in FIG. 2, a pseudoternary signal pulse sequence Pi consisting of five bits is shown in the upper line. This signal pulse sequence P \ can assume the amplitude values +1, 0 and -1. The pulse repetition frequency ί is equal to 1: T ₀ . In the second line of FIG. 2 is a clock pulse train acting as a carrier P? shown with the same period duration as the signal pulse train Pi, it 'is also a pseudoternary pulse train. With a pulse duration Γι of the first signal pulse train Pi there is a pulse duty factor of ri to To, with a pulse duration τι of the clock pulse train P _{2 there} is correspondingly a pulse duty factor of η to To.

In der dritten Zeile ist das sich ergebende Produkt der pseudoternär codierten digitalen Signale (Impulsfolge Pi) mit der Taktimpulsfolge P2 dargestellt.In the third line is the resulting product of the pseudo-ternary coded digital signals (pulse train Pi) with the clock pulse sequence P2.

Ist die Phasenverschiebung (φ) zwischen der Signalimpulsfolge und der Taktpulsfolge gleich Null oder gleich πι ■ T₀ (πι = ganze Zahl), so entsteht als Produkt aus Signalimpulsfolge und Taktpulsfolge eine Impulsfolge Pi · P2 mit der gleichen Impulsperiodendauer To und einer Impulsdauer 773 für jeden Signaleingangsimpuls. Dabei giltIf the phase shift (φ) between the signal _{pulse train and the clock pulse train is equal to zero or equal to πι ■ T 0} (πι = whole number), the product of the signal pulse train and the clock pulse train results in a pulse train Pi · P2 with the same pulse period To and a pulse duration 773 for every signal input pulse. The following applies

für jeden Signaleingangsimpuls zwei Ausgangsimpulse gleicher Impulsdauer (τ_}= τή hat, es istfor each signal input pulse has two output pulses of the same pulse duration (τ _} = τή , it is

T₁ + r, —T ₁ + r, -

^r.l = U = ^r .l = U =

Die beiden Ausgangsimpulse für einen Signaleingangsimpuls sind stets zueinander bipolar. Gleichzeitig ist die Polarität des ersten Signalausgangsimpulses für einen Signaleingangsimpuls stets entgegengesetzt dem zweiten Ausgangsimnuls des vorhergehenden Signaleingangsimpuls, wenn die beiden aufeinanderfolgenden Eingangsimpulse zueinander bipolar sind und durch eine geradzahlige, Null einschließende Anzahl von Null-Schritten getrennt sind. Die beiden Ausgangsimpulse je Signaleingangsimpuls haben zwar gleiche Impulsdauer, jedoch im allgemeinen eine unterschiedliche Periodendauer (T₃, T₄).The two output pulses for a signal input pulse are always bipolar to one another. At the same time, the polarity of the first signal output pulse for a signal input pulse is always opposite to the second output pulse of the previous signal input pulse if the two successive input pulses are bipolar to each other and separated by an even number of zero steps. The two output pulses per signal input pulse have the same pulse duration, but generally a different period duration (T ₃ , T ₄ ).

Es gilt:The following applies:

T₀ - T₁ + 7₄ ,T ₀ - T ₁ + 7 ₄ ,

τ T₀₊T₁-T₂ τ T ₀₊ T ₁ -T ₂

+ T₂ - T,+ T ₂ - T,

Für eine zufällige Folge von Signaleingangsimpulsen hat das Signalspektrum eine zusätzliche Nullstelle bei der Frequenz Null, das Energiemaximum zwischen der Frequenz Null und die Sprektralverteilung zeigt das größte Energiemaximum für den FrequenzbereichFor a random sequence of signal input pulses, the signal spectrum has an additional zero at the frequency zero, the energy maximum between the frequency zero and the spectral distribution shows this largest energy maximum for the frequency range

0,5 fo < f < 1,5 /Ό.0.5 fo <f < 1.5 / Ό.

Weitere Energiemaxima treten in den Frequenzbereichen Further energy maxima occur in the frequency ranges

bzw. 73and 73

■■ τι für Ti < T2 ■■ τι for Ti < T2

entsteht die Ausgangssignalfolge im bekannten Duobinärcode the output signal sequence arises in the known duobinary code

Die Leistungsdichteverteilung in Abhängigkeit von der Frequenz einer zufälligen Impulsfolge hat bei diesem Code ihr Maximum bei der Frequenz Null und den Hauptenergiebereich unterhalb von JJ/2. FQr φ ψ Ο treten wesentliche Energiebereiche oberhalb von fo/2In this code, the power density distribution as a function of the frequency of a random pulse sequence has its maximum at the frequency zero and the main energy range below JJ / 2. FQr φ ψ Ο there are significant energy ranges above fo / 2

Tritt zwischen der Signalimpulsfolge und der Taktimpulsfolge eine Phasenverschiebung von ungeradzahligen Vielfachen von -j auf: If a phase shift of odd multiples of -j occurs between the signal pulse train and the clock pulse train:

Besonders günstig wird die frequenzabhängigi Leistungsdichteverteilung, wenn Ti = Τ2 gewählt wird In diesem Fall wird The frequency-dependent power density distribution is particularly favorable if Ti = Τ2 is selected in this case

2 *2 *

2 τ, - T₀ _ 2 T₂ - T₀ 2 τ, - T ₀ _ 2 T ₂ - T ₀

Die Ausgangsimpulse haben alle die gleiche Impuls periodendauer. Gleichzeitig werden die Energiemaxim für ungeradzahlige /Jj wesentlich kleiner.The output pulses all have the same pulse period. At the same time the energy max for odd / Jj much smaller.

In der Hauptanmeldung war die Modulation beschrie benfür.In the main application, the modulation was described for.

f)=T2= Tof) = T2 = To

so erhält man ein pseudoternäres Ausgangssignal, daß & h. für Rechtecke mit dem Tastverhältnis 1:1. Dtthus a pseudo-ternary output signal is obtained that & h. for rectangles with a duty cycle of 1: 1. German

Maximum der Spektralverteilung für eine einfache Frequenzumsetzung lag im BereichThe maximum of the spectral distribution for a simple frequency conversion was in the range

0,5/c S fS \JS/o, bei/=0,95/c0.5 / c S fS \ JS / o, at / = 0.95 / c

Pas Maximum für die frequenzabhängige Leistungsdichteverteilung der idealen Empfangsimpulse nach der Entzerrung liegt jedoch bei /=0,9 4 also etwas unterhalb der Bitfolgefrequenz, wie dies auch aus der ι ο F i g. 1 ersichtlich ist.Pas maximum for the frequency-dependent power density distribution however, the ideal received impulses after the equalization is / = 0.9 4, i.e. somewhat below the bit rate, as also from the ι ο F i g. 1 can be seen.

Für eine optimale Entzerrerfunktion muß das Tastverhältnis für η und τ₂ kleiner als 1 gewählt werden.For an optimal equalization function, the pulse duty factor for η and τ ₂ must be selected to be less than 1.

Wegen der obigen Symmetriebetrachtung ist es hierbei zweckmäßigBecause of the above consideration of symmetry, it is useful here

T₁ZT₀ T ₁ ZT ₀ 2:32: 3 3:43: 4 4:54: 5 5:65: 6 1 :11: 1 T₂ZT₃ T ₂ ZT ₃ 1 :31: 3 1 :21: 2 3:53: 5 2:32: 3 1 :11: 1 T₃ZT₀ T ₃ ZT ₀ 1 :61: 6 1 :41: 4 3:103:10 1 :31: 3 1 :21: 2

3030th

3535

4040

4545

5050

Bitfolgefrequenz /„ =Bit rate / "=

drei Amplitudenstufen: +l;0; -1;
2. I.Taktpulsthree amplitude levels: + 1; 0; -1;
2. I. clock pulse

P₂-- T₂=T₀ P ₂ - T ₂ = T ₀

ι
Taktperiode /₇, =ι
Clock period / ₇ , =

/0/ 0

2"T₀ 2 "T ₀

5555

6060

6565

zwei Amplitudenstufen + 1; - I:two amplitude levels + 1; - I:

zu wählen.to choose.

Man erhält dann die in Tabelle 2 zusammengestellten Tastverhältnisse:The pulse duty factors listed in Table 2 are then obtained:

2525th

In der F i g. 3 ist die digitale Modulation eines Signals mit zwei Taktfolgen dargestellt In der obersten Zeile ist das pseudoternäre, im AMI-Code vorliegende Signal P, dargestellt. In der zweiten Zeile darunter ist ein binäres Taktsignal Pi dargestellt, das Modulationsprodukt Pi · />2 zeigt die dritte Zeile. Es zeigt sich, daß bei der Multiplikation eines im AMI-Code vorliegenden pseudoternären Signals mit einer binären Taktfolge bei Phasenübereinstimmung eine Umcodierung stattfindet, indem als Ergebnis die Signalfolge P\ im Duobinärcode erscheint In der vierten Zeile von oben ist in der F i g. 3 die Taktfolge P₂ erneut, jedoch mit einer Phasenverschiebung φ = '/2 T₀ dargestellt Als Produkt P, · P₂ ergibt sich in diesem Fall erneut eine umcodierte Form der Signalfolge Pi, die in diesem Fall in einem Code vorliegt der als P-30-D-Code bezeichnet wird. In den folgenden Zeilen 6 und 7 sind eine weitere Taktpulsfolge P₃ und das Produkt Pi · P₃ dargestelltIn FIG. 3 shows the digital modulation of a signal with two clock sequences. The top line shows the pseudo-ternary signal P present in the AMI code. A binary clock signal Pi is shown in the second line below; the third line shows the modulation product Pi · /> 2. It turns out that when a pseudo-ternary signal present in the AMI code is multiplied by a binary clock sequence with phase coincidence, a recoding takes place, in that the signal sequence P \ appears in duobinary code as the result. 3 shows the clock sequence P ₂ again, but with a phase shift φ = '/ 2 T _0. The product P, · P ₂ in this case again results in a recoded form of the signal sequence Pi, which in this case is in a code that is P -30-D code. In the following lines 6 and 7, a further clock pulse sequence P ₃ and the product Pi · P ₃ are shown

Wenn man das Produkt aus Signaleingangsimpulsfolge Pi und Taktpulsfolge P₂ mit einer weiteren Taktpulsfolge P₃ multipliziert, also eine weitere Frequenzumsetzung vornimmt, dann sind die folgenden Bedingungen zu beachten:If the product of the signal input pulse sequence Pi and the clock pulse sequence P _{2 is} multiplied by a further clock pulse sequence P ₃ , i.e. a further frequency conversion is carried out, then the following conditions must be observed:

1. Signalfolge P₁:1. Signal sequence P ₁ :

Tastverhältnis 1:1, T₁-T_n Duty cycle 1: 1, T ₁ -T _n

die Impulsdauer des zweiten Taktpulses sei gleici der gewünschten Impulsdauer T₃ der Ausgangs impulsfolge;the pulse duration of the second clock pulse is the same as the desired pulse duration T _{3 of} the output pulse train;

·>
Taktperiode /_r, = ψ = If₀ ·>
Clock period / _r , = ψ = If ₀

zwei Amplitudenstufen: 4 1; 0;
4. Phasenlagetwo amplitude levels: 4 1; 0;
4. Phasing

P₂ gegen P₁ (n, + 1) ^ (H₁ = 0, 1,2, 3 ...,)P ₂ versus P ₁ (n, + 1) ^ (H ₁ = 0, 1,2, 3 ...,)

P₃ gegen P₁ und P₂ so, daß in der Zeit, in der P die Amplitudenstufe +1 annimmt, weder P, nocl P₂ einen NuHdurchgang aufweisen.P ₃ against P ₁ and P _{2 in} such a way that in the time in which P assumes the amplitude level +1, neither P, no P _{2 have} a NuH passage.

Die Reihenfolge bei der ProduktbildungThe order in product formation

P, P₂- P₃ P, P ₂ - P ₃

ist gle.digültig.is equally valid.

Der in der Fig.4 dargestellte Modulator ist in det Beschreibung und im Patentanspruch 7 hinsichtlich seines Aufbaus bereits ausführlich geschildert. Mit dem ersten Eingangsklemmenpaar Ei', Ei" wird im vorliegenden Fall die in der Fig.3 gezeigte Signalimpulsfolge Pi zugeführt Die Signalfolge Pi muß dazu vorher in zwei unipolare Impulsfolgen gleicher Impulspolarität umgewandelt werden, wobei die positiven Impulse der Signalfolge Pi durch die erste unipolare Impulsfolge und die negativen Impulse durch die zweite unipolare Impulsfolge repräsentiert werden. Dem zweiten Eingangskiemmenpaar £2', £2" wird die ebenfalls in zwei unipolare Impulsfolgen umgewandelte Taktpulsfolge P₂ zugeführt und der dritten Eingangsklemme £3' die Taktpulsfolge P₃. Das Tastverhältnis der Impulse der Taktpulsfolge P₃ bestimmt das Taktverhältnis der Ausgangsimpulse, die das Produkt P\ ■ P₂ ■ P₃ entsprechend F i g. 3 repräsentieren.The modulator shown in FIG. 4 is already described in detail in the description and in claim 7 with regard to its structure. With the first pair of input terminals Ei ', Ei " , the signal pulse sequence Pi shown in FIG. 3 is supplied in the present case and the negative pulses are represented by the second unipolar pulse train. The second input terminal pair £ 2 ', £ 2 "is fed the clock pulse train P ₂ , which has also been converted into two unipolar pulse trains, and the third input terminal £ 3' receives the clock pulse train P ₃ . The duty cycle of the pulses of the clock pulse sequence P ₃ determines the cycle ratio of the output pulses, which is the product P \ ■ P ₂ ■ P ₃ according to F i g. 3 represent.

In der F i g. 5 ist ein weiterer Doppelgegentaktmodu-Iator dargestellt der zur Einsparung von Gattern eingangsseitig vier NAN D-Gattern mit jeweils drei Eingängen enthält. Der Aufbau dieses Modulators ist ebenfalls bereits in der Beschreibung und außerdem im Patentanspruch 8 geschildert. Die Eingänge dieses Modulators entsprechen völlig denen des Modulators nach der F i g. 5, am Ausgang ergibt sich ebenfalls die gleiche Impulsfolge mit dem gleichen Tastverhältnis.In FIG. 5 is another double push-pull modulator shows the four NAN D gates on the input side, each with three, to save gates Contains entrances. The structure of this modulator is also already in the description and also in Claim 8 outlined. The inputs of this modulator completely correspond to those of the modulator according to FIG. 5, at the output there is also the same pulse train with the same duty cycle.

In der Fig.6 ist schließlich ein dritter Modulator dargestellt, der hinsichtlich seines Aufwands durch die Verwendung von nur zwei AND-Gattern mit drei Eingängen weiter verringert ist. Der Aufbau dieses Modulators ist ebenfalls bereits in der Beschreibung und außerdem im Patentanspruch 9 ausführlich geschildert, so daß an dieser Stelle auf eine Wiederholung verzichtet wird. Die Anschlüsse entsprechen bis auf den Anschluß £3' für die unipolare inverse Taktfolge P₃ den Anschlüssen der Modulatoren nach den F i g. 4 und 5.Finally, FIG. 6 shows a third modulator which is further reduced in terms of its complexity through the use of only two AND gates with three inputs. The structure of this modulator is also already described in detail in the description and also in claim 9, so that a repetition is dispensed with at this point. Except for the connection £ 3 'for the unipolar inverse clock sequence P _3, the connections correspond to the connections of the modulators according to FIGS. 4 and 5.

Auf die Möglichkeit der Weiterentwicklung dieser Modulatoren durch den Ersatz des Gegentaktübertragers durch eine elektronische Gegentaktschaltung wurde bereits hingewiesen. Aus den Erläuterungen der F i g. 3 ergibt sich außerdem eine Möglichkeit für den Einsatz dieser Doppelgegentaktmodulatoren für die Umcodierung pseudoternär codierter digitaler Signale.The possibility of further developing these modulators by replacing the push-pull transformer an electronic push-pull circuit has already been pointed out. From the explanations of the F i g. 3 there is also a possibility for the use of these double push-pull modulators for Recoding of pseudo-ternary coded digital signals.

lliei/ii 4 Blatt Zeichiiuimenlliei / ii 4 sheets of drawings

Claims

Patent claims:

1. Verfahren zur zusätzlichen Übertragung pseudoternär codierter digitaler Signale über zumindest S einen Teil einer Vielzahl symmetrischer oder koaxialer Leitungspaare eines für die Übertragung sprachfrequenter und trägerfrequenter analoger Signale eingerichteten Kabels mit einem Übertragungsbereich der trägerfrequenten Signale, der das Basisband der digitalen Signale frequenzmäßig überlappt und bei dem sendeseitig die pseudoternär codiertes digitalen Signale in a (mit π - 1,2,3...) Stufen durch Multiplikation mit ein oder mehreren als Trägerschwingungen wirkenden Taktsignalen umgesetzt werden, von denen eines eine Impulsfolgefrequenz gleich der halben Bitfolgefrec$ienz der zu übertragenden pseudoternär codierten digitalen1. Method for the additional transmission of pseudo-ternary coded digital signals via at least S part of a plurality of symmetrical or coaxial line pairs one for transmission voice-frequency and carrier-frequency analog signals established cable with a transmission range of the carrier-frequency signals that Baseband of the digital signals overlap in terms of frequency and the pseudo-ternary on the transmission side encoded digital signals in a (with π - 1,2,3 ...) Steps by multiplication with one or more clock signals acting as carrier waves are implemented, one of which has a pulse repetition rate equal to half the bit repetition rate of the pseudo-ternary coded digital to be transmitted

genügt und dabei A gleich der Summe der Impulslücken am Anfang und am Ende eines eine logische »Eins« übertragende Bits, ßdie Impulslücke zwischen den beiden Einzelimpulsen eines eine logische »Eins« übertragenden Bits und die normierte Frequenz Ω=/: /₀ ist und dabei /0 die Bitfolgefrequenz der ursprünglichen pseudoternär codierten digitalen Signale und / die jeweils betrachtete Frequenz istis sufficient and A is equal to the sum of the pulse gaps at the beginning and at the end of a bit transmitting a logical "one", ß the pulse gap between the two individual pulses of a bit transmitting a logical "one" and the normalized frequency Ω = /: / ₀ and thereby / 0 is the bit rate of the original pseudo-ternary coded digital signals and / is the frequency under consideration

3. Verfahren nach Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die durch Frequenzumsetzung entstandenen neuen pseudoternär codierten digitagenügt3. The method according to claims 1 or 2, characterized in that the frequency conversion resulting new pseudo-ternary coded digits are sufficient

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Einstellung des Tastverhältnisses der Impulse des neuen pseudoternär codierten digitalen Signals durch eine weitere Multiplikation mit einem zusätzlichen unipolaren Taktpuls mit einer Impulsfolgefrequenz gleich dem 2n-fachen der Bitfolgefrequenz des ursprünglichen pseudoternär codierten digitalen Signals erfolgt und daß das Tastverhältnis des unipolaren Taktpulses die Impulsdauer des Ausgangssignais bestimmt s°5. The method according to any one of the preceding claims, characterized in that the setting of the duty cycle of the pulses of the new pseudo-ternary coded digital signal by a further multiplication with an additional unipolar clock pulse with a pulse rate equal to 2n times the bit rate of the original pseudo-ternary encoded digital signal and that the duty cycle of the unipolar clock pulse the pulse duration of the output signal determines s °

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Phase des zusätzlichen unipolaren Taktpulses so eingestellt wird, daß während des Auftretens eines Einzelimpulses dieses Taktpulses weder eine Zustandsänderung des ursprünglichen pseudoternär codierten digitalen Signals noch eines der Träger auftritt6. The method according to claim 5, characterized in that the phase of the additional unipolar Clock pulse is set so that during the occurrence of a single pulse of this clock pulse neither a change of state of the original pseudo-ternary encoded digital signal nor one the wearer occurs

7. Modulator zur Durchführung eines Verfahrens nach Anspruch 5, dadurch gekennzeichnet, daß ein aus einem Gatternetzwerk und einem Übertrager (Ui) bestehender Doppelgegentaktmodulator vorgesehen ist, der ein erstes Eingangsklemmenpaar (£1, Ei") für das ursprüngliche pseudoternär codierte digitale Signal, ein zweites Eingangsklemmenpaar (E 2', E 2") für einen ersten Träger, eine dritte Eingangsklemme (E 3') für den unipolaren Taktpuls, acht NAND-Gatter (G H... GiS) mit jeweils zwei Eingängen und einen als AusgangsüberSignale aufweist, und aus dem durch die Frequenzumsetzung entstandenen neuen pseudoternär codierten digitalen Signale der Hauptenergiebereich, der oberhalb der Taktfrequenz liegt, ausgesiebt und übertragen wird, nach Ansprüchen 1 oder 2 von Hauptanmeldung P2519322i>, dadurch gekennzeichnet, daß die Impulse des durch Frequenzumsetzung entstandenen neuen pseudoternär codierten digitalen Signals ein Tastverhältnis kleiner als 1 :1 aufweisen.7. modulator for performing a method according to claim 5, characterized in that a from a gate network and a transformer (Ui) existing double push-pull modulator is provided which has a first pair of input terminals (£ 1, Ei ") for the original pseudo-ternary encoded digital signal, a has a second pair of input terminals (E 2 ', E 2 ") for a first carrier, a third input terminal (E 3') for the unipolar clock pulse, eight NAND gates (G H ... GiS) each with two inputs and one as output via signals , and from the new pseudo-ternary coded digital signals resulting from the frequency conversion, the main energy range, which is above the clock frequency, is sifted out and transmitted, according to claims 1 or 2 of main application P2519322i>, characterized in that the pulses of the new pseudo-ternary coded resulting from the frequency conversion digital signal have a duty cycle less than 1: 1.

2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß eine einfache Frequenzumsetzung mit einer Trägerschwingung vorgenommen wird und die Leistungsdichteverteilung 5 eines durch die Frequenzumsetzung entstandenen neuen pseudoternär codierten digitalen Signals für zufällige Impulsfolgen in Abhängigkeit von der nomierten Frequenz der Beziehung2. The method according to claim 1, characterized in that a simple frequency conversion is carried out with a carrier oscillation and the power density distribution 5 is a new one resulting from the frequency conversion pseudo-ternary coded digital signal for random pulse sequences depending on the nominated Frequency of relationship

'''- - ^ (I + cos 2.-τ «)

len Signale in jedem Bit 2/? aufeinanderfolgende Impulse abwechselnder Polarität in In gleichen Bitabschnitten enthalten und jeder der aufeinanderfolgenden Impulse um die Mitte eines der Bitabscbnitte symmetrisch angeordnet istlen signals in each bit 2 /? contain consecutive pulses of alternating polarity in the same bit portions and in each of the successive pulses is arranged symmetrically around the center of the Bitabscbnitte

4. Verfahren nach Ansprüchen 2 oder 3, dadurch gekennzeichnet, daß das nach einer einfachen Frequenzumsetzung entstandene neue pseudoternär codierte digitale Signal je Bit aus zueinander gleichen Impulsen abwechselnder Polarität besteht und der Beziehung für die frequenzabhängige Leistungsdichteverteilung Ss 4. The method according to claims 2 or 3, characterized in that the resulting after a simple frequency conversion new pseudo-ternary coded digital signal per bit consists of mutually identical pulses of alternating polarity and the relationship for the frequency-dependent power density distribution Ss

+ COS 2: 7 U)

trager wirkenden Gegentaktübertrager (Ui) enthält und bei dem mit dem ersten Eingang (Ei') des ersten Eingangsklemmenpaares der erste Eingang (Ul) des ersten NAND-Gatters (GH) und der zweite Eingang (132) des dritten NAND-Gatters (G 13) verbunden ist, bei dem mit dem zweiten Eingang (£"1") des ersten Eipgangsklemmenpaares der zweite Eingang (122) des zweiten NAND-Gatters (G 12) und der zweite Eingang (142) des vierten NAND-Gatters (G 14) verbunden ist, bei dem mit der ersten Eingangsklemme (£2') des zweiten Eingangsklemmenpaares der zweite Eingang (112) des ersten NAND-Gatters (GH) und der erste Eingang (141) des vierten NAND-Gatters (G 14) verbunden ist, bei dem mit der zweiten Eingangsklemme (£"2") des zweiten Eingangsklemmenpaares der erste Eingang (121) des zweiten NAND-Gatters (G12) und der erste Eingang (131) des dritten NAND-Gatters (G 13) verbunden ist, bei dem die Ausgänge des ersten und des zweiten NAND-Gatters (GIl. G12) mit den Eingängen eines fünften NAND-Gatters (G 15) und die Ausgänge des dritten und des vierten NAND-Gatters (G 13, G14) mit den Eingängen eines sechsten NAND-Gatters (G 16) verbunden sind, bei dem der Ausgang des fünften NAND-Gatters (G 15) mit dem ersten Eingang (171) eines siebenten NAND-Gatters (G 17) und der Ausgang des sechsten NAND-Gatters (G 16) mit dem ersten Eingang (181) eines achten NAND-Gatters (G 18) verbunden ist, bei dem die zweitenexchanger acting push-pull transformer (Ui) and wherein the first input (Ei ') of the first input terminal pair, the first input (Ul) of the first NAND gate (GH) and the second input (132) of the third NAND gate (G 13 ) is connected, in which the second input (122) of the second NAND gate (G 12) and the second input (142) of the fourth NAND gate (G 14) are connected to the second input (£ "1") of the first pair of input terminals is connected, in which the second input (112) of the first NAND gate (GH) and the first input (141) of the fourth NAND gate (G 14) are connected to the first input terminal (£ 2 ') of the second input terminal pair, in which the first input (121) of the second NAND gate (G12) and the first input (131) of the third NAND gate (G 13) are connected to the second input terminal (£ "2") of the second input terminal pair, in which the outputs of the first and second NAND gates (GIl. G12) with the inputs of a fifth NAND gate (G 15) un d the outputs of the third and fourth NAND gates (G 13, G14) are connected to the inputs of a sixth NAND gate (G 16), in which the output of the fifth NAND gate (G 15) is connected to the first input ( 171) of a seventh NAND gate (G 17) and the output of the sixth NAND gate (G 16) is connected to the first input (181) of an eighth NAND gate (G 18), in which the second

• (172, 182) of the seventh and eighth S (G 17, G18) with a third

_r ne (E3 ¹ ) for a unipolar clock

1 the outputs of the seventh and eighth

; with the external connections of the

J (UtI, t / 12) of the output transmission

js {£ / l) are connected, and in which the two fcfljsse (i / 21, i / 22) of the secondary winding the represent ang connections of the modulator and "· ■ '- tap the primary winding of the first (i / l) connected to a supply voltage

, i is (Fig. 4).

ii modulator for carrying out a method Ji claim, characterized in that i & a digital double push-pull modulator vorge ^f; η is a first input terminal pair (E Γ, _f ) for the pseudo-ternary coded digital signal, _ "i, two input terminal pairs ^ £ 2 ', E2") for the clock signal acting as a carrier and a third input terminal (£ 3') for contains the unipolar clock pulse, four NAND gates (G 21 ... G 24) with three inputs each, two AND gates (G 25, G 26) each with two inputs and an output transformer (U 2) , in which the The first input terminal (Ei ') of the first input terminal pair is connected to the first input (211) of the first NAND gate (G 21) and the first input (231) of the third NAND gate (G 23), in which the second input (Ei ") of the first pair of input terminals is connected to the third input (223) of the second NAND gate (G 22) and to the third input (243) of the fourth NAND gate (G 24), at which the first input terminal (E2 ¹ ) of the second input terminal pair with the third input (213) of the first NAND gate (C 21) and with the first input (241) of the four th NAND gate (G 24) is connected, in which the second input terminal (£ "2") of the second input terminal pair to the first input (221) of the second NAND gate (G 22) and to the third input (233) of the third NAND gate (G 23) is connected and in which the third input terminal (£ 3 ') is connected to the / wide inputs of the first, second, third and fourth NAND gate (G21 ... G24), in which the Outputs of the first and second NAND gates (G 21, G 22) with the two inputs of a first NAND gate (G 25) and the outputs of the third and fourth NAND gates with the inputs of a second AND gate (G 26), in which the outputs of the first and second AND gates (G 25, G 26) are connected to the two outer connections of the primary winding of the second output transformer (U2) , and in which the center tap of the primary winding is connected to an operating voltage and the two connections of the secondary winding of the output transformer with the Output connections are connected (Fig. 5).