DE2517073C1

DE2517073C1 - Transmission system working with two-way traffic

Info

Publication number: DE2517073C1
Application number: DE19752517073
Authority: DE
Inventors: Josef Brusch; Manfred Hanni
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-04-18
Filing date: 1975-04-18
Publication date: 1978-02-09

Description

Vorteilhaft ist es hierbei, wenn in die Zuleitung von dem einzelnen Schlüsselgenerator zu der jeweiligen Verknüpfungsschaltung alternierend durchschaltende Auswahlschaltungen derart eingefügt sind, daß für die abgehende und für die ankommende Verbindung, bezogen auf die die Gegenverkehrsverbindung aufbauende Station, zeitlich verschiedene Abschnitte des Schlüsselsignals für die Überlagerung wirksam sind. Das läßt sich besonders einfach realisieren, wenn für die abgehende Richtung und für die ankommende Richtung die Auswahlschaltung in der einzelnen Station derart ausgebildet ist, daß sie für die eine Übertragungsrichtung alle geradzahligen Schlüsselsignalbit und für die ankommende Richtung alle ungeradzahligen Schlüsselsignalbit auswählt. Die auf diese Weise erzielten Vorteile bestehen vor allem darin, daß aus der Schlüsselsignalfolge in der einen Richtung, besondere bei Fehlen jeglichen Klartextes, also Übertragung der reinen Schlüsselfolge, keine Korrelation zwischen den It is advantageous here if in the supply line from the individual Key generator switching through alternately to the respective logic circuit Selection circuits are inserted so that for the outgoing and for the incoming Connection, based on the station establishing the two-way traffic connection, in time different sections of the key signal are effective for the overlay. This can be implemented particularly easily if and for the outgoing direction the selection circuit in the individual station for the incoming direction in this way is designed so that it contains all even-numbered key signal bits for one transmission direction and selects all odd-numbered key signal bits for the incoming direction. The advantages achieved in this way are mainly that from the key signal sequence in one direction, especially in the absence of any plain text, i.e. transmission the pure key sequence, no correlation between the

beiden Schlüsselsignalfolgen gegeben ist. Dadurch kann eine wesentliche Forderung der Praxis nach Erschwerung unbefugter Dechiffrierung erfüllt werden.both key signal sequences is given. This can be an essential Practice requirement to make unauthorized decryption more difficult.

Als vorteilhaft hat es sich ferner erwiesen, wenn Überwachungsschaltungen und Startsynchronisationsschaltungen vorgesehen werden, wie sie beispielsweise in der deutschen Patentschrift 20 17 282 beschrieben sind. Eine vorteilhafte Ausgestaltung hierfür besteht darin, daß eine Synchronisiereinrichtung vorgesehen ist, die in der die Gegenverkehrsverbindung aufbauenden Station ein Grundsynchronisationszeichen, insbesondere ein Schlüsselgenerator-Einstellzeichen zur Gegenstation aussendet, und daß in der Gegenstation eine Einrichtung zur Auswertung dieses Synchronzeichens und zur Durchschaltung desselben in Richtung auf die die Gegenverkehrsverbindung aufbauende Station vorgesehen ist, in der eine Einrichtung zur Feststellung des richtigen Empfangs dieses Synchronzeichens vorgesehen ist, und daß nach dem ordnungsgemäßen Empfang dieses Synchronzeichens auf dieser Station eine Einrichtung der Freigabe der Gegenverkehrsverbindung für die eigentliche Nachrichtenübermittlung vorgesehen ist. Hierbei empfiehlt es sich in vielen Fällen des weiteren, die Ausgestaltung in der Weise zu treffen, daß nach Freigabe der Gegenverkehrsverbindung zur eigentlichen Nachrichtenübermittlung anstelle eines Synchronzeichens nur mehr Prüfzeichen in den Schlüsseltext eingeblendet werden, deren zeitlicher Anteil am gesamten Nachrichtenfluß sehr gering ist, z. B. wenigstens 1/1000 desselben. It has also proven to be advantageous if monitoring circuits and start synchronization circuits are provided, as for example in the German patent 20 17 282 are described. An advantageous embodiment for this purpose, a synchronizing device is provided which is shown in a basic synchronization character for the station setting up the two-way traffic connection, in particular sends a key generator setting character to the opposite station, and that in the opposite station a device for evaluating this synchronous character and for switching it through in the direction of the two-way traffic connection building station is provided in which a device for determining the correct reception of this synchro-signal is provided, and that after the proper Receipt of this synchro-sign on this station a device of the release the two-way traffic connection is provided for the actual message transmission is. In many cases, it is also advisable to design to meet in such a way that after the release of the two-way traffic connection to the actual Message transmission instead of a synchronous character only check characters in the ciphertext are shown, their temporal share in the total message flow is very low, e.g. B. at least 1/1000 of the same.

Nachstehend wird die Erfindung anhand eines in der Zeichnung im wesentlichen schematisch wiedergegebenen Ausführungsbeispiels näher erläutert. In der Zeichnung zeigt F i g. 1 eine Gegenverkehrsverbindung mit den Stationen A und B, F i g. 2 eine Darstellung der Präambel F i g. 3 eine weitere Ausgestaltung der Erfindung, Fig.4 eine Einzelheit der Baugruppen 29, 30 aus Fig. 1 und F i g. 5 eine Erläuterung des Synchronisationsvorgangs. The invention is described below with reference to one in the drawing essentially schematically reproduced embodiment explained in more detail. In the drawing shows Fig. 1 a two-way traffic connection with stations A and B, F i g. 2 a representation of the preamble F i g. 3 a further embodiment of the invention, 4 shows a detail of the assemblies 29, 30 from FIG. 1 and FIG. 5 an explanation of the synchronization process.

Die Station A wird beim Ausführungsbeispiel als die Station angesehen, von der aus eine Gegenverkehrsverbindung mit der Station B aufgebaut werden soll. In den Eingang 1 der Station A wird ein Klartextsignal eingespeist und in einem Codierer 7, der ein an sich bekannter Analog-Digital-Umsetzer mit PCM-Codierung oder Delta-PCM-Codierung sein kann, in eine fortlaufende Bitfolge umgesetzt. An den Ausgang des Codierers 7 ist eine Verknüpfungsschaltung 8 angeschaltet, die zusätzlich von einem an sich bekannten Schlüsselrechner 9 gespeist wird, der ein Schlüsselsignal in an sich bekannter Weise in seinem Ausgang abgibt. In the exemplary embodiment, station A is regarded as the station from which a two-way traffic connection with station B is to be established. A plain text signal is fed into input 1 of station A and in one Encoder 7, which is a known analog-to-digital converter with PCM coding or Delta PCM coding, converted into a continuous bit sequence. At the output of the encoder 7 is a logic circuit 8 connected to the additional is fed by a known key computer 9, which is a key signal releases in a manner known per se in its output.

Die Verknüpfungsschaltung 8 kann beispielsweise ein Modulo-n-Addierer sein, vorzugsweise mit n = 2. Im Ausgang der Verknüpfungsschaltung 8 wird der sogenannte Schlüsseltext abgegeben, und zwar über eine Einblendschaltung 10 auf den Streckenausgang der Station A. In den Streckenausgang kann ein übliches Streckengerät für die Übertragung digitaler Signale, wie ein Richtfunkgerät oder eine geeignete Trägerfrequenzeinrichtung eingeschaltet sein. Die eigentliche Strecke von der Station A zur Station Bist mit 5 bezeichnet.The logic circuit 8 can, for example, be a modulo-n adder be, preferably with n = 2. In the output of the logic circuit 8, the so-called Submitted ciphertext, via a fade-in circuit 10 on the route exit of station A. A standard line device for the transmission can be placed in the line exit digital signals, such as a radio relay or a suitable carrier frequency device to be on. The actual route from station A to station Bist with 5 designated.

Vom Schlüsselrechner 9 wird eine Schaltung 11 zur Erzeugung eines an sich bekannten Anfangssynchroni sationszeichens (Präambel) gespeist, die der Synchronisierung der entsprechenden Einrichtungen in der Station B dient. Die Präambel besteht, wie in der F i g. 2 gezeigt, beispielsweise aus einem Synchronkennzeichen »a«in Form einer Bitfolge vorbestimmter Bitverteilung, an die sich ein Einstellsignal »b« für den Schlüsselrechner der Station B anschließt, nach dessen Ende der Start des Schlüsselrechners der Gegenstation B erfolgt. The key computer 9 is a circuit 11 for generating a sationszeichenens (preamble), known per se, fed by the Synchronization of the corresponding facilities in the Station B is used. The preamble consists, as in FIG. 2, for example from a synchro-indicator "A" in the form of a bit sequence of predetermined bit distribution, to which a setting signal »B« for the key computer of station B follows, after which the start of the key computer of the opposite station B takes place.

Demzufolge wird zu Beginn der Verbindungsherstellung von A nach B der Einblendumschalter 10 so gestellt, daß die Strecke 5 auf die Präambel-Erzeugungsschaltung 11 aufgeschaltet und von der Verknüpfungsschaltung 8 abgeschaltet ist. Da die Baugruppen 7,9 und 11 zueinander taktsynchron betrieben werden müssen, ist eine gemeinsame Taktzentrale 12 vorgesehen, die den Bitfolgetakt T1 für diese Baugruppen liefert. As a result, at the beginning of the connection establishment from A to B the fade-in switch 10 is set so that the path 5 to the preamble generating circuit 11 is switched on and switched off by the logic circuit 8. Since the assemblies 7, 9 and 11 must be operated in synchronism with each other is a common one Clock center 12 is provided, which supplies the bit sequence clock T1 for these modules.

Auf der Empfangsstation in der Station B wird die über die Strecke 5 empfangene Bitfolge einem Regenerator 13 und einer Bitsynchronisationsschaltung 14 zugeführt. Die Baugruppe 14 entnimmt hierbei der empfangenen Bitfolge deren Taktfrequenz und stellt hieraus das für die Station B notwendige Bittaktsignal T3 her. Mit T3 wird zugleich der Regenerator 13 der Station B gespeist, um eine exakte Bitfolge sicherzustellen. Die Baugruppe 13 ist deshalb eine an sich in der PCM-Technik allgemein bekannte Pulsform- und Zeitregenerierungsschaltung. Der Ausgang der Baugruppe 13 ist einerseits mit einer Verknüpfungsschaltung 16 verbunden, die gleichartig zu der Verknüpfungsschaltung 8 der Station A ausgebildet ist und andererseits mit einer Präambelerkennungsschaltung 15 verbunden. Die Präambelerkennungsschaltung entnimmt aus der vorstehend bereits genannten ersten Folge »a« das eigentliche Synchronsignal und stellt den Schlüsselrechner 17 mit der erwähnten zweiten Bitfolge »b« in die erforderliche Anfangsstellung, die der Anfangsstellung im Schlüsselrechner 9 entspricht. Nach dem Ende des Signals »b« startet die Schaltung 15 den Schlüsselrechner 17. Die Schlüsselrechner 9 und 17 sind in an sich bekannter Weise gleich ausgebildet und auch entsprechend gleich für den jeweiligen Tages- und Grundschlüssel vorprogrammiert. Der Schlüsselrechner 17 wird ebenfalls mit T3 gespeist, um den Synchronbetrieb der einzelnen Baugruppen innerhalb der Gegenstation B sicherzustellen. Im Ausgang der Verknüpfungsschaltung 16 tritt bei ordnungsgemäß arbeitendem Schlüsselrechner 17 das Klartextsignal in Form einer Bitfolge auf, die in einem zum sendeseitigen Codierer 7 entsprechend ausgebildeten Decodierer 18 in das eigentliche Klartextsignal umgeformt wird, das im Ausgang 2 entnommen werden kann. Auch der Decodierer 18 wird mit T3 aus den erwähnten Gründen gespeist. At the receiving station in station B the over the route 5 received bit sequence a regenerator 13 and a bit synchronization circuit 14 supplied. The module 14 takes its clock frequency from the received bit sequence and uses this to produce the bit clock signal T3 required for station B. With T3 At the same time, the regenerator 13 of station B is fed to an exact bit sequence to ensure. The assembly 13 is therefore a general one in PCM technology known pulse shape and time regeneration circuit. The output of the assembly 13 is connected on the one hand to a logic circuit 16, which is similar to the logic circuit 8 of the station A is formed and on the other hand with a Preamble detection circuit 15 connected. The preamble detection circuit extracts the actual sync signal from the first sequence "a" already mentioned above and puts the key computer 17 with the mentioned second bit sequence "b" in the required initial position, which corresponds to the initial position in the key computer 9. After the end of the signal “b”, the circuit 15 starts the key computer 17. The key computers 9 and 17 are designed identically in a manner known per se and also preprogrammed accordingly for the respective day and basic key. The key computer 17 is also fed with T3 to enable the synchronous operation of the ensure individual modules within the opposite station B. In the exit of the Combination circuit 16 occurs when the key computer 17 is working properly the plain text signal in the form of a bit sequence, which is sent to an encoder at the transmitter end 7 correspondingly designed decoder 18 is converted into the actual plain text signal which can be taken from output 2. The decoder 18 is also called T3 fed for the reasons mentioned.

Die Rückwärtsverbindung von B nach A beginnt mit dem Klartextsignaleingang 3 und einem Codierer 20, der gleichartig zum Codierer 7 von A ausgebildet ist und ebenfalls mit dem Takt T3 gespeist wird. Die Bitfolge im Ausgang von 20 wird einer Verknüpfungsschaltung 21 zugeführt. Diese Verknüpfungsschaltung 21 ist gleichartig zu den Verknüpfungsschaltungen 8 und 16 und der später noch behandelten Verknüpfungsschaltung 27 ausgebildet. Das Ausgangssignal der Verknüpfungsschaltung 21 wird einer Einblendschaltung 22 zugeführt, die gleichartig zur Einblendschaltung 10 ausgebildet ist und analog zu dieser arbeitet. Die Verknüpfungsschaltung 21 erhält das Schlüsselsignal von 17, um eine ordnungsgemäße Chiffrierung des über 3 angelieferten Klartextsignals zu erreichen. The reverse link from B to A begins with the plaintext signal input 3 and an encoder 20, which is designed similarly to the encoder 7 of A and is also fed with the clock T3. The bit sequence in the output of 20 becomes one Logic circuit 21 supplied. This logic circuit 21 is similar to the logic circuits 8 and 16 and the logic circuit discussed later 27 trained. The output signal of the logic circuit 21 becomes a fade-in circuit 22 supplied, which is designed similarly to the fade-in circuit 10 and analog to this one works. The logic circuit 21 receives the key signal from 17, to ensure that the plain text signal delivered via 3 is properly encrypted to reach.

Solange der Schlüsselrechner 17 noch nicht ordnungsgemäß arbeitet, d. h. die Präambel noch nicht richtig erkannt ist bzw. der Schlüsselrechner noch nicht eingestellt ist, befindet sich die Einblendschaltung 22 in der Stellung, daß sie den Ausgang des Regenerators 13 auf die Rückwärtsstrecke 6 schaltet und damit einen Schleifenschluß zum Empfänger der Station A herstellt. As long as the key computer 17 is not working properly, d. H. the preamble is not yet correct is recognized or the key computer is not yet set, the fade-in switch 22 is in the position that it switches the output of the regenerator 13 to the reverse link 6 and so that it creates a loop to the receiver of station A.

Diese Schaltungsstellung wird mittels einer Betätigungsschaltung 23 veranlaßt, die von der Präambelschaltung 15 gesteuert wird. Sowie die Präambel richtig und vollständig erkannt ist und über den Schleifenschluß zur Gegenstation A zurückgegeben ist, bringt die Schaltung 23 den Einblendumschalter 22 in die Stellung, in der die Verknüpfungsschaltung 21 mit der Strecke 6 verbunden ist. An den Ausgang der Strecke 6 sind in der Station A ein Regenerator 24 und eine Bitsynchronisationsschaltung 25 angeschlossen. Die Bitsynchronisationsschaltung 25 entnimmt der über 6 ankommenden Bitfolge deren Taktfrequenz und Taktphase. Im Regenerator 24 werden analog zum Regenerator 13 demzufolge die empfangenen Bit nach Form und Zeitlage regeneriert. An den Ausgang des Regenerators 24 ist die empfangsseitige Verknüpfungsschaltung 27 der Rückwärtsverbindung angeschlossen, die ihrerseits einen Decodierer 28 speist, der dem Decodierer 18 entspricht Im Ausgang 4 des Decodierers 28 ist somit bei korrekter Einstellung das Klartextsignal entnehmbar.This switching position is activated by means of an actuating circuit 23 which is controlled by the preamble circuit 15. As well as the preamble right and is fully recognized and returned to remote station A via the loop closure is, the circuit 23 brings the fade switch 22 into the position in which the Linking circuit 21 is connected to route 6. At the exit of the route 6 in station A are a regenerator 24 and a bit synchronization circuit 25 connected. The bit synchronization circuit 25 takes the incoming via 6 Bit sequence, their clock frequency and clock phase. In the regenerator 24 are analogous to the regenerator 13 consequently regenerates the received bits according to form and time slot. To the exit of the regenerator 24 is the link circuit 27 on the receiving side of the reverse link connected, which in turn feeds a decoder 28 which the decoder 18 In output 4 of the decoder 28, this is therefore when the setting is correct Clear text signal can be taken.

Vom Schlüsselrechner 9 wird das Schlüsselsignal über ein Zeitverzögerungsglied 30 der Verknüpfungsschaltung 27 zugeführt. Die Zuführungsleitung von 9 nach 30 ist mit 31 bezeichnet und die entsprechende Verbindungsleitung von 30 mit der Verknüpfungsschaltung 27 mit der Bezugsziffer 19 versehen. Die Verzögerungsschaltung 30 ist hinsichtlich der Verzögerung einstellbar. The key signal is sent from the key computer 9 via a time delay element 30 of the logic circuit 27 is supplied. The feed line from 9 to 30 is denoted by 31 and the corresponding connecting line of 30 with the logic circuit 27 is provided with the reference number 19. The delay circuit 30 is of a concern the delay adjustable.

Die Einstellung erfolgt mittels einer Einstellschaltung 29, die einen Zeitvergleich zwischen der Präambelaussendung in 11 und dem Präambelempfang in 26 durchführt und aus der Zeitdifferenz die Einstellung von 30 veranlaßt Am Regenerator 24 ist zu diesem Zweck eine zu 15 gleichartig ausgebildete Präambelerkennungsschaltung 26 angeschlossen. Die in 25 abgeleitete Bittaktfolge ist für den Decodierer 28 erforderlich und wird deshalb diesem unmittelbar von 25 zugeführt 25 in A entspricht somit der Baugruppe 14 in B.The setting is carried out by means of a setting circuit 29, the one Time comparison between the preamble transmission in 11 and the preamble reception in 26 and causes the setting of 30 from the time difference on the regenerator For this purpose, 24 is a preamble recognition circuit configured in the same way as 15 26 connected. The bit clock sequence derived in FIG. 25 is required for the decoder 28 and is therefore fed to this directly from 25. 25 in A thus corresponds to Assembly 14 in B.

Durch die Einstellschaltung 29 in Verbindung mit der Verzögerungsschaltung 30 ist erreicht, daß das Schlüsselsignal von 9 genau um so viel zeitlich verzögert der Verknüpfungsschaltung 27, bezogen auf die Verknüpfungsschaltung 8, zugeführt wird, daß die gesamte Laufzeit von 8 in A über die Station B zur Verknüpfungsschaltung 27 in A ausgeglichen ist; das sind 2r. By setting circuit 29 in conjunction with the delay circuit 30 it is achieved that the key signal from 9 is delayed by exactly the same amount the logic circuit 27, based on the logic circuit 8, supplied is that the entire running time of 8 in A via station B to the logic circuit 27 is balanced in A; these are 2r.

In der Fig.3 ist eine vorteilhafte Ausführungsmöglichkeit für die einstellbare Verzögerungsschaltung 30 wiedergegeben. Es ist eine Reihe von einzelnen Speicherzellen vorgesehen. Aus Gründen der besseren Übersicht sind nur Speicherzellen 33 bis 37 dargestellt. In Figure 3 is an advantageous embodiment for the adjustable delay circuit 30 reproduced. It's a series of individual Storage cells provided. For the sake of clarity, there are only memory cells 33 to 37 shown.

Die Mindestanzahl der benötigten Speicherzellen richtet sich nach der für die Gegenverkehrsverbindung zu erwartenden Zeitverzögerung, die zwischen der in 8 und der in 27 eingespeisten Schlüsselbitfolge zu erwarten ist und nach der Bitfolgefrequenz, die im System angewendet wird. Im Regelfall dürften einige 10 bis einige 100 Speicherzellen ausreichend sein. Jeder der Speicher hat eine Einschreibleitung und eine Leseleitung. Die einzelnen Einschreibleitungen sind an einen Einschreibverteiler 38 angeschaltet, der mit der Bittaktfrequenz Tl fortgeschaltet wird, so daß sukzessive jedes von aufeinanderfolgenden Bit des Schlüsselsi- gnals in eine andere von aufeinanderfolgenden Speicherzellen eingeschrieben wird. Da der Einschreibverteiler ein Umlaufverteiler ist, überschreibt er hierbei jeweils das im vorausgehenden Umlaufzyklus in die einzelne Zelle eingeschriebene Signal. Die Leseleitungen der einzelnen Speicherzellen sind mit einem Leseverteiler 39 verbunden. Dieser wird mit dem Bitfolgetakt T2 gespeist, und im Regelfall ist die Auslösung über diesen Umlaufverteiler derart vorgenommen, daß sie zerstörungsfrei hinsichtlich der eingeschriebenen Information verläuft.The minimum number of memory cells required depends on the time delay to be expected for the two-way traffic connection between which is to be expected in 8 and the key bit sequence fed in in 27 and after the bit rate used in the system. As a rule, some should 10 to a few 100 memory cells will be sufficient. Each of the memories has a write line and a reading line. The individual registered lines are to a registered distributor 38 turned on, which is incremented with the bit clock frequency Tl, so that successively each of consecutive bits of the key gnals into another of consecutive Memory cells is written. Because the registered distributor is a circulation distributor is, it overwrites the previous cycle in each case in the individual Cell inscribed signal. The read lines of the individual memory cells are connected to a read distributor 39. This is fed with the bit sequence clock T2, and as a rule, the triggering is carried out via this circulation distributor in such a way that that it is non-destructive with regard to the written information.

Speichereinrichtungen, wie sie den einzelnen Speicherzellen 33 bis 37 entsprechen, nebst ihren Einschreib- und Leseleitungen sind an sich handelsüblich und allgemein bekannt, so daß auf eine nähere Beschreibung verzichtet werden kann. Nur zum Beispiel wird hierzu auf die Speichereinrichtung mit der Typenbezeichnung »IM 5503/A« der Fa. Intersil hingewiesen. Storage devices, as they are the individual memory cells 33 to 37, along with their write and read lines are per se customary in the trade and generally known, so that a more detailed description can be dispensed with. For example only, reference is made to the storage device with the type designation »IM 5503 / A« from Intersil.

Für den Einschreibverteiler 38 und den Leseverteiler 39 sind die Kriterien »Einschreiben« und »Auslesen« wesentlich. For the registered distributor 38 and the read distributor 39 are the Criteria "registered" and "read out" are essential.

Zu Beginn einer Verbindung befinden sich die Umlaufverteiler 38 und 39 im Regelfall in der gleichen Ausgangsstellung. Beide liegen also beispielsweise an der Speicherzelle 33. Der Einschreibverteiler 38 wird z. B. mit dem Ende der Präambelaussendung von A (Startzeitpunkt) in Betrieb gesetzt und mit dem Takt Tl anschließend fortgeschaltet. Abweichend hiervon kann auch eine der erwähnten beiden Bitfolgen der Präambel für diesen Zweck benutzt werden. Vorteilhaft wird nur das Ende der zweiten Bitfolge »b« als Startsignal verwendet. Der Ausleseverteiler 39 wird von der Präambelerkennungsschaltung 26 gestartet, und zwar aufgrund des gleichen Kriteriums, das für das Starten von 38 verwendet wird. Durch die Zeitverzögerung, die bis zum Eintreffen der Präambel im Ausgang von 26 gegenüber der Präambelaussendung von 11 auftritt, wird der Leseverteiler somit zeitlich so verzögert gestartet, daß die gesamte Signallaufzeit von 8 über B nach 27 ausgeglichen ist. At the beginning of a connection there are circulation manifolds 38 and 39 usually in the same starting position. So both are, for example at the memory cell 33. The write distributor 38 is z. B. with the end of the Preamble transmission of A (start time) is put into operation and with the clock Tl subsequently advanced. Deviating from this, one of the two mentioned can also be used Bit sequences of the preamble are used for this purpose. Only that is advantageous The end of the second bit sequence "b" is used as the start signal. The readout distributor 39 is started by the preamble detection circuit 26 due to the same Criterion used to start 38. By the time delay until the preamble arrives at the exit of 26 compared to the preamble broadcast of 11 occurs, the read distributor is thus started with a time delay so that the total signal propagation time from 8 via B to 27 is balanced.

In der Fig.5 ist dieser zeitliche Ablauf in einem Diagramm dargestellt, in dem mit »r« die Laufzeit von A , B bzw. Be A bezeichnet ist Die in der F i g. 1 gezeigte Gegenverkehrsverbindung kann auch, wie in der deutschen Patentschrift 20 17 282 erläutert, während des Betriebs mit einem Prüfzeichen betrieben werden. In diesem Fall ist lediglich der Einblendschaltung 10 eine weitere Einrichtung zuzuordnen, die in einer nicht dargestellten dritten Schaltstellung von 10 einem Prüfzeichengenerator in größeren, vorzugsweise regelmäßigen Zeitabständen an die Strecke 5 anschaltet. 10 ist dann dementsprechend mit drei Schaltstellungen zu versehen und an den Ausgang des Regenerators 13 von B ist eine Erkennungsschaltung für dieses Prüfsignal anzuschalten, die jeweils bei Auftreten des Prüfsignals über 23 die Einblendschaltung 22 für die Zeitdauer des Prüfsignals auf den Regeneratorausgang 13 zur Schleifenbildung nach dem Empfänger von A umschaltet. In A ist dann im Ausgang des Regenerators 14 eine Prüfzeichen-Erkennungsschaltung zusätzlich mit anzuschließen und lediglich bei fehlendem Prüfzeichenempfang die Umschaltung des Ausgangs von 10 auf die Präambelerzeugungsschaltung 11 zu veranlassen und bei korrektem Empfang die Rückumschaltung in den normalen Schlüsselbetrieb vorzunehmen. In Figure 5, this time sequence is shown in a diagram, in which "r" denotes the running time of A, B and Be A respectively. 1 two-way traffic connection shown can also, as in the German patent 20 17 282 explained, can be operated with a test mark during operation. In this case, a further device is only to be assigned to the fade-in circuit 10, in a third switching position, not shown, of FIG. 10, a check character generator connects to the route 5 at larger, preferably regular time intervals. 10 is then to be provided with three switch positions accordingly and to the output of the regenerator 13 of B, a detection circuit for this test signal is to be switched on, which in each case when the test signal occurs via 23 the fade-in circuit 22 for the Duration of the test signal on the regenerator output 13 for loop formation to the receiver of A. In A is then in the output of the regenerator 14 a Test character recognition circuit to be connected additionally and only if there is no Check character reception the switching of the output from 10 to the preamble generation circuit 11 and, if the reception is correct, switch back to normal To carry out key operation.

In der Praxis hat sich gezeigt, daß bei der letztbeschriebenen zusätzlichen Ausgestaltung eine Vereinfachung in der Weise möglich ist, daß in A die Prüfzeicheneinblendung im Sendezweig entfällt und lediglich die Einblendschaltung 22 in B über eine dort vorzusehende dritte Schaltstufe in regelmäßigen Zeiten ein in B vorzusehender Prüfzeichengenerator angeschlossen wird. Es wird also lediglich die Strecke B-A mit Prüfzeichenbetrieb benutzt; die Strecke A-B ist dadurch automatisch mitüberwacht. In practice it has been shown that in the last described additional configuration, a simplification is possible in such a way that in A the test character display in the transmission branch is omitted and only the display circuit 22 in B via a third switching stage to be provided there at regular times The test character generator to be provided in B is connected. So it just becomes uses route B-A with test mark operation; the route A-B is thereby automatic monitored.

Beim Ausführungsbeispiel nach der F i g. 1 wird sowohl für die Vorwärtsverbindung von A nach B als auch für die Rückwärtsverbindung von B nach A das gleiche Schlüsselsignal benutzt. In the embodiment according to FIG. 1 is used for both the forward link from A to B and for the reverse link from B to A the same key signal used.

Gemäß einer Weiterbildung der Erfindung wird das Schlüsselsignal der Strecke von A nach B verschieden von dem Schlüsselsignal der Strecke von B nach A gewählt. Das ist in überraschend einfacher Weise dadurch möglich, daß, so wie in der Fig.4 in einem Schaltungsausschnitt gezeigt, der Schlüsselrechner 9 bzw. 17 mit einem Mehrfachen der Bitfolgefrequenz von T1 bzw. T3 betrieben wird. Beispielsweise kann dies jeweils die doppelte Bitfolgefrequenz sein. In diesem Fall werden von aufeinanderfolgenden Bit der Schlüsselsignalfolge von 9 bzw. 17 in genau entsprechender Weise jeweils das erste Bit auf die Leitung 31 bzw. 42 und das nächstfolgende Bit auf die Leitung 41 bzw. 43 alternierend verteilt. Dadurch, daß 9 und 17 eine Quasi-Zufallsfolge von ganz erheblicher zeitlicher Periodenlänge, beispielsweise einer Periodenlänge von mehreren Jahren abgeben, werden so zwei zueinander ungleiche Schlüsselsignalfolgen erhalten, die ebenfalls eine derart große zeitliche Periodenlänge aufweisen. According to a development of the invention, the key signal the route from A to B different from the key signal of the route from B to A chosen. This is possible in a surprisingly simple manner in that, as 4 shown in a circuit section, the key computer 9 or 17 is operated with a multiple of the bit rate of T1 or T3. For example this can be twice the bit rate in each case. In this case consecutive bits of the key signal sequence of 9 or 17 in exactly the same way Assign the first bit to line 31 or 42 and the next following bit distributed alternately on line 41 and 43, respectively. Because 9 and 17 are a quasi-random sequence of a very considerable time period length, for example a period length of several years, two mutually unequal key signal sequences are created obtained, which also have such a large temporal period length.

Die einfachste Ausführung für den Umschalter 44 bzw.The simplest version for the switch 44 resp.

40 ist ein von der Bitfolge der Schlüsselgeneratoren gesteuertes Flip-Flop, das ein Umschaltgatter betreibt.40 is a flip-flop controlled by the bit sequence of the key generators, that operates a switching gate.

Dabei ist jedoch sicherzustellen, daß die Umschalter 44 bzw. 40 zum Startzeitpunkt jeweils die gleiche Ausgangsstellung haben.However, it must be ensured that the switch 44 and 40 to Starting time each have the same starting position.

Bei dem Zeitplan nach F i g. 5 wurde angenommen, daß die Übertragungszeit von der Station A nach der Station Bdem Wert T entspricht und die Übertragungszeit von der Station B nach der Station A ebenso lang ist. In der Praxis muß diese Annahme nicht erfüllt sein. In the schedule according to FIG. 5 was assumed to be the transmission time from station A to station B corresponds to the value T and the transmission time from station B to station A is just as long. In practice this must be assumed not be fulfilled.

Vielmehr kann die Übertragungszeit von A nach Bunter Umständen sogar nennenswert verschieden im Vergleich zur Übertragungszeit von B nach A sein. In jedem Fall ist nämlich über die Steuerung der einstellbaren Verzögerung 30 mittels der Präambel oder eines sonstigen besonderen Zeichens, wie eines Synchronzeichens, sichergestellt, daß die Gesamtverzögerung der Summe aus der Verzögerungs- bzw. Ubertragungszeit von A nach B und der Verzögerungs- bzw. Übertragungszeit von B nach A entspricht. Diese Situation kann beispielsweise dann eintreten, wenn entweder die von A abgehende oder bei A ankommende Verbindung verschieden von der jeweils anderen Verbindungsrichtung ist. So ist es denkbar, beispielsweise von A nach B mittels eines Funkweges zu gehen und die Verbindung von B nach A über ein Kabel oder eine Relaisstelle zu führen. Solche Fälle können auftreten, wenn die erfindungsgemäße Einrichtung in einem größeren Fernmeldenetz, vor allem einem solchen mit Maschenstruktur angewendet wird.Rather, the transfer time from A to B may even be be significantly different compared to the transfer time from B to A. In in each case is namely via the control of the adjustable delay 30 by means of the preamble or any other special character, such as a synchronous character, ensures that the total delay is the sum of the delay or transmission time from A to B and the delay or transmission time from B to A. This situation can arise, for example, when either the outgoing from A or the connection arriving at A is different from the other connection direction is. It is conceivable, for example, to go from A to B using a radio path and to lead the connection from B to A via a cable or a relay point. Such cases can occur when the device according to the invention is in a larger Telecommunications network, especially one with a mesh structure, is used.

Claims

Claims: 1. System for transmission working with two-way traffic of electrical signals in digital form, where for each of the two Transmission directions (outgoing traffic - incoming traffic) an encryption device is provided, the logic circuits for except key signal generators the superimposition of the clear signals with the key signals to form the key text and logic circuits for superimposing the key text with the key signals contains for the formation of the plain text, characterized in that in the individual Station only one key signal generator common for both directions of transmission is provided that the logic circuit of the outgoing direction and the incoming Direction feeds the signal propagation time of the outward and return path with the insertion of a to both stations compensating time delay element in the station from which the two-way traffic connection is established in each case.

2. Transmission system according to claim 1, characterized in that into the supply line from the individual key generator to the respective logic circuit alternating switching selection circuits are inserted such that for the outgoing and for the incoming connection, based on the two-way traffic connection building station, temporally different sections of the key signal for the Overlay are effective.

3. Transmission system according to claim 1, characterized in that the selection circuit for the outgoing direction and for the incoming direction is designed in the individual station in such a way that it is suitable for one direction of transmission all even-numbered key signal bits and for the incoming direction all odd-numbered ones Selects key signal bit.

4. Transmission system according to one of claims 1 to 3, characterized in that that a synchronization device is provided, which in the the two-way traffic connection building station a basic synchronization character, in particular a key generator setting character sends out to the opposite station, and that a device for evaluation in the opposite station this synchro-sign and for switching it through in the direction of the Two-way traffic connection building station is provided in which a facility is intended to determine the correct reception of this synchro-signal, and that after the proper reception of this sync signal on this station a device for releasing the two-way traffic connection for the actual message transmission is provided.

5. Transmission system according to claim 4, characterized in that after the two-way traffic connection has been released for the actual message transmission instead of a synchronous character, only test characters are shown in the cipher text are, the time share of the total message flow is very low, z. B. at least 1/1000 of the same.

The invention relates to a two-way traffic system for the transmission of electrical signals in digital form, in which for each of the two transmission directions (outgoing traffic - incoming traffic) an encryption device is provided which, in addition to key signal generators still logic circuits for the superimposition of the clear signals with the key signals for the formation of the ciphertext or ciphertext and logic circuits for Overlay of the ciphertext or ciphertext with the key signals for Contains formation of plain text.

The invention is based on the object of such devices to reduce considerably the effort required to date, it being decisive that the previously known devices for each of the two transmission directions separately Have key signal generators. Requires a normal two-way traffic facility therefore two key generators per transmission direction, a total of four.

As the studies on which the invention is based have shown, This is a major difficulty in such facilities, because of the effort for the key devices considerably outweigh those of the actual communication devices can.

A two-way traffic system is assumed here, in which in each of the two stations has an encryption device for each direction of transmission is needed.

This is the case with a two-way traffic system for transmission of electrical signals in digital form, where for each of the two Transmission directions (outgoing traffic - incoming traffic) an encryption device is provided, the key signal generators and logic circuits for superimposing the clear signals with the key signals to form the key text and logic circuits for superimposing the key text with the key signals contains to form the plain text, achieved according to the invention in that in the single station only one common key signal generator for both directions of transmission is provided that the logic circuit of the outgoing direction and the incoming Direction feeds the signal propagation time of the outward and return path with the insertion of a between the two stations compensating time delay element preferably only in the station from which the two-way traffic connection is established.