DE2510261C2 - Method and circuit for carrying out the method for stabilizing the frequency of an oscillator - Google Patents

Method and circuit for carrying out the method for stabilizing the frequency of an oscillator

Info

Publication number
DE2510261C2
DE2510261C2 DE19752510261 DE2510261A DE2510261C2 DE 2510261 C2 DE2510261 C2 DE 2510261C2 DE 19752510261 DE19752510261 DE 19752510261 DE 2510261 A DE2510261 A DE 2510261A DE 2510261 C2 DE2510261 C2 DE 2510261C2
Authority
DE
Germany
Prior art keywords
output
frequency
input
voltage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752510261
Other languages
German (de)
Other versions
DE2510261A1 (en
Inventor
Joel Dr.-Ing. 7150 Backnang Korn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Telecom GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19752510261 priority Critical patent/DE2510261C2/en
Publication of DE2510261A1 publication Critical patent/DE2510261A1/en
Application granted granted Critical
Publication of DE2510261C2 publication Critical patent/DE2510261C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung befaßt sich mit einem Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 und Schaltungen zum Durchführen des Verfahrens.The invention is concerned with a method according to the preamble of claim 1 and Circuits for performing the method.

Ein solches Verfahren ist bekannt aus der US-PS 34 11 102 mit Ausnahme der Beeinflussung der Oszillatorfrequenz und der Steuerfrequenz durch Frequenzteiler. Frequenzteiler sind aber bei Verfahren zum Stabilisieren von Oszillatorfrequenzen allgemein bekannt, beispielsweise aus «Technische Mitteilungen, AEG-TELEFUNKEN (1974), Beiheft Neue Entwicklungen auf dem Gebiet der Trägerfrequenztechnik, Seite 28 bis 31: Der Tertiärgruppenumsetzer der Bauweise 7R«. Beim Gegenstand der US-PS 34 11 102 werden ein Referenzsignal und das zu stabilisierende Oszillatorsignal mittels eines Phasendiskriminators miteinander verglichen. Aus dem Ausgangssignal des Phasendiskriminators gewinnt man eine Stellgröße zur Beeinflussung des Oszillators. Bei kurzzeitigem Steuerfrequenzausfall wird der zu stabilisierende Oszillator über eine logische Verknüpfungsschaltung von einem impulsbreitengesteuerten Generator mit seiner Stellgröße ver-Such a method is known from US-PS 34 11 102 with the exception of influencing the oscillator frequency and the control frequency by frequency divider. However, frequency dividers are used in methods for Stabilizing oscillator frequencies is generally known, for example from «Technische Mitteilungen, AEG-TELEFUNKEN (1974), Supplement New Developments in the Field of Carrier Frequency Technology, page 28 to 31: The tertiary group transfer device of the 7R design «. When the subject of US-PS 34 11 102 are a Reference signal and the oscillator signal to be stabilized with one another by means of a phase discriminator compared. A manipulated variable for influencing is obtained from the output signal of the phase discriminator of the oscillator. In the event of a brief control frequency failure, the oscillator to be stabilized is switched on via a logic combination circuit of a pulse-width controlled generator with its manipulated variable

M sorgt Diese logische Verknüpfungsschaltung läßt aber die Stellgröße nur passieren, wenn ein Unterbrechungsdetektor ein Signal abgibt und damit das Vorhandensein oder NichtVorhandensein des Referenzsignals meldet Dieses Verfahren wird dazu benutzt, bei kurzzeitigem Ausfall der Steuerfrequenz die Regelschleife davon unbeeinflußt zu lassen. Die Umschaltung des Unterbrechnungsdetektors erfordert aber eine gewisse Zeit, d h. nach dem Ausfall des Referenzsignals übernimmt der impulsbreitengesteuerte Generator nicht sofort die Ansteuerung des Oszillators. Außerdem benötigt diese Stabilisierungssehältung mindestens eine separate Taktsignalquelle und aufwendige Steuereinrichtungen. Ausfälle der Betriebsspannung führen bei dieser Schaltung zu Undefinierten Betriebszuständen.M takes care of this logic combination but leaves the manipulated variable only happens when an interruption detector emits a signal and thus its presence or the absence of the reference signal reports This procedure is used for short-term Failure of the control frequency to leave the control loop unaffected. Switching the interruption detector but requires a certain amount of time, i.e. takes over after the failure of the reference signal the pulse-width controlled generator does not immediately control the oscillator. Also needed this Stabilization frame at least one separate clock signal source and complex control devices. Failures of the operating voltage result in this circuit to undefined operating states.

Aus der Veröffentlichung »Technische Mitteilungen AEG-TELEPJNKEN (197), Beiheft Neue Entwicklungen auf dem Gebiet der Trägerfrequenztechnik, Seite 28 bis 31: Der Tertiärgruppenumsetzer der Bauweise TR", From the publication »Technische Mitteilungen AEG-TELEPJNKEN (197), Supplement New Developments in the Field of Carrier Frequency Technology, pages 28 to 31: The tertiary group converter of the TR design",

ist aus Bild 5 bekannt, bei der Frequenzerzeugung in der TF-Technik die Frequenz eines Oszillators durch eine Steuerfrequenz mittels einer Phasenregelschleife auf hohe Konstanz zu regeln. Dabei werden die Steuer- und Oszillatorfrequenz auf eine gemeinsame Teilfrequenz heruntergeteilt und mittels eines Phasendiskriminators miteinander verglichen. Der Phasendiskriminator liefert eine Ausgangsimpulsfolge, die mit einem Tiefpaß zu einer Stellspannung integriert wird und die Kapazität einer Varaktordiode verändert Die Varaktordiode ι ο bildet als Stellglied einen Teil des frequenzbestimmenden Kreises des Oszillators und regelt die Oszillatorfrequenz auf den konstanten Wert der Vergleichsfrequenz.is known from Figure 5, in the frequency generation in the TF technology increases the frequency of an oscillator by means of a control frequency using a phase-locked loop to regulate high constancy. The control and oscillator frequency are set to a common partial frequency divided and compared with each other by means of a phase discriminator. The phase discriminator delivers an output pulse train that is integrated with a low-pass filter to form a control voltage and the capacitance a varactor diode changed The varactor diode ι ο forms as an actuator part of the frequency-determining Circle of the oscillator and regulates the oscillator frequency to the constant value of the comparison frequency.

Die vom Phasendiskriminator gelieferte Stellspannung ist der Phasendifferenz seiner beiden Eingangsimpulsfolgen proportional.The control voltage supplied by the phase discriminator is the phase difference between its two input pulse trains proportional.

Die geforderte relative Konstanz der Pilotfrequenz sei etwa 10-6. Im ausgeregelten Zustand sind die geteilten Steuer- und Oszillatorfrequenzen einander völlig gleich. x> The required relative constancy of the pilot frequency is about 10 6th In the balanced state, the divided control and oscillator frequencies are completely equal to each other. x>

Auch beim Ausregeln einer Störung (Einschwingvorgang) haben die zwei Frequenzen einen relativen FehlerEven when compensating for a disturbance (transient process), the two frequencies have a relative error

—von z. B. nur 10-' bis 10-'. Dabei tritt pro Periode-from Z. B. only 10- 'to 10-'. It occurs per period

der Vergleichsfrequenz von 8 kHz am Eingang des Phasendiskriminators eine Phasenverschiebung von 2Jt^-auf.the comparison frequency of 8 kHz at the input of the phase discriminator has a phase shift of 2Jt ^ -on.

Beim Ausregeln der Störung einer Phasenverschiebung von Δφ, wobei joWhen correcting the disturbance of a phase shift of Δφ, where jo

A φ = η · 2 π —*- ist, müssen η Perioden der Vergleichsfrequenz ablaufen.
Bei Annahme eines linearen Regelvorgangs ist A φ = η · 2 π - * - , η periods of the comparison frequency must elapse.
Assuming a linear control process is

3535

Δ φ = η 2 π Δ φ = η 2 π

AfAf ff

und die dazu benötigte Zeitand the time it takes

/ 2n Af f / 2n Af f

Ein Zahlenbeispiel:A numerical example:

A φ = ϋ, JU- = ΙΟ"6,/ = 8 kHz A φ = ϋ, JU- = ΙΟ " 6 , / = 8 kHz

ergibt:results in:

A t = A t =

106 ·10 6

-3-3

«30 s.«30 s.

4545

5050

5555

Aus der DE-OS 19 51 722 ist eine Vorrichtung zum Stabilisieren der Frequenz eines Oszillators mit regelbarer Frequenz auf die Frequenz eines Steuergenerators bekannt, bei der das Oszillatorsignal und das Steuersignal auf die beiden Eingänge eines Phasendiskriminators gegeben werden. Der Ausgang des Phasendiskriminators liefert eine Stellgröße zur Einstellung der Frequenz des Oszillators. Es sind zwei Schalter vorgesehen, deren Schaltzeiten aus der Steuerfrequenz zeitlich gegeneinander versetzt abgeleitet werden. Der zweite Schalter giot das Stellsignal auf eine Addierschaltung — wo es ziin Ausgangssignal des Phasendiskriminators addiert wird. Dieses Signal wird nach öffnen des ersten Schalters auf einen Speicher gegeben, dem das Stellsignal entnommen wird. Dadurch wird erreicht, daß im Rhythmus der Schaltfrequenz die Fehler der Oszillatorfrequenz besonders schnell korrigiert werden. Die Zeit, in der ein solcher Fehler verschwindet, ist also bestimmt durch die Schaltfrequenz. From DE-OS 19 51 722 a device for stabilizing the frequency of an oscillator is with adjustable frequency to the frequency of a control generator known, at which the oscillator signal and the Control signal can be given to the two inputs of a phase discriminator. The outcome of the The phase discriminator supplies a manipulated variable for setting the frequency of the oscillator. There are two switches provided, the switching times of which are derived from the control frequency offset in time. Of the second switch giot the control signal to an adder circuit - where there is ziin output signal of the phase discriminator is added. This signal is sent to a memory after opening the first switch, from which the control signal is taken. This ensures that in the rhythm of the switching frequency Errors in the oscillator frequency can be corrected particularly quickly. The time when such a mistake disappears and is therefore determined by the switching frequency.

Für das Ausregeln von natürlichen Störungen, wie Alterung oder Temperatureinfluß, reicht die Regelgeschwindigkeit aus. Das Ausregeln plötzlicher kurzzeitiger Störungen, wie Betriebsspannungseinbruch oder Steuerfrequenzumschaltung von einigen Millisekunden sollte aber möglichst schnell erfolgen, um die Betriebsfähigkeit des Systems nicht zu gefährden.The control speed is sufficient to correct natural disturbances such as aging or the influence of temperature the end. The correction of sudden short-term disturbances, such as a drop in the operating voltage or Control frequency switching of a few milliseconds should take place as quickly as possible in order to ensure operability not endanger the system.

Bei der Vorrichtung gemäß der DE-OS 19 51 722 wird bei den genannten kurzzeitigen Störungen auf jeden Fall die Störung erst nach einer Periode der Schaltfrequenz ausgeregelt Außerdem tritt bei dem Einsatz von Frequenzteilern, die zumindest für die Oszillatorirequenz benötigt werden, um den Phasendiskriminator zu speisen, die Schwierigkeit auf, daß diese Frequenzteiler nach der Störung zunächst bei einer beliebigen Phasenlage mit dem Teilungsvorgang beginnen und der Einschwingvorgang eine große Phasenverschiebung erfordertIn the device according to DE-OS 19 51 722 is in the case of the short-term disturbances mentioned, the disturbance only occurs after a period of Switching frequency regulated also occurs with the use of frequency dividers, which at least for the Oscillator frequency are needed to feed the phase discriminator, the difficulty that this After the disturbance, start the frequency divider with the division process at any phase position and the transient process requires a large phase shift

Aus der Veröffentlichung »Aufbau und Anwendung digitaler Synthesizer« von Ulrich L Rohde, Funkschau 1973, Heft 9, Seite 32.5 bis 327, ist eine Phasenregelschleife bekannt bei der das Ausgangssignal eines Phasendiskriminators einen durchstimmbaren Oszillator nachregelt Den Eingängen des Phasendiskriminators werden jeweils über Frequenzteiler die Referenzfrequenz und die zu regelnde Oszillatorfrequenz zugeführt. Es ist dieser Veröffentlichung aber kein Hinweis zu entnehmen, wie eine Stellgröße bei Ausfall der Referenzfrequenz oder bei Betriebsspannungsausfall dem zu regelnden Oszillator zugeführt wird.From the publication "Structure and Application of Digital Synthesizers" by Ulrich L Rohde, Funkschau 1973, Issue 9, pages 32.5 to 327, a phase locked loop is known in which the output signal of a Phase discriminator readjusts a tunable oscillator The inputs of the phase discriminator the reference frequency and the oscillator frequency to be controlled are each via frequency dividers fed. However, there is no reference to be found in this publication, such as a manipulated variable in the event of failure the reference frequency or in the event of a power failure to the oscillator to be controlled.

Die Aufgabe vorliegender Erfindung besteht darin, ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 anzugeben, um den Einschwingvorgang einer Phasenregelschleife bei kurzzeitigen Störungen, wie Betriebsspannungseinbruch oder Steuerfrequenzumschaltung, auf ein zulässiges Maß zu verringern.The object of the present invention is to provide a method according to the preamble of the patent claim 1 to specify the settling process of a phase-locked loop in the event of brief disturbances, such as Operating voltage drop or control frequency switchover to be reduced to a permissible level.

Die Lösung dieser Aufgabe ist durch die Merkmale des Patentanspruchs 1 gekennzeichnetThe solution to this problem is characterized by the features of claim 1

Außerdem sollen Schaltungen angegeben werden zur Durchführung des erfindungsgemäßen Verfahrens.In addition, circuits are to be specified for carrying out the method according to the invention.

In den Unteransprüchen sind die vorteilhaften Schaltungen zum Durchführen des erfindungsgemäßen Verfahrens angegeben.In the subclaims are the advantageous circuits for performing the inventive Procedure specified.

Ein kurzzeitiger Ausfall des Steueroszillators wird bei diesem Verfahren überbrückt, ohne die Oszillatorfrequenz merklich in Mitleidenschaft zu ziehen. Ein Kurzzeitiger Ausfall der Betriebsspannung wird nach der Spannungswiederkehr innerhalb von Millisekunden überwunden. Nacn einem längeren Ausfall der Steueroder Betriebsspannung dauert der Einschwingvorgang einige Sekunden.A brief failure of the control oscillator is bridged with this method without the oscillator frequency noticeably affected. A brief failure of the operating voltage will occur after voltage recovery was overcome within milliseconds. After a prolonged failure of the control or Operating voltage, the settling process takes a few seconds.

Ein Ausführun^sbeispiel einer Schaltung, bei der das Verfahren nach der Erfindung angewendet ist, zeigt die Fig. 1. Dabei ist O der Oszillator, dessen Frequenz mittels einer Varaktordiode als Stellglied verändert wird. FTl ist der Frequenzteiler für die Oszillatorfrequenz. FT2 ist der Frequenzteiler für die Frequenz des Steueroszillators ΓΤ. PD ist der Phasendiskriminaibr, dem am Eingang Ei die geteilte Frequenz des Steueroszillators zugeführt wird. TPt ist der Tiefpaß, der die Ausgangsimpulsfolge des Phasendiskriminators An exemplary embodiment of a circuit in which the method according to the invention is applied is shown in FIG. 1. Here, O is the oscillator, the frequency of which is changed by means of a varactor diode as an actuator. FTl is the frequency divider for the oscillator frequency. FT2 is the frequency divider for the frequency of the control oscillator ΓΤ. PD is the phase discriminator to which the divided frequency of the control oscillator is fed at input Ei. TPt is the low-pass filter, which is the output pulse train of the phase discriminator

integriert. GR ist ein Gleichrichter, der aus dem Ausgangssignal des Steueroszillators 57 eine Gleichspannung erzeugt. SD ist ein Spannungsdiskriminator. VSist eine Verzögerungsschaltung.integrated. GR is a rectifier which generates a DC voltage from the output signal of the control oscillator 57. SD is a voltage discriminator. VS is a delay circuit.

Die eigentliche Nachbildung der Ausgangsimpulsfol- -, ge des Phasendiskriminators geschieht mit Hilfe des monostabilen Multivibrators Ml1 der am Eingang £3 die vom Oszillator herrührende Eingangsimpulsfolge des Phasendiskriminators PD zugeführt erhält und bei jedem auftretenden Impuls angeregt wird und dessen in impulsdauer von der an seinem Eingang £4 anliegenden Steuerspannung bestimmt ist. Der Tiefpaß TPl glättet diese Impulsfolge zur Stellspannung für die Varaktordiode. Die Steuerspannung für die Periodendauer der nachgebildeten Impulsfolge wird durch einen r, Vergleichsverstärker VV gewonnen, der über TP2 an seinem Eingang £5 die geglättete nachgebildete Impulsfolge und über den Tiefpaß TPX an seinem Eingang £6 die geglättete Impulsfolge des Phasendiskriminators erhält und der seine Ausgangsspannung »n über einen Speicher SP dem monostabilen Multivibrator M1 zuführt. Die Nachbildung wirkt wie ein kleiner Regelkreis, der selbsttätig die nachgebildete Impulsfolge so nachregelt, daß die zwei Eingangsspannungen des Vergleichsverstärkers einander gleich sind. >■>The actual replication of the output pulse sequence -, ge of the phase discriminator is done with the help of the monostable multivibrator Ml 1 which receives the input pulse sequence from the oscillator PD from the oscillator PD at input £ 3 and is excited with every pulse that occurs and the pulse duration of which is from the one at its input £ 4 applied control voltage is determined. The low-pass filter TPl smooths this pulse sequence for the control voltage for the varactor diode. The control voltage for the period of the simulated pulse train is obtained by a comparison amplifier VV , which receives the smoothed simulated pulse train via TP2 at its input £ 5 and the smoothed pulse train of the phase discriminator via the low-pass filter TPX at its input £ 6 and which receives its output voltage » n supplies the monostable multivibrator M 1 via a memory SP. The simulation works like a small control loop that automatically readjusts the simulated pulse train so that the two input voltages of the comparison amplifier are equal to each other. >■>

Der Spannungsdiskriminator SD mißt an seinem Eingang £10 die Betriebsspannung und an seinem Eingang £9 die gleichgerichtete Steuerfrequenzspannung. Wenn eine der beiden ausfällt, spricht er schnell an und betätigt eine Verzögerungsschaltung VS, z. B. einen jn monostabilen Multivibrator. Der Sapnnungsdiskriminator spricht schon bei 10% Abfall der Betriebsspannung an, damit sich der Zustand der Schaltung vor dem Eingriff des SD nicht noch ändert.The voltage discriminator SD measures the operating voltage at its input £ 10 and the rectified control frequency voltage at its input £ 9. If one of the two fails, it responds quickly and actuates a delay circuit VS, e.g. B. a monostable multivibrator. The voltage discriminator responds to a 10% drop in the operating voltage so that the state of the circuit does not change before the SD intervenes.

Die Verzögerungsschaltung spricht sowohl bei einem Ausfall als auch beim Ende eines Ausfalls an. Der Speicher SP. erhält an seinem Eingang £7 die Ausgangsspannung des Vergleichsverstärkers und an seinem zweiten Eingang £8 die Ausgangsspannung der Verzögerungsschaltung. Der Speicher folgt seiner Eingangsspannung an £7, wenn an £8 Öffnungspotential (Minus) anliegt. Er speichert seine Eingangsspannung (Ausgangsspannung des Vergleichsverstärkers) an £7, wenn an £8 Sperrpotential (Plus, Erde) anliegt Wenn die Verzögerungsschaltung anspricht, sperrt sie 4> für eine gewisse Zeit den Speicher gegen weitere Änderungen seiner Eingangsspannung an £7. Außerdem wird der Speicher auch beim Ausfall der Betriebsspannung gesperrt, so daß nach Spannungswiederkehr die nachgebildete Impulsfolge wieder entstehen kann.The delay circuit responds both to a failure and to the end of a failure. The memory SP. receives the output voltage of the comparison amplifier at its input £ 7 and the output voltage of the delay circuit at its second input £ 8. The memory follows its input voltage at £ 7 if there is opening potential (minus) at £ 8. It saves its input voltage (output voltage of the comparison amplifier) at £ 7 when there is blocking potential (plus, earth) at £ 8. In addition, the memory is blocked even if the operating voltage fails, so that the simulated pulse sequence can be generated again when the voltage is restored.

Die Verzögerungsschaltung hat also zwei Funktionen. Sie sperrt den Speicher nach einem Ausfall, um die Information zu erhalten und nach dem Ende des Ausfalls, um das Einschwingen der Tiefpässe zu überbrücken. Ihre Verzögerungsdauer, d. h. Impulsdauer, ist hauptsächlich durch die zweite Funktion bestimmt.The delay circuit thus has two functions. It locks the memory after a failure to prevent the To get information and after the end of the failure to settle the low-pass bridge. Your delay duration, d. H. Pulse duration, is mainly due to the second function certainly.

Die Synchronisierung der Frequenzteiler nach einem Ausfall geschieht über eine logische Verknüpfungsschaltung K. Diese erhält an ihrem Eingang £11 die nachgebildete Impulsfolge und leitet diese an den Frequenzteiler FT2 zur Synchronisation seines »Trittes«, wenn die Verzögerungsschaltung angeregt ist und eine entsprechende Spannung am Eingang £12 der logischen Verknüpfungsschaltung K anliegt.The frequency divider is synchronized after a failure via a logic circuit K. This receives the simulated pulse sequence at its input £ 11 and forwards it to the frequency divider FT2 to synchronize its "step" when the delay circuit is activated and a corresponding voltage at input £ 12 of the logic combination circuit K is present.

In F i g. 2 ist der kleine Regelkreis der Impulsnachbildung ausführlicher dargestelltIn Fig. 2 is the small control loop for pulse simulation shown in more detail

Der monostabile Multivibrator MX besteht aus den zwei integrierten NOR-Gattern G1 und G 2 und demflC-Glied RX CX. Seine Wirkungsweise ist bekannt. Am Eingang £3 wird er von den Ausgangsimpulsen des Frequenzteilers FTl angeregt. Die Umladespannung am Eingang £4 bestimmt die Periodendauer des moitostabilen Multivibrators. Das RC-G\\ed RC2 C2 bildet den Tiefpaß TPZ Als Vergleichsverstärker wirkt ein integrierter Differenzverstärker UV. The monostable multivibrator MX consists of the two integrated NOR gates G 1 and G 2 and the FLC element RX CX. Its mode of action is well known. At the input £ 3 it is excited by the output pulses of the frequency divider FT1. The recharging voltage at input £ 4 determines the period of the moitostable multivibrator. The RC-G \\ ed RC2 C2 forms the low-pass filter TPZ. An integrated differential amplifier UV acts as a comparison amplifier.

Der Speicher besteht in dem beschriebenen Beispiel hauptsächlich aus einem ersten Feldeffekttransistor TX als Schalter, einem Kondensator C3 als Speicherkondensator und einem zweiten Feldeffekttransistor T2 als Abfrageverstärker. Der Feldeffekttransistor TX hat einen sehr kleinen Sperrstrom, der Feldeffekttransistor T2 benötigt einen noch kleineren Steuerstrom, und der Kondensator C3 hat ebenfalls einen sehr kleinen Leckstrom. Wenn am Eingang £8 des Feldeffekttransistors Ti positives Potential (Null oder Erde) gegenüber einer negativen Versorgungsspannung anliegt, ist er gesperrt, und der Kondensator C3 hält seine Ladung relativ lange.In the example described, the memory consists mainly of a first field effect transistor TX as a switch, a capacitor C3 as a storage capacitor and a second field effect transistor T2 as an interrogation amplifier. The field effect transistor TX has a very small reverse current, the field effect transistor T2 requires an even smaller control current, and the capacitor C3 also has a very small leakage current. If the input £ 8 of the field effect transistor Ti has a positive potential (zero or earth) compared to a negative supply voltage, it is blocked and the capacitor C3 holds its charge for a relatively long time.

Als logische Verknüpfungsschaltung K wird ein NOR-Gatter C 3 verwendetA NOR gate C 3 is used as the logic combination circuit K

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims (6)

Patentansprüche:Patent claims: 1. Verfahren zum Stabilisieren der Frequenz eines Oszillators mit regelbarer Frequenz durch Vergleich der geteilten Oszillatorfrequenz mit einer Steuerfrequenz, die durch Teilung aus der Frequenz eines Steueroszillators gewonnen wird, wobei die mittels eines ersten Frequenzteilers geteilte Oszillatorfrequenz und die mittels eines zweiten Frequenzteilers geteilte Frequenz des Steueroszillators mit Hilfe eines Phasendiskriminators auf ihren Phasenunterschied hin verglichen werden, die Ausgangsimpulsfolge des Phasendiskriminators in eine Stellgröße umgewandelt wird, ein Speicher und Steuereinrichtungen zum Beeinflussen des Speichers vorgesehen sind, die Ausgangsimpulsfolge des Phasendiskriminators im störungsfreien Betrieb nachgebildet wird, eine aus der nachgebildeten Ausgangsimpulsfolge gewonnene Gleichspannung als Stellspannung an den regelbaren Oszillator gelegt wird, und die Länge der nachgebildeten Impulse von der Ausgangsspannung des Speichers gesteuert wird, dadurch gekennzeichnet,daß die aus der nachgebildeten Ausgangsimpulsfolge gewonnene Gleichspannung mit einer aus der Ausgangsimpulsfolge des Phasendiskriminators gewonnenen Gleichspannung in einer Vergleichsanordnung verglichen wird, daß die Ausgangsspannung der Vergleichsanordnung an den Speichereingang des Speichers geführt wird, daß sowohl hei kurzzeitigem Betriebsspannungsausfall als auch oei kurzzeitigem Steuerfrequenzausfall der Speicher für Eingangt,pannungsänderungen über das Ende der Störung hinaus so lange gesperrt wird, bis die nachgebildete Ausg uigsimpulsfolge den zweiten Frequenzteiler derart beeinflußt hat, daß die Ausgangsimpulsfolge des Phasendiskriminators mit ihr übereinstimmt1. Method of stabilizing the frequency of an oscillator with a controllable frequency by comparison the divided oscillator frequency with a control frequency that is obtained by dividing the frequency of a Control oscillator is obtained, the oscillator frequency divided by means of a first frequency divider and the frequency of the control oscillator divided by means of a second frequency divider with the aid of a phase discriminator are compared for their phase difference, the output pulse train of the phase discriminator is converted into a manipulated variable, a memory and control devices are provided for influencing the memory, the output pulse train of the phase discriminator is simulated in trouble-free operation, one from the simulated output pulse train DC voltage obtained is applied as control voltage to the controllable oscillator, and the length the simulated pulses are controlled by the output voltage of the memory, thereby characterized in that the modeled from the Output pulse train obtained direct voltage with one from the output pulse train of the Phase discriminator obtained DC voltage is compared in a comparison arrangement that the output voltage of the comparison arrangement is fed to the memory input of the memory, that both in the event of a brief operating voltage failure and also in the event of a brief control frequency failure the memory for input, voltage changes is blocked beyond the end of the malfunction until the reproduced output pulse sequence the has influenced the second frequency divider in such a way that the output pulse train of the phase discriminator with you agree 2. Schaltung zum Durchführen des Verfahrens nach Anspruch 1 unter Verwendung eines monostabilen Multivibrators zum Nachbilden der Ausgangsimpulsfolge des Phasendiskriminators, dadurch gekennzeichnet, daß am Anregungseingang (E3>) des Multivibrators (Mi) der Ausgang des ersten Frequenzteilers (FTX) und an seinem Steuereingang (E4) für die Impulsdauer der Speicherausgang angeschlossen ist2. A circuit for performing the method according to claim 1 using a monostable multivibrator to simulate the output pulse train of the phase discriminator, characterized in that the excitation input (E3>) of the multivibrator (Mi) the output of the first frequency divider (FTX) and at its control input ( E4) for the pulse duration the memory output is connected 3. Schaltung zum Durchführen des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß als Vergleichsanordnung ein Vergleichsverstärker (W) verwendet ist, an dessen zwei Eingängen (E5, ES) die aus der nachgebildeten Impulsfolge bzw. die aus der Ausgangsimpulsfolge des Phasendiskriminators (PD) gewonnene Gleichspannung angelegt ist und dessen Ausgang mit dem Speichereingang (E 7) verbunden ist3. A circuit for carrying out the method according to claim 1, characterized in that a comparison amplifier (W) is used as a comparison arrangement, at the two inputs (E5, ES) of which from the simulated pulse train or from the output pulse train of the phase discriminator (PD) The DC voltage obtained is applied and its output is connected to the memory input (E 7) 4. Schaltung zum Durchführen des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß ein Spannungsdiskriminator (SD) mit zwei Eingängen verwendet ist, an dessen einen Eingang der Ausgang eines dem Steueroszillator (ST) nachgeschalteten Gleichrichters (GR) und an dessen anderen Eingang die Betriebsspannungsquelle (UB) angeschlossen ist daß der Ausgang des Spannungsdiskriminators (SD) an eine Verzögerungsschaltung (VS) angeschlossen ist, die beim Ansprechen und Abfallen des Spannungsdiskriminators einen Impuls bestimmter zeitlicher Lange abgibt, und daß der Ausgang der4. A circuit for performing the method according to claim 1, characterized in that a voltage discriminator (SD) with two inputs is used, at one input of which the output of a rectifier (GR) connected downstream of the control oscillator (ST ) and the operating voltage source at the other input (UB) is connected that the output of the voltage discriminator (SD) is connected to a delay circuit (VS) which emits a pulse of a certain time length when the voltage discriminator responds and drops, and that the output of the Verzögerungsschaltung (VS) mit einem weiter vorgesehenen Sperreingang (EB) des Speichers (SP) verbunden istDelay circuit (VS) is connected to a further provided blocking input (EB) of the memory (SP) 5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß eine logische Verknüpfungsschaltung (K) mit zwei Eingängen (EW, EYl) und einem Ausgang verwendet ist an deren Eingang (EW) ein Ausgang des monostabilen Multivibrators (M 1) und an deren zweitem Eingang (E \2) der Ausgang der Verzögerungsschaltung (VS) anliegt, und daß der Ausgang der Verzögerungsschaltung (VS) anliegt und daß der Ausgang der logischen Verknüpfungsschaltung (K) an einen Synchronisiereingang des zweiten Frequenzteilers (FTT) angeschlossen ist5. A circuit according to claim 4, characterized in that a logic combination circuit (K) with two inputs (EW, EYl) and an output is used at its input (EW) an output of the monostable multivibrator (M 1) and at its second input (E \ 2) the output of the delay circuit (VS) is present, and that the output of the delay circuit (VS) is present and that the output of the logic circuit (K) is connected to a synchronization input of the second frequency divider (FTT) 6. Schaltung nach Anspruch 4, dadurch gekennzeichnet daß als Speicher ein Kondensator (C3) dient, dem die Source-Drain-Strecke eines ersten Feldeffekttransistors (Tl) vorgeschaltet ist dessen Gate als Sperreingang (ES) für den Speicher dient, und daß an den Speicherkondensator der Gateanschluß eines zweiten Feldeffekttransistors (T2) gelegt ist dessen Signalausgangsklemme an den Steuereingang der Verzögerungsschaltung (VS) angeschlossen ist.6. A circuit according to claim 4, characterized in that a capacitor (C3) is used as a memory, which is preceded by the source-drain path of a first field effect transistor (Tl) whose gate serves as a blocking input (ES) for the memory, and that to the Storage capacitor is connected to the gate connection of a second field effect transistor (T2) whose signal output terminal is connected to the control input of the delay circuit (VS).
DE19752510261 1975-03-08 1975-03-08 Method and circuit for carrying out the method for stabilizing the frequency of an oscillator Expired DE2510261C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752510261 DE2510261C2 (en) 1975-03-08 1975-03-08 Method and circuit for carrying out the method for stabilizing the frequency of an oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752510261 DE2510261C2 (en) 1975-03-08 1975-03-08 Method and circuit for carrying out the method for stabilizing the frequency of an oscillator

Publications (2)

Publication Number Publication Date
DE2510261A1 DE2510261A1 (en) 1976-09-16
DE2510261C2 true DE2510261C2 (en) 1981-12-24

Family

ID=5940876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752510261 Expired DE2510261C2 (en) 1975-03-08 1975-03-08 Method and circuit for carrying out the method for stabilizing the frequency of an oscillator

Country Status (1)

Country Link
DE (1) DE2510261C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3909200A1 (en) * 1989-03-21 1990-09-27 Hella Kg Hueck & Co Method and device for conditioning the clock signal for a clock-controlled circuit arrangement

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5930351B2 (en) * 1977-05-20 1984-07-26 株式会社日立製作所 FM stereo demodulation circuit
FR2412981A1 (en) * 1977-12-23 1979-07-20 Adret Electronique FREQUENCY SYNTHESIZER WITH MULTIPLE LOOPS OF PHASE SLOWING, AGENCY TO AVOID ANY DISCONTINUITY OF FREQUENCY OR AMPLITUDE IN A WIDE RANGE OF FREQUENCY VARIATION

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411102A (en) * 1968-01-16 1968-11-12 Itt Automatic frequency correction for phase locked oscillator systems
NL160686C (en) * 1968-10-16 1979-11-15 Philips Nv FREQUENCY CONTROL DEVICE.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3909200A1 (en) * 1989-03-21 1990-09-27 Hella Kg Hueck & Co Method and device for conditioning the clock signal for a clock-controlled circuit arrangement

Also Published As

Publication number Publication date
DE2510261A1 (en) 1976-09-16

Similar Documents

Publication Publication Date Title
DE69828239T2 (en) Self-calibrating phase-locked loop
DE19713058C2 (en) PLL circuit
DE2746578A1 (en) DIGITAL CONTROLLED SWITCHING REGULATOR
DE3587141T2 (en) CENTER SWITCHING OF A VOLTAGE CONTROLLED OSCILLATOR.
DE112009000482T5 (en) Phase-locked loop with dual-phase detector
DE69300291T2 (en) Frequency control loop.
DE2751021C3 (en) Synchronizing circuit for an oscillator circuit
DE3202733C2 (en)
DE60131972T2 (en) INTERFERENCE INTERRUPTION
DE2510261C2 (en) Method and circuit for carrying out the method for stabilizing the frequency of an oscillator
DE3644291A1 (en) CIRCUIT ARRANGEMENT SYNCHRONIZED BY A SIGNAL WITH A DEFLECTION FREQUENCY
DE2943510A1 (en) PHASE-CONTROLLED HIGH-FREQUENCY OSCILLATOR
DE69409903T2 (en) Digital phase comparator
DE60114733T2 (en) Phase locked loop with reduced lock time
DE69202304T2 (en) Phase locked loop with an energy-maintaining controlled charge pump for fast channel switching.
EP0342740B1 (en) Circuit arrangement for the synchronisation of a frequency controlled oscillator
DE19617635A1 (en) Phase-locked loop with differential loop filter
DE4431415C2 (en) Method for synchronizing the output frequencies of a clock generator
DE2926587C2 (en) Frequency synthesis arrangement
DE2747438C3 (en) Circuit arrangement for phase-locked tracking of an output signal as a function of an input signal
DE3614428A1 (en) DIGITAL PHASE / FREQUENCY DETECTOR CIRCUIT
EP0588050B1 (en) Arrangement for generating a clock signal having missing pulses with a bit precision
DE2708245A1 (en) SYSTEM FOR THE PRE-PHASE OF AN ELECTRIC SIGNAL
DE3909200C2 (en) Devices for clock signal processing for a clock-controlled circuit arrangement
EP0438620B1 (en) Method and circuit arrangement for the minimization of an a.c. component in the phase detector output signal of a phase locked loop

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: AEG-TELEFUNKEN NACHRICHTENTECHNIK GMBH, 7150 BACKN

8327 Change in the person/name/address of the patent owner

Owner name: ANT NACHRICHTENTECHNIK GMBH, 7150 BACKNANG, DE

8339 Ceased/non-payment of the annual fee