DE2508912C3

DE2508912C3 - Electronic read and write semiconductor memory arrangement with random access

Info

Publication number: DE2508912C3
Application number: DE19752508912
Authority: DE
Inventors: Karl-Ulrich Dr-Ing 8000 München Stein
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1975-02-28
Publication date: 1977-08-11

Description

Die vorliegende Erfindung betrifft eine elektronische Schreib- und Lese-Halbleiterspeicheranordnung mit wahlfreiem Zugriff mit wenigstens einer Speichermatrix, die aus dynamischen Speicherelementen zum Speichern binärer Information aufgebaut ist, mit je einem Adressendecodierer zum Adressieren und Einschreiben der Information, mit einer Lesevorrichtung zum Ausiesen der Information und mit einer durch ein Auslösesignal auslösbaren Regeneriervorrichtung zum Regenerieren der in den dynamischen Speicherelementen gespeicherten Informationen.The present invention relates to an electronic write and read semiconductor memory arrangement random access with at least one memory matrix consisting of dynamic memory elements for Storage of binary information is structured, each with an address decoder for addressing and writing the information, with a reading device for reading out the information and with a through a Trigger signal triggerable regeneration device for regenerating the in the dynamic storage elements stored information.

Elektronische Schreib-Lese-Halbleiterspeicheranordnungen mit wahlfreiem Zugriff werden als statische oder dynamische Speicher klassifiziert. Statische Halbleiterspeicheranordnungen liegen dauernd an der Versorgungsspannung, dynamische benötigen im Abstand von einigen Millisekunden eine Impulsfolge, die das Regenerieren der Information in dem Speicher bewirkt. Die Speichermatrix eines dynamischen Halbleiterspeichers ist aus dynamischen Speicherelementen aufgebaut. Unter einem dynamischen Speicherelement sei dabei ein Speicherelement verstanden, welches die eingespeicherte Information innerhalb einiger Millisekünden wieder verliert. Dynamische Halbleiterspeicher werden in ihrem Aufbau und in ihrer Wirkungsweise eingehend in folgenden Veröffentlichungen beschrieben: »A 4096-Bit Dynamic MOS RAM« von ]. A. K a r ρ, W. M. R e g i 11, S. C h ο u in ISSCC 72, Feb.Electronic read / write semiconductor memory arrangements with random access are classified as static or dynamic memories. Static semiconductor memory arrangements are constantly connected to the supply voltage, dynamic ones require a pulse train at intervals of a few milliseconds which causes the information in the memory to be regenerated. The memory matrix of a dynamic semiconductor memory is made up of dynamic memory elements. A dynamic memory element is understood to mean a memory element which loses the stored information again within a few milliseconds. Dynamic semiconductor memories are described in detail in their structure and mode of operation in the following publications: "A 4096-Bit Dynamic MOS RAM" by]. A. K ar ρ, WM R egi 1 1 , S. C h ο u in ISSCC 72, Feb.

16, »Sense amplifier design is key to 1-transistor cell in 4096-bit RAM« von Clinton K u ο, Nori K i t a g a w a, Ed Ward und Phil D ray er in Electronics/Sept. 13, 1973, S. 116 bis 12., »MOS LSI Random Access,16, “Sense amplifier design is key to 1-transistor cell in 4096-bit RAM «by Clinton K u ο, Nori K i t a g a w a, Ed Ward and Phil D ray he in Electronics / Sept. 13, 1973, pp. 116 to 12., »MOS LSI Random Access,

Read/Write Memory Device«, Order 91600211-6D in der Firnienschrift AMS 6002, Oktober 1971 der Firma Advanced Memory Systems, Inc. Als angewandte dynamische Speicherelemente werden in <jen genannten Veröffentlichungen beispielsweise 1- oder 3- oder 4-Transistorspeicher angegeben. Es sind jedoch auch andere dynamische Transistor-Speicherelemente möglich. Da die Information in den Speicherelementen dynamisch gespeichert ist, muß sie in periodischen Abständen regeneriert werden. Dies geschieht durch Regeneriervorrichtungen, die, gesteuert durch periodische Auslösesignale, den Regeneriervorgang auslösen. In der genannten zweiten Veröffentlichung ist auf S. 119 eine solche Regeneriervorrichtung beschrieben und dargestellt. Sie besteht im wesentlichen aus je einer informationsbewertenden bistabilen Kippschaltung, welche in jeder Matrixspalte angeordnet ist. Jeder Regeneriervorgang besteht aus einem Regenerierzyklus, bei dem sämtliche Speicherelemente zeilenweise nacheinander regeneriert werden. Ein solcher Regenerierzyklus ist bei den 1-Transistorelementen und 3-Transistorelementen generell notwendig. Bei Verwendung von 4-Transisiorelementen mit Matrix-Regenerierung kann auf einen solchen Regenerierzyklus verzichtet werden. Es ist auch möglich, die Speichertemente einzeln nacheinander in einem Regenerierzyklus zu regenerieren.Read / Write Memory Device «, Order 91600211-6D in the company publication AMS 6002, October 1971 from Advanced Memory Systems, Inc. As applied dynamic memory elements are used in the publications mentioned, for example 1- or 3- or 4 transistor memory specified. However, other dynamic transistor memory elements are also possible. Since the information is stored dynamically in the storage elements, it must be periodic Be regenerated at intervals. This is done by regenerating devices, which, controlled by periodic Trigger signals to trigger the regeneration process. In the mentioned second publication is on p. 119 such a regeneration device described and illustrated. It essentially consists of one each information evaluating bistable flip-flop which is arranged in each matrix column. Everyone The regeneration process consists of a regeneration cycle, in which all storage elements are regenerated one after the other line by line. Such a regeneration cycle is generally necessary for 1-transistor elements and 3-transistor elements. Using of 4 transistor elements with matrix regeneration can be applied to such a regeneration cycle be waived. It is also possible to use the storage elements to regenerate one after the other in a regeneration cycle.

Dynamische Halbleiterspeicher zeichnen sich durch geringe Kosten je Bit aus, da der Halbleiterflächenbedarf je Bit sehr gering ist. Der für das regelmäßige Erzeugen der Regenerierimpulsfolge nötige Aufwand ist jedoch hoch, so daß die Anwendung des dynamischen Prinzips hinsichtlich Aufwand bei der Organisation und der Steuerelektronik nur bei größeren Speichereinheiten (> 64kByte) gerechtfertigt ist.Dynamic semiconductor memories are characterized by their low costs per bit, since they require semiconductor space per bit is very low. The effort required for the regular generation of the regeneration pulse sequence is high, however, so that the application of the dynamic principle in terms of effort in the organization and the control electronics is only justified with larger storage units (> 64kByte).

Statische Halbleiterspeicher weisen höhere Bitkosten auf. da der Flächenbedarf je Bit größer ist. Darüber hinaus benötigen sie mehr Versorgungsleistung als dynamische Halbleiterspeicher. Ihre Organisation und ihr Betrieb ist jedoch einfach. Sie sind daher für kleine Halbleiterspeichereinheiten, wie sie für Mini- und Mikrocomputer und auch für Kalkulatoren benötigt werden, besonders geeignet.Static semiconductor memories have higher bit costs. because the space requirement per bit is greater. About it In addition, they require more supply power than dynamic semiconductor memories. Your organization and however, their operation is simple. They are therefore for small semiconductor storage units as they are for mini and Microcomputers and also needed for calculators are particularly suitable.

Aufgabe der vorliegenden Erfindung ist es, einen Halbleiterspeicher der eingangs genannten Art anzugeben, der es ermöglicht, die Vorteile der beiden Speicherarten in sich zu vereinigen.The object of the present invention is to specify a semiconductor memory of the type mentioned at the beginning, which makes it possible to combine the advantages of both types of memory.

Die Aufgabe wird dadurch gelöst, daß wenigstens eine elektronische Vorrichtung vorhanden ist, die an wenigstens einem Ausgang eine mit dem Informationsabbau zeitlich sich monoton ändernde Referenzspannung erzeugt, daß an diesen Ausgang der elektronischen Vorrichtung mindestens ein erster Schwellwertschalter angeschlossen ist, der beim Erreichen eines vorgebbaren, einem kritischen Zustand der Information entsprechenden Wertes der Referenzspannung an seinem Ausgang das Auslösesignal zum Auslösen des Regeneriervorganges abgibt und daß eine Setzvorrichtung vorhanden ist, die nach Abgabe des Auslöseimpulses den Ausgang der elektronischen Vorrichtung auf eine Anfangsspannung setzt, die einem der beiden binären Zustände der Information in einem vorgebbaren unkritischen Zustand entspricht.The object is achieved in that there is at least one electronic device which is connected to at least one output a reference voltage that changes monotonically over time with the degradation of information generated that at least one first threshold switch at this output of the electronic device is connected, which corresponds to a critical state of the information when a predeterminable state is reached Value of the reference voltage at its output, the trigger signal for triggering the regeneration process releases and that a setting device is available, which after delivery of the trigger pulse sets the output of the electronic device to an initial voltage which is one of the two binary Corresponds to states of the information in a specifiable, non-critical state.

Vorteilhafterweise weist die elektronische Vorrichtung wenigstens eine Nachbildung mindestens des die Information speichernden Teiles des dynamischen Speicherelementes auf, wobei eine für die Informationsentnahme stets zugängliche Stelle des speichernden Teiles den Ausgang bildet.The electronic device advantageously has at least one replica of at least the Information-storing part of the dynamic memory element, one for extracting information always accessible place of the storing part forms the exit.

Vorteilhafterweise weist die Setzvorrichtung einen elektronischen Schalter auf, aer zwischen einer Spannungsquelle, die während des Setzvorganges die Referenzspannung liefert, die dem binären Wert der Information im vorgebbaren unkritischen Zustand entspricht und der für die Information stets zugänglichen Stelle des speichernden Teiles geschaltet ist und einen signalgesteuerten Impulsgeber zur Erzeugung mindestens eines Schaltimpulses für den elektronischen Schalter, bei dem ein Signaleingang mit dem Ausgang des Schwellwertschalters und bei dem der Schaltimpulsausgang des Impulsgebers mit der Steuerelektrode des elektronischen Schalters verbunden ist, auf.The setting device advantageously has an electronic switch, or between one Voltage source that supplies the reference voltage that corresponds to the binary value of the Corresponds to information in the specifiable non-critical state and to that which is always accessible for the information Place of the storing part is switched and a signal-controlled pulse generator for generation at least one switching pulse for the electronic switch, with which a signal input with the output of the threshold switch and in which the switching pulse output of the pulse generator is connected to the control electrode of the electronic switch is connected to.

Vorteilhaft besteht der Schwellwertschalter wenigstens aus einem elektronischen Schalter und einem Lastelement, die in Hintereinanderschaltung zwischen zwei Spannungsquellen geschaltet sind, wobei eine der beiden Spannungsquellen den ersten der beiden binären Werte, der der Information im vorgebbaren unkritischen Zustand entspricht, liefert, während die andere eine Spannung liefert, die dem anderen binären Wert in einem vorgebbaren unkritischen Zustand entspricht, daß die Steuerelektrode des elektronischen Schalters mit dem Ausgang der Schaltvorrichtung verbunden ist und daß die mit dem Lastelement verbundene Elektrode des elektronischen Schalters mit dem Ausgang des Schwellwertschalters verbunden ist.The threshold switch advantageously consists of at least one electronic switch and one Load element that are connected in series between two voltage sources, one of the two voltage sources the first of the two binary values, that of the information in the specifiable non-critical State, supplies, while the other supplies a voltage that corresponds to the other binary value in a predeterminable non-critical state corresponds to that the control electrode of the electronic switch is connected to the output of the switching device and that the electrode connected to the load element of the electronic switch is connected to the output of the threshold switch.

Vorteilhafterweise ist bei Verwendung von Speichermatrizen, bei denen die Information in einem Regenerierzyklus erneuert werden muß, ein Taktgeber vorhanden, der über einen Starteingang durch das Auslösesignal der elektronischen Vorrichtung einschaltbar ist und der im eingeschalteten Zustand an einem Ausgang mindestens eine Impulsserie vorgebbarer Impulsfolgefrequenz und vorgebbaren Tastverhältnisses, deren Impulszahl gleich der Anzahl der Zeilen- und/oder Spaltenadressen ist, abgibt, daß eine Zählschaltung vorhanden ist, deren Zähleingang mit dem Ausgang des Taktgebers verbunden ist, die bei Eingabe von Zählimpulsen auf den Zähleingang sämtliche Zeilen- und/oder Spaltenadressen von einer Anfangsadresse an durchläuft und an Parallelausgänge liefert und die nach Erreichen der Endadresse auf die Anfangsadresse zurückgesetzt wird, daß die Zählschaltung beim Erreichen der Endadresse an einem Ausgang mindestens einen Setzimpuls für die Setzvorrichtung abgibt und daß die Parallelausgänge für die Adressen mit den Eingängen der Adressendecodierer verbunden sind.It is advantageous when using memory matrices in which the information is stored in a regeneration cycle has to be renewed, a clock is available, which via a start input through the Trigger signal of the electronic device can be switched on and in the switched-on state on one Output at least one pulse series with a predefinable pulse repetition frequency and a predefinable pulse duty factor, whose number of pulses is equal to the number of row and / or column addresses, outputs that a counting circuit is available, the counting input of which is connected to the output of the clock generator, which upon input of counting pulses on the counting input runs through all row and / or column addresses from a start address and delivers them to parallel outputs and which is reset to the start address after reaching the end address, that the counting circuit at least one setting pulse for the setting device when the end address is reached at an output outputs and that the parallel outputs for the addresses are connected to the inputs of the address decoder are.

Vorteilhafterweise sind mindestens die elektronische Vorrichtung und/oder der Schwellwertschalter und/oder die Setzvorrichtung und die Speichermatrix gemeinsam auf dem Halbleiterkörper integriert.At least the electronic device and / or the threshold value switch are advantageous and / or the setting device and the memory matrix are jointly integrated on the semiconductor body.

Vorzugsweise bestehen die elektronischen Schalter aus MlS-Feldeffekttransistoren.The electronic switches preferably consist of MIS field effect transistors.

Die Vorteile der oben angegebenen Halbleiterspeicher bestehen darin, daß sie wesentlich billiger herstellbar sind als die statischen Halbleiterspeicher (geringerer Flächenbedarf), im Einsatz jedoch gleich anspruchslos sind. Sie sind herstellbar in den einfachsten MOS-Technologien, z. B. der Aluminium-Gate-Technologie. Die Ausbeute ist größer als bei den herkömmlichen dynamischen lialbleiterspeiehern, da sie Ausführungen erlauben, die das Auslösen des Regeneriervorganges in einem weiten Temperaturbereich an den Informationsabbau anpassen. Die Leistungsaufnahme kann um den Faktor 10 und mehr für die üblichenThe advantages of the semiconductor memories indicated above are that they are much cheaper can be produced than static semiconductor memories (less space required), but are the same in use are undemanding. They can be produced in the simplest MOS technologies, e.g. B. the aluminum gate technology. The yield is greater than with the conventional dynamic semiconductor storage tanks, because they are versions allow the triggering of the regeneration process in a wide temperature range to the Adapt information breakdown. The power consumption can be a factor of 10 and more for the usual

Betriebstemperaturen und um unter 4O⁰C gegenüber den herkömmlichen dynamischen Speichern gesenkt werden, da sich die an den Abbau angepaßten Zeitspannen in diesem Temperaturbereich automatisch vergrößern.Operating temperatures and are ^{reduced by below 40 0} C compared to conventional dynamic storage, since the periods of time adapted to the degradation automatically increase in this temperature range.

Die Erfindung wird anhand eines Ausführungsbeispieles in der Figur näher erläutert.The invention is explained in more detail using an exemplary embodiment in the figure.

Die Figur zeigt das Schaltbild einer Einrichtung zur Durchführung des Regenerierzyklus für Halbleiterspeicher mit 1-Transistor- oder 3-Transistor-Speicherele- |₀ menten.The figure shows the circuit diagram of a device for carrying out the regeneration cycle for semiconductor memories with 1-transistor or 3-transistor memory elements | ₀ ments.

In der Figur besteht die elektronische Vorrichtung aus dem Kondensator 1. Er ist eine Nachbildung der in den !-Transistor- oder 3-Transistor-Speicherelementen der Matrix enthaltenen Speicherkondensatoren. Eine ,₅ Elektrode des Kondensators 1 ist mit Masse, die andere mit der Setzeinrichtung 2 und mit dem Schwellwertschalter 3 verbunden. Die Setzeinrichtung 2 besteht aus dem Transistor 21, bei dem eine Elektrode, die nicht die Steuerelektrode ist, an die andere Elektrode des Kondensators 1 angeschlossen ist. Der Schwellwertschalter 3 besteht aus dem Transistor 31 und einem Verstärker 32, wobei die Steuerlektrode des Transistors an die andere Kondensatorclektrode des Kondensators angeschlossen ist und wobei eine weitere Elektrode des Transistors 31 mit einem Eingang des Verstärkers 32 verbunden ist. Der Ausgang des Verstärkers bildet den Ausgang des Schwellwertschalters. Der Ausgang des Schwellwertschalters und die Steuerelektrode des Transistors 21 sind mit einer Start/Stopschaltung 4 verbunden, die wiederum mit einem Ausgang an den Starteingang eines Taktgebers 5, der durch ein Auslösesignal einschaltbar ist, angeschlossen. Einer der Ausgänge des Taktgebers ist mit dem Zähleingang einer Zählschaltung 6 verbunden. Ein Ausgang der Zählschaltung ist mit einem Eingang der Slart/Stopschultung verbunden. Die Wirkungsweise der in der Figur dargestellten Schaltung sei nunmehr erläutert. Die freien Elektroden der Transistoren 21 bzw. 31 werden an Versorgungsspannung oder an Masse gelegt. Nach Beendigung eines Rcgcncricrzyklus wird Transistor 21 kurzzeitig geöffnet, so daß der Kondensator 1 geladen oder entladen wird. Jeder dieser beiden Zustände entspricht einem unkritischen Zustand eines der beiden binären Informationswerte. Nach dem Schließen des Transistors 21 ist die im Kondensator 1 gespeicherte Information dem gleichen Abbau unterworfen, wie die in den Kondensatoren der Speicherelemente. Wird ein für die Information kritischer Spannungswert erreicht, schließt oder öffnet der Transistor 31 und am Ausgang des Verstärkers 32 entsteht ein Auslösesignal, welches einen neuen Regenerierzyklus auslöst. Dies geschieht dadurch, daß das Auslösesignal zunächst auf die Start/Stopschaltung 4 gegeben wird, dort erforderlichenfalls in einen Startimpuls für den Taktgeber umgewandelt wird und von dort auf den Starteingang des Taktgebers 5 gegeben wird. Mit dem Startimpuls wird der Taktgeber gestartet und gibt an dem Ausgang, der mit dem Zähleingang der Zählschaltung verbunden ist, Taktimpulse ab. Die Zählschaltung erzeugt von einer Anfangsadresse an sämtliche für den Regeneriervorgang notwendigen Adressen, beispielsweise sämtliche Zeilenadressen, die an Parallelausgängen 61 bis 63 der Zählschaitung nacheinander zur Verfügung stehen und auf die entsprechenden Adressendecodiej-er bzw. auf vorhandene Adressenregister oder Adressenbuffer gegeben werden. Dadurch wird die Information in den einzelnen Speicherzellen der Matrix nacheinander aufgefrischt. Bei Erreichen der letzten Adresse gibt die Zählschaltung beispielsweise über die Decodierung, die aus einem Digitalwortvergleicher oder ähnlichem bestehen kann, einen Impuls ab, der auf die Start/Stopschaltung 4 gegeben wird. Dieser Impuls wird in der Start/Stopschaltung erforderlichenfalls einerseits in den Kurzzeitimpuls, der Transistor 21 öffnet, und andererseits in einen Stopimpuls zum Abschalten des Taktgebers umgewandelt. Die Start/Stopschaltung 4 hat danach lediglich die Funktion eines Signal- oder Impulsformers.In the figure, the electronic device consists of the capacitor 1. It is a replica of the storage capacitors contained in the I-transistor or 3-transistor storage elements of the matrix. One, ₅ electrode of the capacitor 1 is connected to ground, the other to the setting device 2 and to the threshold switch 3. The setting device 2 consists of the transistor 21, in which one electrode, which is not the control electrode, is connected to the other electrode of the capacitor 1. The threshold switch 3 consists of the transistor 31 and an amplifier 32, the control electrode of the transistor being connected to the other capacitor electrode of the capacitor and a further electrode of the transistor 31 being connected to an input of the amplifier 32. The output of the amplifier forms the output of the threshold switch. The output of the threshold switch and the control electrode of the transistor 21 are connected to a start / stop circuit 4, which in turn has an output connected to the start input of a clock generator 5, which can be switched on by a trigger signal. One of the outputs of the clock generator is connected to the counting input of a counting circuit 6. An output of the counting circuit is connected to an input of the slart / stop training. The mode of operation of the circuit shown in the figure will now be explained. The free electrodes of the transistors 21 and 31 are connected to the supply voltage or to ground. After a return cycle has ended, transistor 21 is briefly opened, so that capacitor 1 is charged or discharged. Each of these two states corresponds to a non-critical state of one of the two binary information values. After the transistor 21 is closed, the information stored in the capacitor 1 is subject to the same degradation as that in the capacitors of the storage elements. If a voltage value that is critical for the information is reached, the transistor 31 closes or opens and a trigger signal is generated at the output of the amplifier 32, which triggers a new regeneration cycle. This is done in that the trigger signal is first sent to the start / stop circuit 4, where it is converted into a start pulse for the clock generator if necessary, and from there to the start input of the clock generator 5. The clock generator is started with the start pulse and emits clock pulses at the output that is connected to the counting input of the counting circuit. The counting circuit generates all addresses necessary for the regeneration process from a start address, for example all line addresses, which are successively available at parallel outputs 61 to 63 of the counting circuit and are given to the corresponding address decoder or to existing address registers or address buffers. As a result, the information in the individual memory cells of the matrix is refreshed one after the other. When the last address is reached, the counting circuit emits a pulse, for example via the decoding, which can consist of a digital word comparator or the like, which is sent to the start / stop circuit 4. If necessary, this pulse is converted in the start / stop circuit into the short-term pulse that opens transistor 21, and into a stop pulse for switching off the clock. The start / stop circuit 4 then only has the function of a signal or pulse shaper.

Auf die Zählschaltung kann verzichtet werden, wenn beispielsweise 4-Transistor-Speichcrelemenic mit Matrix-Rcgencricrung anstelle der üblichen zcilcnwciscn Regenerierung eingesetzt werden.The counting circuit can be dispensed with if, for example, 4-transistor memory elements with matrix reporting can be used instead of the usual regular regeneration.

Aus dem Auslösesignal kann ein Inhibitimpuls abgeleitet werden, der die Rcchcnvorgängc während des Regeneriervorganges selbsttätig unterbricht.An inhibit pulse can be derived from the trigger signal, which automatically interrupts the reset process during the regeneration process.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Electronic read and write semiconductor storage device with random access with at least one memory matrix consisting of dynamic memory elements for storing binary Information is built up, each with an address decoder for addressing and writing the Information, with a reading device for reading out the information and with a through a Trigger signal triggerable regeneration device for regenerating the in the dynamic storage elements stored information, d a characterized in that at least one Electronic device (1) is present, which at least one output with the information degradation Temporally monotonously changing reference voltage generated that the output at this output Electronic device at least one first threshold switch (3) is connected, which when Reaching a predefinable value corresponding to a critical state of the information the reference voltage at its output the trigger signal to trigger the regeneration process releases and that a setting device (2) is available, which after delivery of the trigger pulse sets the output of the electronic device to an initial voltage equal to either of the two corresponds to binary states of the information in a specifiable, non-critical state.

2. Arrangement according to claim 1, characterized in that the electronic device at least a replica of at least that part of the dynamic memory element which stores the information having a location of the storing that is always accessible for extracting information Part forms the exit.

3. Arrangement according to claim 1 or 2, characterized in that the setting device one electronic switch (21) between a voltage source that is active during the setting process the reference voltage supplies the binary value of the information in the specifiable uncritical State and switched to the location of the storing part that is always accessible for the information is and a signal-controlled pulse generator for generating at least one switching pulse for the electronic switch with a signal input to the output of the threshold switch and at that of the switching pulse output of the pulse generator with the control electrode of the electronic switch is connected, has.

4. Arrangement according to claim 1, 2 or 3, characterized in that the threshold switch at least consists of an electronic switch (31) and a load element (32) which are connected in series are connected between two voltage sources, one of the two voltage sources the first of the two binary values, that of the information in the specifiable non-critical state while the other delivers a voltage equal to the other binary value in one predeterminable uncritical state corresponds to that the control electrode of the electronic switch with the output of the switching device is connected and that connected to the load element Electrode of the electronic switch with the

Output of the threshold switch is connected.

5. Arrangement according to claim 1, 2, 3 or 4, characterized in that a clock (5) is present, which via a start input by the The trigger signal of the electronic device can be switched on and when it is switched on an output of at least one series of impulses that can be specified Pulse repetition frequency and prescribable duty cycle, the number of pulses equal to the number eats row and / or column addresses, indicates that a counting circuit (6) is present, the counting input of which is connected to the output of the clock, which when counting pulses are entered on the Counter input runs through all row and / or column addresses from a start address and delivers to parallel outputs (61 to 63) and which, after reaching the end address, to the start address that the counter circuit is reset when the end address is reached at an output emits at least one setting pulse for the setting device and that the parallel outputs for the Addresses are connected to the inputs of the address decoder.

6. Arrangement according to claim 1, 2, 3, 4 or 5, characterized in that at least the electronic Device and / or the threshold switch and / or the setting device and the Memory matrix are integrated together on the semiconductor body.

7. Arrangement according to claim 6, characterized in that the electronic switch is off MlS field effect transistors exist.