DE2445390C3

DE2445390C3 - Overlapping operated, clock-controlled memory

Info

Publication number: DE2445390C3
Application number: DE19742445390
Authority: DE
Inventors: Carl Dipl.-Ing. 8000 Muenchen Trainer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-09-23
Filing date: 1974-09-23
Publication date: 1979-02-01
Also published as: DE2445390A1; DE2445390B2

Description

Die Erfindung betrifft eine elektronische Einheit, nämlich einen speziellen Speicher, dessen Zugriffszeit an sich für die Taktfrequenz zu groß ist, so daß ein überlappter Betrieb vorgesehen ist Der Speicher wurde besonders für einen Mikroprogrammspeicher in einem elektronischen Fernsprech-Vermittlungssystem entwikkelt, eignet sich aber darüber hinaus auch für andere Anwendungen, z. B. für Programmspeicher und Mikroprogrammspeicher von Datenverarbeitungsanlagen.The invention relates to an electronic unit, namely a special memory whose access time is too long for the clock frequency, so that a The memory was specially designed for a microprogram memory in one electronic telephone switching system, but is also suitable for others Applications, e.g. B. for program memory and microprogram memory of data processing systems.

In der US-PS Re 26 087 ist ein überlappt betriebener, taktgesteuerter Speicher für Programme beschrieben (vgl. insbesondere Spalte 2, Zeile 9-13). Der Speicher enthält zwei zyklisch nacheinander im Abstand einer Taktperiode abgefragte, also »multiplexbetriebene« Speicherblöcke. Jeder von diesen speichert eine Vielzahl von Wörtern, nämlich Befehle, welche normalerweise Wort für Wort zyklisch abwechselnd in beiden Speicherblöcken eingeschrieben sind — der erste Befehl also im ersten Speicherblock, der zweite Befehl im zweiten Speicherblock, der dritte Befeh! im ersten Speicherblock, der vierte Befehl im zweiten Speicherblock, usw. Das Lesen des einzelnen Speicherblocks dauert jeweils länger als die Taktperiode, hier nämlich aufgerundet jeweils zwei Taktperioden. Am Speicherausgang sind Befehlsregister angeschlossen, in denen aus dem Speicher gelesene Befehle gespeichert werden. Ein Nachteil dieses bekannten SpeichersIn US-PS Re 26 087 an overlapped operated, clock-controlled memory for programs is described (see in particular column 2, lines 9-13). The memory contains two cyclically one after the other at a distance of one Clock period queried, so "multiplexed" memory blocks. Each of these will save one Large number of words, namely commands, which normally alternate word for word cyclically in written in both memory blocks - the first command in the first memory block, the second Command in the second memory block, the third command! in the first memory block, the fourth instruction in the second memory block, etc. Reading the individual memory block takes longer than the clock period, here namely rounded up to two clock periods. Command registers are connected to the memory output, in which commands read from memory are stored. A disadvantage of this known memory

besteht darin, daß bei dem überlappten Betrieb, so wie er hier vorgesehen ist, nach einem bedingten Sprungbefehl bei erfüllter Spmngbedingung eine Pause von 2 Taktperioden Dauer eingelegt werden muß, da die Durchführung des nächsten bei erfüllter Sprungbedin- s gung durchzuführenden Befehls erst nach Ablauf der zwei Taktperioden betragenden Zugriffszeit möglich istconsists in the overlapped operation, as provided here, with a pause of 2 after a conditional jump command when the voltage condition is met Cycle periods duration must be inserted, since the execution of the next if the jump condition is fulfilled The command to be executed is only possible after the access time, which is two clock periods, has expired

In der DE-AS 17 74 191 ist ebenfalls ein Speicher mit zwei verschiedenen Speicherblöcken beschrieben, wobei beide Speicherblöcke hier gemeinsam in einer größeren Speichereinheit untergebracht sind (vgL insbesondere Spalte 3, Zeile 1 —18). In jedem Speicherblock ist ein besonderes Programm eingeschrieben, wobei zwischen den verschiedenen Blöcken wahlweise hin- und hergesprungen werden kann. Ein wegen der zu is hohen Zugriffszeit regelmäßig vorgesehener überlappter Betrieb, wonach die beiden Speicherblöcke zyklisch nacheinander im Abstand einer Taktperiode abwechselnd abgefragt werden, ist hier nicht vorgesehen.In DE-AS 17 74 191 a memory with two different memory blocks is also described, both memory blocks here together in one larger storage units are accommodated (see especially column 3, lines 1-18). A special program is written in each memory block, you can choose to jump back and forth between the different blocks. A because of the too is high access time, regularly provided overlapped operation, after which the two memory blocks cyclically are interrogated alternately at intervals of one clock period, is not provided here.

In der DE-OS 23 54 521, Fig. 1 und 2, ist ein Taktgesteuerter Speicher mit vier Speicherblöcken gezeigt, wobei ein gleichzeitiger Zugriff zu den verschiedenen Speicherblöcken vorgesehen ist (vgL Seite 1, Abs. 1). Gemäß Seite 25, Anspruch 1, ist vorgesehen, daß die vier Speicher getrennt voneinander arbeiten, so daß verschiedene Programme gleichzeitig ausgeführt werden können. Hierzu sind in jedem der einzelnen Speicherblöcke einzeln für sich durchführbare Programme gespeichertIn DE-OS 23 54 521, Figs. 1 and 2, is a Clock-controlled memory with four memory blocks shown, with simultaneous access to the different memory blocks are provided (see page 1, paragraph 1). According to page 25, claim 1 is provided that the four memories operate separately from each other so that different programs can be run at the same time can be executed. This can be carried out individually in each of the individual memory blocks Programs saved

Durch Proc. of the Eastern Joint Comp. Conf. 1959, S. 48—58, ist ein aus zwei Speicherblöcken bestehender Speicher bekannt die wegen ihres parallelen Betriebs beim Lesen jeweils 2 Wörter bzw. Befehle gleichzeitig abgeben. Zur Ausführung der Befehle, insbesondere der bedingten Springbefehle, wird von einem vorausschauenden Prinzip Gebrauch gemacht (vgL insbesondere »Look ahead« auf Seite 51). Es findet eine Vordekodierung der Befehle vor Verzweigungen und entsprechende Verarbeitungen statt, so daß eine kontinuierliche Befehlsausführung unabhängig vom Speichertakt erreichbar wird. Bei dieser Ausführung der Springbefehle stehen jedoch nicht immer genügend im voraus gelesene Befehle zur Verfügung, falls die Zykluszeit eines Speicherblocks relativ groß, z.B. doppelt so groß ist wie die kürzeste Ausführungszeit *5 eines Befehls.By Proc. of the Eastern Joint Comp. Conf. 1959, p. 48-58, a memory consisting of two memory blocks is known for their parallel operation When reading, issue 2 words or commands at the same time. To execute the commands, especially the conditional jump commands, use is made of a forward-looking principle (see especially »Look ahead« on page 51). It finds one Pre-decoding of instructions before branches and corresponding processing takes place, so that a continuous command execution can be achieved regardless of the memory cycle. In this version of the However, there are not always enough pre-read commands available if the The cycle time of a memory block is relatively long, e.g. twice as long as the shortest execution time * 5 of an order.

Die Erfindung geht von dem zuerst genannten taktgesteuerten Speicher mit überlapptem Betrieb aus, enthält aber nicht nur zwei, sondern mindestens drei Speicherblöcke. Die Erfindung gestattet in vielen Fällen so auch die bedingten Sprungbefehle bei erfüllter Spmngbedingung ohne Pause durchzuführen, zumindest aber nach einer im Vergleich zu dem durch die US-PS bekannten Speicher nur kurzen Pause durchzuführen. Die Erfindung ist mit besonders geringem Aufwand herstellbar, wenn die Zugriffszeit des Speicherblocks höchstens das doppelte der Taktperiode beträgtThe invention is based on the first-mentioned clock-controlled memory with overlapped operation, but contains not only two, but at least three memory blocks. The invention allows so in many cases also carry out the conditional jump commands if the voltage condition is met without a break, but at least after a short pause compared to the memory known from the US-PS. The invention can be produced with particularly little effort if the access time of the memory block is at most twice the clock period

Die Erfindung geht von einem überlappt betriebenen, taktgesteuerten Speicher für Programm·; aus, mit einem Befehlsregister am Speicherausgang und mit mehreren, normalerweise zyklisch nacheinander im Abstand einer Taktperiode abgefragten Wörter, die Befehle darstellen, speichernden Speicherblöcken, in denen normalerweise die einzelnen Befehle des Programms Wort für Wort zyklisch nacheinander in den verschiedenen Speicher- ^ω blöcken eingeschrieben werden und deren Lesen jeweils länger als die Taktperiode, nämlich aufgerundet volle χ Taktperioclen dauert, wobei in diese SpeicherblöckeThe invention is based on an overlapped, clock-controlled memory for program ·; from, with a command register at the memory output and with several, usually cyclically interrogated at intervals of one clock period, words representing commands, storing memory blocks in which the individual commands of the program are normally written word for word cyclically one after the other in the various memory ^ω blocks and their reading takes longer than the clock period, namely rounded up full χ clock periods, with these memory blocks sowohl Nicht-Sprungbefehle als auch bedingte und unbedingte Sprungbefehle eingeschrieben werden und wobei die in zyklischer Folge nacheinander in d;n verschiedenen Speicherblöcken eingeschriebenen Nicht-Sprungbefehle, jedenfalls normalerweise, in dieser zyklischen Folge nacheinander gelesen und in das Befehlsregister eingeschrieben werden.both non-jump instructions and conditional and unconditional jump commands are written and the cyclic sequence in d; n Non-jump instructions written to different memory blocks, at least normally, read one after the other in this cyclical sequence and into the Command register are written.

Der erfindungsgemäße Speicher ist dadurch gekennzeichnet daß er x+1, also mindestens drei verschiedene, mit jeder Taktperiode unabhängig voneinander adressierbare und damit abfragbare, mit gleicher Taktfrequenz gesteuerte Speicherblöcke enthält daß bei einem bedingten Sprungbefehl durch schon vor der Sprungentscheidung eingeleitetes Lesen der nächsten Befehle beider Verzweigungsmöglichkeiten diese nächsten Befehle spätestens während der Sprungentscheidung in spontan abrufbarer Form bereitgestellt sind und daß einzelne dieser nächsten Befehle mit dem auf diese Sprungentscheidung folgenden Taktimpuls, je nach Erfüllung \>der Nichterfüllung der zugehörigen Sprungbedingung, an das Befehlsregister oder nicht an das Befehlsregister weitergeleitet werden.The memory according to the invention is characterized in that it contains x + 1, i.e. at least three different memory blocks that can be addressed and thus queried independently of each other with each clock period and controlled with the same clock frequency next commands are made available in spontaneously retrievable form at the latest during the jump decision and that individual of these next commands are forwarded to the command register or not to the command register with the clock pulse following this jump decision, depending on whether the associated jump condition is fulfilled.

Die Erfindung enthält im allgemeinen mindestens 2x, also doppelt so viele Speicherblöcke wie die Anzahl der Taktimpulse, welche für das Lesen solcher Speicherblöckc nötig ist damit während einer Sprungentscheidung alle Einschwingvorgänge im Speicher völlig abgeschlossen sind. Die Erfindung enthält daher im allgemeinen mindestens vier Speicherblöcke, da das Lesen aufgerundet mindestens zwei Taktperioden dauertThe invention generally contains at least 2x, that is to say twice as many memory blocks as the number of clock pulses required for reading such memory blocks so that all transient processes in the memory are completely completed during a jump decision. The invention therefore generally contains at least four memory blocks, since reading, rounded up, takes at least two clock periods

Die erfindungsgemäß vorgegebene, rechtzeitige Bereitstellung der nächsten nach der Sprungentscheidung durchzuführenden Befehle kann in verschiedener Weise erfolgen, wie noch erläutert wird.The timely provision of the next one after the jump decision, as specified in accordance with the invention Commands to be carried out can be carried out in various ways, as will be explained below.

Die Erfindung und deren Weiterbildungen werden anhand der in den Figuren gezeigten Ausführungsbeispiele und Schemen erläutert wobeiThe invention and its developments are explained using the exemplary embodiments and schemes shown in the figures

F i g. 1 das für sich bekannte Schema eines bedingten Sprungbefehls im Rahmen eines Programmes,F i g. 1 the known scheme of a conditional jump instruction within the framework of a program,

F i g. 2 eine erste Ausführung des erfindungsgemäßen Speichers,F i g. 2 a first embodiment of the memory according to the invention,

F i g. 3 eine zweite Ausführung,F i g. 3 a second version,

Fig.4 eine Übersicht über die Vorgänge in der zweiten Ausführung und4 shows an overview of the processes in the second embodiment and

F i g. 5 eine Weiterbildung der zweiten Ausführung zeigen.F i g. 5 show a further development of the second embodiment.

F i g. 1 zeigt zur Veranschaulichung der Aufgabe der Erfindung schematisch den bekannten Ablauf eines Programmes mit einem bedingten Sprungbefehl 53. Ist die Sprungbedingung erfüllt dann sind nach der Sprungentscheidung als nächstes die Befehle BA', Λ 5', B 6' nacheinander auszuführen. Ist die Spmngbedingung jedc-h nicht erfüllt dann sind nach der Sprungentscheidung als nächstes die Befehle 54, B 5, B 6 nacheinander auszuführen. Links daneben sind in diese:' Figur die idealen Zeitpunkte für die Durchführung dieser Befehle angegeben: Mit den ersten, aufeinanderfolgenden Taktperioden 7/7-2, Tn-\ und Tn werden die Befehle Bi, Bl und die Sprungentscheidung 53 durchgeführt. Idealerweise sollte jetzt keine Pause eintreten, so daß mit den nächsten Taktpericdeii Tn+1, Tn+ 2, Tn+3 entweder die Befehle B4, BS, B% oder die Befehle B4', BS', Bb' durchgeführt werden. Dies ist jedoch bei Speichern mit im Vergleich zur Taktperiode zu langer Zugriffszeit, also bei überlapptem Betrieb, nicht ohne weiteres möglich. Die Aufgabe der Erfindung ist, Pausen zwischen der Durchführung der Sprungent-F i g. 1 shows schematically the known sequence of a program with a conditional jump instruction 53 to illustrate the object of the invention. If the jump condition is fulfilled, then the next commands BA ', Λ 5', B 6 'are to be executed one after the other after the jump decision. If the triggering condition is not fulfilled, then, after the jump decision, commands 54, B 5, B 6 are to be executed one after the other. The ideal times for the execution of these commands are indicated on the left in this figure: The commands Bi, B1 and the jump decision 53 are carried out with the first, successive clock periods 7 / 7-2, Tn- \ and Tn. Ideally, there should be no pause now, so that with the next clock periods Tn + 1, Tn + 2, Tn + 3 either the commands B4, BS, B% or the commands B4 ', BS', Bb 'are carried out. However, this is not easily possible in the case of memories with an access time that is too long compared to the clock period, that is to say in the case of overlapped operation. The object of the invention is to provide pauses between the execution of the jump development

scheidung 53 und der Durchführung wahlweise des nächsten Befehls BA oder B 4' möglichst zu vermeiden, obwohl die Zugriffszeit des Speichers, und zwar auch die Zugriffszeit der Speicherblöcke, an sich dazu normalerweise zu groß ist.Decision 53 and the execution of either the next command BA or B 4 ' should be avoided as far as possible, although the access time of the memory, including the access time of the memory blocks, is normally too long per se.

Bei der in F i g. 2 gezeigten Ausführung der Erfindung ist der taktgesteuerte Speicher in sechs Speicherblöcke 5dl bis SB 6 aufgeteilt. Diese Speicherblöcke 50 sind zyklisch nacheinander im Abstand einer Taktperiode mit Hilfe der Befehlszähler BZ adressierbar und damit einzeln abfragbar. Da hier sechs Speicherblöcke angebracht sind, kann die Zugriffszeit der einzelnen Speicherblöcke aufgerundet z. B. zwei oder drei Taktperioden betragen. — In F i g. 2 wurden die sechs Befehlszähler BZ wegen der Übersichtlichkeit als ein einziger Block eingezeichnet, welcher jedoch in Wahrheit sechs getrennte Befehlszähler enthält, von denen jeder individuell einem der Speicherblöcke SB zugeordnet ist.In the case of the in FIG. The embodiment of the invention shown in FIG. 2, the clock-controlled memory is divided into six memory blocks 5dl to SB 6. These memory blocks 50 can be addressed cyclically one after the other at an interval of one clock period with the aid of the command counter BZ and can thus be queried individually. Since six memory blocks are attached here, the access time of the individual memory blocks can be rounded up, e.g. B. be two or three clock periods. - In Fig. 2, the six command counters BZ have been drawn in as a single block for the sake of clarity, which, however, actually contains six separate command counters, each of which is individually assigned to one of the memory blocks SB .

Das Lesen der Speicherblöcke SB dauert jeweils langer als eine einzige Taktperiode, z. B. 1,8 Taktperioden, wobei alle Speicherblöcke mit der gleichen Taktfrequenz betrieben werden. Es ist ein überlappter Betrieb vorgesehen, so daß normalerweise die einzelnen Speicherblöcke SB zyklisch nacheinander von den sechs Befehlszählern BZ adressiert werden. Hierdurch treten normalerweise die nächsten durchzuführenden, in den Speicherblöcken SB gespeicherten Befehl"; an den Ausgängen A der sechs Speicherblöcke SB im Abstand von einer Taktperiode zyklisch nacheinander auf. In entsprechender Weise sind vorher beim Programmieren des Speichers die nacheinander zu lesenden Befehle zyklisch nacheinander in den verschiedenen Speicherblöcken SB eingeschrieben worden. Falls diese Ausführung als Mikroprogrammspeicher dient, dann sind also z. B. die aufeinanderfolgenden Schritte des Mikroprogramms einzeln zyklisch nacheinander in den verschiedenen Speicherblöcken, aber jeweils in der gleichen Zeile Zx dieser Speicherblöcke eingeschrieben — diejenigen anschließenden Mikrobefehle, welche nicht mehr in dieser einzigen Zeile Zx untergebracht werden können, sind zyklisch nacheinander in der nächsten Zeile Zx+ 1 und notfalls auch noch in weiteren solchen Zeilen Zdes Speichers eingeschrieben.Reading the memory blocks SB takes longer than a single clock period, e.g. B. 1.8 clock periods, all memory blocks are operated with the same clock frequency. An overlapped operation is provided so that normally the individual memory blocks SB are addressed cyclically one after the other by the six command counters BZ. As a result, the next command to be carried out and stored in the memory blocks SB appear cyclically one after the other at the outputs A of the six memory blocks SB at intervals of one clock period . have different memory blocks SB enrolled If used these embodiments as a micro-program memory, so as are, for the successive steps of the microprogram individually cyclically, but in each case consecutively enrolled in the different memory blocks in the same row Zx these memory blocks -. those subsequent microinstructions which do not more can be accommodated in this single line Zx are written cyclically one after the other in the next line Zx + 1 and, if necessary, also in other such lines Z of the memory.

Am Ausgang SA des Speichers ist ein Befehlsregister BR angebracht. Die aus den Speicherblöcken 55 gelesenen Befehle werden einzeln nacheinander in der Reihenfolge, wie sie am Speicherausgang SA an das Zentralsteuerwerk ZSW abgegeben werden sollen, in das Befehlsregister BR eingeschrieben. Bei der in F i g. 2 gezeigten Ausfüiirung sind zusätzlich die Puffer P zwischen den Ausgängen A der Speicherblöcke und dem Befehlsregister BR eingefügt Jeder Puffer P ist jeweils einem der Speicherblöcke SB zugeordnet und speichert den jeweils an diesem Speicherblockausgang A auftretenden, aus diesem Speicherblock SB gelesenen Befehl. Erst wenn in das Befehlsregister BR ein bedingter Sprungbefehl (vgl. 53 in Fig. 1) eingeschrieben ist, wird in der schematisch angedeuteten, bei dieser Ausführung in an sich bekannter Weise in dem Zentralsteuerwerk ZSW angebrachten Sprunglogik SL entschieden, ob wirklich gesprungen werden muß. Diese Sprung-Entscheidung erfolgt also noch nicht, solange der gleiche Sprungbefehl noch im Puffer P zwischengespeichert ist.A command register BR is attached to the output SA of the memory. The commands read from the memory blocks 55 are written into the command register BR individually one after the other in the order in which they are to be delivered to the central control unit ZSW at the memory output SA . In the case of the in FIG. Ausfüiirung shown in Figure 2, in addition, the buffer P between the outputs A of the memory blocks and the command register BR inserted Each buffer P is each one of the memory blocks SB assigned and stores the instruction occurring in each case on that memory block output A, read from that memory block SB. Only when a conditional jump command (cf. 53 in FIG. 1) has been written into the command register BR is it decided in the schematically indicated jump logic SL , which is installed in the central control unit ZSW in a known manner in this embodiment, whether a jump really has to be made. This jump decision is not yet made as long as the same jump command is still temporarily stored in the buffer P.

Da jeder Speicherblock SB vom zugeordneten Befehlszähler BZ spätestens dann neu adressiert werden kann, wenn der im zugeordneten Puffer P zwischengespeicherte Befehl an das Befehlsregister BR abgegeben wird, sind normalerweise zumindest in einem Teil der sechs Puffer Pgleichzeitig verschiedene Befehle gespeichert, die einzeln nacheinander erst später an das Befehlsregister BR weiterzugeben sind. In den Puffern P werden also Befehle vor ihrer Abgabe am Speicherausgang 54 im voraus so bereitgestellt, daß sie sofort abgerufen werden können, nämlich in einem kleinen Bruchteil einer Taktperiode in das Befehlsregister BR eingeschrieben werden können. Die Anzahl der Speicherblöcke SB — hier sechs — ist normalerweise ausreichend, um an mehreren Ausgängen A der Speicherblöcke SB, also in mehreren der Puffer P, mehrere im voraus gelesene Befehle so rechtzeitig bereitzustellen, daß sogar unter Auslassung eines oder mehrerer dieser Befehle ein solcher Befehl in das Befehlsregister BR eingeschrieben werden kann, der eigentlich — entsprechend de>· zyklischen Folge beim Einschreiben dieser Befehle in die Speicherbiöcke SB — normalerweise erst viel später durchzuführen gewesen wäre. Entsprechend hat das Befehlsregister BR gleichzeitig Zugriff nicht nur zu jenem Befehl, welcher jeweils am Ausgang A bzw. Puffer Pdes jeweils zyklisch nächsten Speicherblocks 5fl bereitgestellt ist, sondern gleichzeitig auch Zugriff zu weiteren Befehlen, welche an anderen Speicherblockausgängen A bzw. Puffern P im voraus bereitgestellt wurden.Since each memory block SB can be re-addressed by the assigned command counter BZ at the latest when the command temporarily stored in the assigned buffer P is issued to the command register BR , various commands are normally stored in at least some of the six buffers P at the same time, which individually one after the other only later the command register BR are to be passed on. In the buffers P , commands are thus made available in advance before they are output at the memory output 54 so that they can be called up immediately, namely can be written into the command register BR in a small fraction of a clock period. The number of memory blocks SB - here six - is normally sufficient to provide several previously read commands at several outputs A of the memory blocks SB, i.e. in several of the buffers P, so that such a command can even be omitted if one or more of these commands is omitted can be written into the command register BR , which actually - according to the> · cyclic sequence when writing these commands into the memory blocks SB - would normally have to be carried out much later. Correspondingly, the command register BR simultaneously has access not only to the command which is provided at the output A or buffer P of the respective next cyclically next memory block 5fl, but at the same time also access to further commands which are made available in advance at other memory block outputs A or buffers P. became.

Normalerweise sind manche der Befehle bedingte Sprungbefehle, vgl. 53 in F i g. 1. Wegen der gleichzeitigen Bereitstellung gleichzeitig mehrerer, erst später durchzuführender Befehle an den Ausgängen A der Speicherblöcke ist — bei der in F i g. 2 gezeigten Ausführung mit Hilfe der die Befehle im voraus prüfenden Kontrolleinheit KE — möglich, bedingte Sprungbefehle schon während ihrer Abgabe am Speicherblockausgang A, bzw. während ihrer Speicherung im Puffer P, als solche zu erkennen, noch bevor sie an das Befehlsregister BR zur Durchführung der Sprungentscheidung in der Sprunglogik SL weitergeleitet sind. Die Kontrolleinheit KE kann hierzu einen Dekodierer enthalten, der bei Vorliegen eines bedingten Sprungbefehls einen Warnimpuls abgibt, sonst aber keinen Warnimpuls abgibt. Diese Kontrolleinheit KE unterscheidet sich vor allem dadurch von der in dem Zentralsteuerwerk ZSWangebrachten Sprunglogik SL₁ daß letztere endgültig prüft, ob gesprungen werden soll, daß aber die Kontrolleinheit KE nur prüft, ob ein bedingter Sprungbefehl vorliegt, der über das Befehlsregister BR an die Sprunglogik SL zur Durchführung der Sprungentscheidung weiterzuleiten sein wird.Usually, some of the commands are conditional jump commands, see 53 in FIG. 1. Because of the simultaneous provision of several commands to be executed later at the outputs A of the memory blocks at the same time, in the case of the one shown in FIG. 2 with the help of the control unit KE checking the commands in advance - possible to recognize conditional jump commands already during their delivery at the memory block output A, or during their storage in the buffer P , even before they are sent to the command register BR to carry out the Jump decision are forwarded in the jump logic SL. For this purpose, the control unit KE can contain a decoder which emits a warning pulse when a conditional jump command is present, but otherwise does not emit a warning pulse. This control unit KE differs from the jump logic SL ₁ installed in the central control unit ZSW in that the latter finally checks whether a jump should be made, but the control unit KE only checks whether a conditional jump command is present which is sent to the jump logic via the command register BR SL will have to be forwarded to carry out the jump decision.

Erkennt die Kontrolleinheit KE einen bedingten Sprungbefehl in einem der Puffer P, bevor dieser Befehl an das Befehlsregister BR weitergeleitet ist, dann schreibt die Kontrolleinheit KE schon vor der Weiterleitung an das Befehlsregister BR in die betreffenden Befehlszähler BZ zumindest vorübergehend, im voraus jene Adressen ein, welche bei erfüllter Sprungbedingung in die Befehlszähler einzuschreiben wären, obwohl noch nicht entschieden ist, ob wirklich gesprungen werden muß. Die Befehlszähler BZ veranlassen daher schon vor der Durchführung der Sprungentscheidung das Lesen und Bereitstellen der nächsten, bei Erfüllung der Sprungbedingung durchzuführenden Befehle. Durch die normalerweise so bewirkte Bereitstellung sowohl der bei erfüllter, als auch bei nicht erfüllter Sprungbedingung nach der Sprungentscheidung durchzuführenden Befehle kann ohne Pause nach der Sprungentscheidung sofort wahlweiseIf the control unit KE detects a conditional jump command in one of the buffers P before this command is forwarded to the command register BR , then the control unit KE writes, at least temporarily, in advance those addresses in the relevant command counter BZ before the forwarding to the command register BR, which would have to be written into the command counter if the jump condition was met, although it has not yet been decided whether a jump really has to be made. The command counters BZ therefore initiate the reading and preparation of the next commands to be carried out when the jump condition is fulfilled even before the jump decision is carried out. As a result of the provision of the commands to be carried out after the jump decision when the jump condition is fulfilled and when the jump condition is not fulfilled, which is normally effected in this way, one can immediately choose whether to do so without a pause after the jump decision

der Befehl B4 oder Ö4' (vgl. Fig. 1) an das Befehlsregister BR zur Durchführung des gewählten Befehls weitergeleitet werden.the command B4 or Ö4 '(see. Fig. 1) can be forwarded to the command register BR to carry out the selected command.

Bei einer Weherbildung kann jeder Puffer P selbst gleichzeitig mehrere verschiedene Befehle speichern. Hier veranlaßt die Kontrolleinheit KE, daß in den jeweils mindestens zwei Befehle speichern könnenden Puffc/rv P sowohl die nächsten, bei erfüllter Sprungbedingung durchzuführenden Befehle 54', B5', B%' usw, als auch die nächsten, bei nichterfüllter Sprungbedingung durchzuführenden Befehle ohne gegenseitige Behinderung gespeichert werden.In the event of a sore, each buffer P itself can store several different commands at the same time. Here the control unit KE causes that in the buffer c / rv P, which can store at least two instructions, both the next instructions 54 ', B5', B% ' etc. to be carried out when the jump condition is fulfilled, and the next instructions to be carried out without the jump condition when the jump condition is not fulfilled mutual obstruction are saved.

Wenn später der betreffende bedingte Sprungbefehl an das Befehlsregister BR weitergeleitet wurde und in der Sprunglogik SL in für sich bekannter Weise is entschieden wurde, ob wirklich ein Sprung durchgeführt werden muß oder nicht, werden die Befehlszähler BZ nunmehr endgültig von der Sprunglogik SL aufIf later the relevant conditional jump command was passed on to the command register BR and it was decided in the jump logic SL in a known manner whether a jump really has to be carried out or not, the command counters BZ are now finally from the jump logic SL to

j» · · · \^λ* j »· · · \ ^ λ * AJ " 4 114 ttntn** %u§ «1s%t*AnAJ "4 114 ttntn ** % u§ « 1s% t * An

uiCjCiligCn riClfligCll /"AuTCSSCn VIIIgWJtVIiIi itntwi nviuivnuiCjCiligCn riClfligCll / "AuTCSSCn VIIIgWJtVIiIi itntwi nviuivn die anschließend aus den Speicherblöcken SB auszule- » senden Befehle gespeichert sind und zwar auch solche, welche noch nicht in Puffern P bereitsgestellt sind. Die Sprunglogik SL veranlaßt sofort nach der Sprungentscheidung außerdem die Puffer P, entweder die nächsten, bei erfüllter Sprungbedingung durchzuführenden Befehle oder die nächsten, bei Nichterfüllung der Sprungbedingung durchzuführenden Befehle endgültig an das Befehlsregister BR zur Durchführung dieser Befehle in dem Zentralsteuerwerk ZSWweiterzuIeiten.the commands to be subsequently read out from the memory blocks SB are stored, including those which have not yet been placed in buffers P. Immediately after the jump decision, the jump logic SL also causes the buffer P to pass either the next commands to be carried out if the jump condition is fulfilled or the next commands to be carried out if the jump condition is not fulfilled to the command register BR to carry out these commands in the central control unit ZSW.

Da bedingte Sprungbefehle als solche in der Konvolleinheit KE im voraus erkannt werden und da während der Sprungentscheidung sowohl die nächsten darauf folgenden Befehle bei erfüllter Sprungbedingung als auch die nächsten darauf folgenden Befehle bei nichterfüllter Sprungbedingung in den Puffern P in sofort abrufbarer Form bereitstehen, kann am Speicherausgang SA vom Befehlsregister BR, jedenfalls normalerweise, ohne Pause der jeweils in dem Zentralsteuerwerk ZSWdurchzuführende Befehl abgegeben werden, obwohl die einzelnen Speicherblöcke SB *o eine im Vergleich zur Taktfrequenz viel zu große Zugriffszeit haben. Falls jeder Puffer P entsprechend viele Befehle gleichzeitig speichern kann, so dürfen im Programm auch einer oder sogar mehrere bedingte Sprungbefehle unmittelbar auf einen ersten bedingten «5 Sprungbefehl folgen, ohne eine Pause bei der Durchführung einlegen zu müssen. Es kann nämlich auch jeder weitere bedingte Sprungbefehl von der Kontrolleinheit KE, vor seiner Durchführung in der Sprunglogik SL, als solcher erkannt und die Speicherung sowohl der so nächsten Befehle bei erfüllter als auch der nächsten Befehle bei nicht erfüllter Sprungbedingung in den Puffern P sofort eingeleitet werden, und zwar bei ausreichend hoher Speicherblockanzahl sogar bevor der erste Sprungbefehl an das Befehlsregister zur endgültigen Durchführung in der Sprungentscheidung weitergeleitet wurde. Durch eine solche vorherige Bereitsteilung der Befehle in sofort abnifbarer Form in den Puffern P kann also jederzeit ohne Pause auch bei mehreren unmittelbar aufeinanderfolgenden bedingten Sprungbefehlen der jeweils durchzuführende Befehl an das Befehlsregister BR weitergeleitet werden, obwohl an sich die Zugriffszeit des Speichers und die Zugriffszeit der Speicherblöcke im Vergleich zur Taktfrequenz zu groß ist ^te Since conditional jump commands as such are recognized in advance in the conference unit KE and since during the jump decision both the next following commands if the jump condition is fulfilled and the next following commands if the jump condition is not fulfilled are immediately available in the buffers P , the memory output SA the command to be carried out in the central control unit ZSW is issued by the command register BR, at least normally, without a pause, although the individual memory blocks SB * o have an access time that is far too long compared to the clock frequency. If each buffer P can store a corresponding number of commands at the same time, one or even several conditional jump commands may immediately follow a first conditional jump command in the program without having to pause during execution. This is because every further conditional jump command can be recognized as such by the control unit KE before it is carried out in the jump logic SL and the storage of both the next commands when the jump condition is fulfilled and the next commands when the jump condition is not fulfilled in the buffers P can be initiated immediately If the number of memory blocks is sufficiently high, even before the first jump instruction has been forwarded to the instruction register for the final execution of the jump decision. Such a prior provision of the commands in an immediately detachable form in the buffers P means that the command to be carried out can be passed on to the command register BR at any time without a pause, even with several immediately consecutive conditional jump commands, although the access time of the memory and the access time of the memory blocks compared to the clock frequency is ^{te too large}

Statt der Kontrolleinheit KE kann auch ein dem Sprungbefehl vorhergehender Befehl, z. B. B1 in F i g. 1, einen zusätzlichen Warnimpuls, z.B. in Form einesInstead of the control unit KE , a command preceding the jump command, e.g. B. B 1 in FIG. 1, an additional warning pulse, e.g. in the form of a zusätzlichen Bits, enthalten, der vorsorglich die Einstellung der Befehlszähler BZ auf die durch Sprung erreichbaren Befehle einleitet.additional bits, which as a precaution initiates the setting of the command counter BZ to the commands that can be reached by jump.

In Fig.3 ist eine andere Ausführung der Erfindung mit vier Speicherblöcken SB gezeigt Wegen der Übersichtlichkeit sind hier die Befehlszähler BZ nicht einzeln, sondern wie in Fig.2 schematisch, gezeigt, welche die vier Speicherblöcke adressieren. Die Zugriffszeit der Speicherblöcke beträgt hier aufgerundet 2 Taktperioden. Diese Ausführung unterscheidet sich von der vorher beschriebenen Ausführung vor allem auch durch die Art, wie die Befehle in den Speicherblöcken eingeschrieben sind und wie dementsprechend diese Befehle gelesen werden. Um dies zu erläutern, werden im folgenden zunächst vor allem Wahlmöglichkeiten für die Anzahl der während der Sprungentscheidung bereitgestellten Befehle und für die Einschreibung dieser Befehle in die SpeicherblöckeFIG. 3 shows another embodiment of the invention with four memory blocks SB . For the sake of clarity, the command counters BZ are not shown here individually, but rather as shown schematically in FIG. 2, which address the four memory blocks. The access time of the memory blocks is rounded up to 2 clock periods. This embodiment differs from the previously described embodiment mainly in the way in which the commands are written into the memory blocks and how these commands are read accordingly. In order to explain this, first of all options for the number of commands made available during the jump decision and for the writing of these commands in the memory blocks are given below

Während der Sprungentscheidung, die z. B. in der an den Ausgang des Befehlsregisters BR angeschlossenen Sprunglogik durchgeführt wird, müssen in sofort abrufbarer Form an den Speicherblockausgängen zumindest jene beiden Befehle B4, B4' (vgl. Fig. 1) bereitgestellt sein, welche sofort auf diese Sprungentscheidung folgen. Die Anzahl der auf den Sprungbefehl folgenden Befehle, deren Adressen bis dahin in die Befehlszähler BZ eingeschrieben sein sollten, damit keine Pausen nötig sind, beträgt hingegen 2x, falls alle Einschwingvorgänge im Speicher während der Sprungentscheidung abgeklungen sein sollen — verzichtet man auf dieses Abklingen, dann reichen x+1 Befehle, worauf noch eingegangen wird: Es sind nämlich mindestens die nächsten χ auf die Sprungentscheidung bei erfüllter Sprungbedingung folgenden Befehle B 4', BS' sowie die nächsten χ auf die Sprungentscheidung bei nichterfüllter Sprungbedingung folgenden Befehle B 4, BS — bei Verzicht auf das angegebene Abklingen genügt hier der erstfolgende Befehl B 4 — so rechtzeitig vor der Sprungentscheidung 53 auszulesen, daß die Durchführung dieser Befehle trotz der hohen Speicherzugriffszeit wahlweise ohne Pause möglich ist. Diese Anzahl von Befehlen ist notwendig, weil das Lesen der Speicherblöcke aufgerundet jeweils χ Taktperioden dauert und weil der spätere Befehl S 6' in einem beliebigen der Speicherblöcke SB eingeschrieben sein kann. Diese 2x Befehle sind also möglichst bereits bei der Sprungentscheidung in den Speicherblockausgängen bereitzustellen, damit möglichst in jedem beliebigen der vier Speicherblöcke zum Lesen des Befehls 06' gesprungen werden kann. Dafür werden drei verschiedene Möglichkeiten beschrieben:During the jump decision, which z. B. is carried out in the jump logic connected to the output of the command register BR , at least those two commands B4, B4 ' (see FIG. 1) which immediately follow this jump decision must be provided at the memory block outputs in an immediately retrievable form. The number of commands following the jump command, the addresses of which should be written into the command counter BZ by then, so that no pauses are necessary, is, however, 2x, if all transient processes in the memory are to have decayed during the jump decision - if this decay is done, then x + 1 commands suffice, which will be discussed later: There are at least the next χ commands B 4 ', BS' following the jump decision when the jump condition is fulfilled, and the next χ commands B 4, BS following the jump decision when the jump condition is not fulfilled - if waived for the specified decay, the first following command B 4 is sufficient here - to be read out in good time before the jump decision 53 that these commands can optionally be carried out without a pause despite the long memory access time. This number of commands is necessary because the reading of the memory blocks takes χ clock periods rounded up and because the later command S 6 'can be written in any of the memory blocks SB . These 2x commands are therefore to be provided as early as possible when the jump decision is made in the memory block outputs so that a jump can be made to any of the four memory blocks for reading the command 06 '. There are three different ways to do this:

Man kann erstens hierzu an den Speicherblockausgängen Puffer P anbringen, von denen jeder für sich gleichzeitig mehrere Befehle speichern kann. Man kann auch noch die in Fig.2 gezeigte Kontrolleinheit KE anbringen. Durch rechtzeitige Adressierung sind dann mindestens alle 2x Befehle bereitgestellt In diesem Fall kann auf einen bedingten Sprungbefehl sogar unmittelbar auch einer oder mehrere weitere bedingten Sprungbefehle folgen, ohne daß Pausen bei der Durchführung solcher Befehle eingelegt werden müssen, da auch entsprechend mehr als 2x Befehle rechtzeitig bereits erstellt werden können.Firstly, you can attach buffers P to the memory block outputs, each of which can store several commands at the same time. The control unit KE shown in FIG. 2 can also be attached. At least all 2x commands are then provided by timely addressing.In this case, a conditional jump command can be followed immediately by one or more other conditional jump commands without having to pause during the execution of such commands, since more than 2x commands are already in good time can be created.

Man kann zweitens hierzu, sogar wenn man gemäß F i g. 3 keine Kontrolleinheit ATE anbringt und die Puffer P jeweils nur einen einzigen Befehl speichern können, wie später noch ausführlich erläutert wird, durch eineSecond, one can do this, even if, according to FIG. 3 attaches no control unit ATE and the buffer P can only store a single command, as will be explained in detail later, by a

geschickt gewählte zyklische Reihenfolge, z. B. 53, BA', B 5', BA, beim Einschreiben der Befehle in die 2x Speicherblöcke 551 bis SS 4 die nächsten auf einen bedingten Sprungbefehl unmittelbar folgenden Befehle BA, BS oder BA', BS' ohne Pause durchführen, solange nicht zwei bedingte Sprungbefehle 5 unmittelbar aufeinanderfolgen, weil in allen übrigen Fällen normalerweise rMe vier Speicherblöcke rechtzeitig adressiert werden können, wie an besonderen Ausführungen noch gezeigt werden wird — falls im Programm zwei bedingte Sprungbefehle 5 an sich unmittelbar aufeinanderfolgen sollen, ist notfalls eine Pause nach der Durchführung des zweiten Sprungbefehls oder zwischen beiden Sprungbefehlen einzulegen. Die Einlegung einer Pause Tx kann durch Einfügung eines sogenannten »Null-Befehls«, d. h. eines Befehls, welcher keinen Informationsinhalt hat, in für sich bekannter Weise in der betreffenden Taktperiode Tx erreicht werden. Die Pausen können auch selbsttätig durch einen in F i r. 3 nicht gezeigten Zähler eingelegt werden, welcher an den Ausgang eines eingangsseitig mit den Ausgängen der Speicherblöcke verbundenen Decodierers angeschlossen ist, wobei alle Befehle vor ihrer Weiterleitung an das Befehlsregister BR im Decodierer decodiert werden. Folgen zwei bedingte Sprungbefehle 53, 54 unmittelbar aufeinander, dann stellt dies der Zähler durch Abzählen fest und leitet die Einlegung einer Pause ein.cleverly chosen cyclic sequence, e.g. B. 53, BA ', B 5', BA, when writing the commands into the 2x memory blocks 551 to SS 4 , carry out the next commands BA, BS or BA ', BS' immediately following a conditional jump command without a pause, as long as not two conditional jump instructions 5 follow one another immediately, because in all other cases rMe four memory blocks can normally be addressed in good time, as will be shown in special explanations - if two conditional jump instructions 5 are to follow one another directly in the program, there is, if necessary, a pause after the execution of the second jump command or between both jump commands. The insertion of a pause Tx can be achieved in a manner known per se in the relevant clock period Tx by inserting a so-called “zero command”, ie a command which has no information content. The breaks can also be activated automatically by one in F i r. 3 are inserted counter, which is connected to the output of a decoder connected on the input side to the outputs of the memory blocks, all commands being decoded in the decoder before they are forwarded to the command register BR. If two conditional jump commands 53, 54 follow one another immediately, the counter determines this by counting and initiates the insertion of a pause.

Man kann jedoch drittens hierzu, ohne eine Kontrolleinheit KE anzubringen, auch mehr als 2x, z. B. 3at, verschiedene Speicherblöcke SB anbringen und entsprechend die Reihenfolge der eingeschriebenen Befehle wählen, z. B. 53, BA', B5', SA, BS", Bd", B5, S 6, Bl usw. — die auf den Befehl 54 folgenden Befehle seien wahlweise BS, B% oder BS", B6" — wodurch zwar der Aufwand erhöht wird, wodurch jedoch auch bei zwei unmittelbar aufeinanderfolgenden Befehlen die Einlegung von Pausen unnötig wird, vgl. F i g. 2, da ausreichend viele nächste Befehle bereitgestellt werden können.However, thirdly, without attaching a control unit KE , you can also do more than 2x, e.g. B. 3at, attach different memory blocks SB and select the order of the written commands accordingly, z. B. 53, BA ', B5', SA, BS ", Bd", B5, S 6, Bl etc. - the commands following the command 54 are optionally BS, B% or BS ", B 6" - whereby although the effort is increased, which, however, makes it unnecessary to insert pauses even with two commands following one another, see FIG. 2, since a sufficient number of next commands can be provided.

Wenn die Anzahl der Speicherblöcke nur 2x beträgt, dann ist es vorteilhaft, bereits beim Einschreiben des Programms in die Speicherblöcke SB die soeben an zweiter Stelle genannte Maßnahme durchzuführen, um die rechtzeitige Adressierbarkeit aller Speicherblöcke für möglichst viele Fälle sicherzustellen: Bei dieser Ausführung der Erfindung sind die — normalerweise χ — Befehle, die nach einer erfüllten Sprungbedingung in χ Taktperioden auszuführen wären, beim Programmieren zunächst wie Befehle bei nichterfüllter Sprungbedingung behandelt, d.h. sie sind in der Nähe des betreffenden Sprungbefehls 53, vgl. Zeile Zm+\ in Fig.3, und nicht etwa in anderen Eereichen des Speichers vgL Zeile Zy in Fig.3 und Befehl B6' in Fig. 1, eingeschrieben. Durch dieses Einschreiben der nächsten, nach einer erfüllten Sprungbedingung durchzuführenden Befehle BA', BS' in einer Weise, als ob sie Befehle bei nichterfüllter Sprungbedingung wären, wird durch die Sprungentscheidung 53 zwar entschieden, daß gesprungen werden muß — es werden jedoch trotzdem zunächst jene nächsten, bei erfüllter Sprungbedingung durchzuführenden Befehle BA', BS' durchgeführt, welche ohne Sprung in den Speicher geschrieben sind (vgL F i g. 1 und 3). Erst später werden die nur durch Sprung erreichbaren Befehle B6', BT usw. durchgeführt Der Sprung erfolgt daher eigentlich nicht zum nächsten nach der Sprungentscheidung bei erfüllter Sprungbedingung durchzuführenden Befehl BA', sondern zum (.v+l)-ten Befehl 56' nach der Sprungentscheidung bei erfüllter Sprungbedingung (vgl. Fig. 1 und 3). Entsprechendes gilt für x> 2. If the number of memory blocks is only 2x , then it is advantageous to carry out the measure just mentioned in the second place when the program is being written to the memory blocks SB in order to ensure that all memory blocks can be addressed in time for as many cases as possible the - normally χ - commands that would have to be executed in χ clock periods after a jump condition has been fulfilled are initially treated like commands with a jump condition not fulfilled during programming, ie they are in the vicinity of the relevant jump command 53, see line Zm + \ in Fig. 3, and not written in other areas of the memory vgL line Zy in FIG. 3 and command B6 'in FIG. By writing in the next commands BA ', BS' to be executed after a jump condition has been met, as if they were commands if the jump condition was not met, the jump decision 53 decides that a jump must be made - but the next one will still be used first , when the jump condition is fulfilled, commands BA ', BS' to be carried out, which are written into the memory without a jump (see FIGS. 1 and 3). The commands B6 ', BT , etc., which can only be reached by jump, are only carried out later. The jump therefore does not actually take place to the next command BA' to be carried out after the jump decision if the jump condition is met, but to the (.v + l) th command 56 'after the Jump decision when the jump condition is fulfilled (see FIGS. 1 and 3). The same applies to x> 2.

Durch diese besondere Art, die bei erfüllter Sprungbedingung durchzuführenden nächsten Befehle BA', BS' in den Speicher einzuschreiben, hat diese Ausführung der Erfindung neben der Einsparung von Pausen den zusätzlichen Vorteil, daß die durch Sprung erreichten späteren Befehle B6', BT usw. in beliebigenDue to this special way of writing the next commands BA ', BS' to be carried out when the jump condition is fulfilled in the memory, this embodiment of the invention has, in addition to saving pauses, the additional advantage that the later commands B 6 ', BT etc. reached by the jump in any

Speicherblöcken SB - nämlich beim Befehl B6' beginnend mit einem beliebigen Speicherblock, z. B. mit dem Speicherblock SB 2 — zyklisch nacheinander eingesclirieben werden können. Diese Befehle B%', BT usw. müssen also nicht, bezogen auf den bedingtenMemory blocks SB - namely with the command B6 ' beginning with any memory block, e.g. B. with the memory block SB 2 - can be inserted cyclically one after the other. These commands B% ', BT etc. do not have to be related to the conditional Sprungbefehl 53, mit einem bestimmten Speicherblock beginnend, in den Speicher eingeschrieben werden. Diese Ausführung erleichtert daher die Programmierung des Speichers und ermöglicht zudem, alle Speicherblöcke des Speichers so auszunutzen, daß keineJump instruction 53, with a specific memory block beginning to be written into the memory. This design therefore facilitates the programming of the memory and also enables all To utilize memory blocks of the memory so that no leeren Speicherplätze zwischen den einzelnen gespeicherten Programmabschnitten eingefügt sind. Dies wird nun insbesondere anhand von F i g. 3 näher erläutertempty memory locations are inserted between the individual saved program sections. this will now in particular with reference to FIG. 3 explained in more detail

Die rechtzeitige Bereitstellung der insgesamt 2x bei erfüllter und nicht erfüllter Sprungbedingung vor derThe timely provision of a total of 2x with fulfilled and not fulfilled jump conditions before the Sprungentscheidung zu adressierenden Befehle BA₁BS₁ BA', BS' wird bei dieser Ausführung dadurch erreicht, daß in den Speicherblöcken die nächsten χ nach einer erfüllten Sprungbedingung durchzuführenden Befehle BA', B5' zusammen mit den nächsten χ bei nichtJump decision to be addressed commands BA ₁ BS ₁ BA ', BS' is achieved in this embodiment in that the next χ after a jump condition to be executed commands BA ', B5' in the memory blocks together with the next χ at not

x erfüllter Sprungbedingung durchzuführenden Befehle BA, B5 zyklisch nacheinander in den insgesamt 2x verschiedenen Speicherblöcken — also in einer einzigen Zeile Z m des Speichers oder höchstens in zwei aufeinanderfolgenden Zeilen Zm,Zm+\ des Speichers x fulfilled jump condition, commands BA, B5 to be carried out cyclically one after the other in the total of 2x different memory blocks - that is, in a single line Z m of the memory or at most in two consecutive lines Zm, Zm + \ of the memory — eingeschrieben sind, so daß ein Sprung in andere Speicherbereiche zur Zeile Zy zum Lesen der nach der Sprungentscheidung bei erfüllter Sprungbedingung durchzuführenden Befehlen BA', BS unnötig ist Das Lesen dieser 2x nächsten aufeinanderfolgenden Befehle- are written, so that a jump to other memory areas to line Zy for reading the commands BA ', BS to be carried out after the jump decision when the jump condition is fulfilled is unnecessary. Reading these 2x next consecutive commands

«° BA, BS, BA', B 5' ist spätestens χ Taktperioden vor dem Löschen des Sprungbefehls 53 im Befehlsregister BR einzuleiten.«° BA, BS, BA ', B 5' must be initiated no later than χ clock periods before the jump command 53 is deleted in the command register BR.

Daher wird jeder Speicherblock SB durch seinen Befehlszähler BZ sofort neu adressiert, sobald derTherefore, each memory block SB is immediately re-addressed by its command counter BZ as soon as the Ausgang des Speicherblocks nicht mehr den bisherigen Befehl abgeben muß. Wegen der normalerweise zyklischen Reihenfolge der Adressierung der 2x Speicherblöcke SB — alle 2x Perioden wird der gleiche Speicherblock adressiert — ist normalerweise sicherge-Output of the memory block no longer has to issue the previous command. Because of the normally cyclical sequence of addressing the 2x memory blocks SB - the same memory block is addressed every 2x periods - is normally safe

*> stellt daß während der Löschung eines Befehls B1 im Befehlsregister die darauffolgend eingeschriebenen x+\ Befehle B2, S3, BA an den Speicherausgängen, hier Puffern P, in sofort abrufbarer Form bereitgestellt sind. Weitere x-1 als nächste eingeschriebene Befehle,*> indicates that during the deletion of a command B 1 in the command register, the subsequent written x + \ commands B2, S3, BA are made available at the memory outputs, here buffers P, in a form that can be called up immediately. More x- 1 as the next written commands, hier BS', sind mindestens adressiert, wenn nicht sogarhere BS ' are at least addressed, if not even bereits bereitgestellt, wie bei der in Fi g. 3 gezeigten, 2x already provided, as in the case of the in Fi g. 3 shown, 2x statt nur*+1 Speicherblöcke enthaltenden Ausführung.instead of executing only * + 1 memory blocks.

Daher sind während der Sprungentscheidung 53, alsoTherefore, during the jump decision 53, that is

etwa beim Löschen des Befehls 53 im Befehlsregisterfor example when erasing command 53 in the command register BR, an den Speicherblockausgängen, hier in den Puffern P3, PA, Pi, jeweils mindestens insgesamt x+1 nächste Befehle BA', BS', BA, möglichst aber alle 2xBefehle BA, BS, BA', BS' in sofort abrufbarer Form bereitgestellt und der Rest der 2x nächsten Befehle, nämlich x-1 BR, at the memory block outputs, here in the buffers P3, PA, Pi, in each case at least a total of x + 1 next commands BA ', BS', BA, but if possible all 2x commands BA, BS, BA ', BS' in immediately available form and the rest of the 2x next instructions, namely x- 1 Befehle, hier nur B 5, ist mindestens adressiert und wird schon aus den sie speichernden Speicherbiöcken, hier SB 2, gelesen, was spätestens nach x— 1 Taktperioden beendet ist Das Lesen aller 2xBefehle BA, E5, BA', BS' Commands, here only B 5, is at least addressed and is already being read from the memory blocks storing them, here SB 2 , which is finished after x- 1 clock periods at the latest. Reading all 2x commands BA, E5, BA ', BS'

ist also spätesten während der Sprungentscheidung S3 3 eingeleitet, wobei mehr als die Hälfte dieser Befehle schon während der Sprungentscheidung 5 J in sofort abrufbarer Form an den Speicherblockausgängen bereitgestellt sind. Daher wird der Sprung sofort nach der Sprungentscheidung in Wirklichkeit nicht zum nächsten durchzuführenden Befehl BA' durchgeführt — dieser nächste Befehl BA' ist ja bereits an einem Speicherblockausgang in sofort abrufbarer Form bereitgestellt und daher ohne Sprung erreichbar. In Wirklichkeit wird sofort nach der Sprungentscheidung ein Sprung zum (jr-fl)-ten Befehl, hier 56', durch Adressierung von B6' durchgeführt und damit sofort das Lesen dieses Befehls B6' eingeleitet, weil die dazwischen durchzuführenden χ Befehle, hier BA', BS', sogar schon vor Beendigung der Sprungentscheidung 53 adressiert und bereitgestellt waren. Der (x+1)-te Befehl B6' nach dem Sprungbefehl S3 kann in einem beliebigen der Speicherblöcke SBi bis SBA eingeschrieben sein, weil bereits mit Beendigung der Sprungents, heidung S3 alle χ bei erfüllter Sprungbedingung während der χ nächsten Taktperioden durchzuführenden nächsten Befehle, hier BA', BS', in sofort abrufbarer Form in den Puffern P bereitgestellt sind. Aus diesem Grunde können gleichzeitig mit S 6' auch die späteren Befehle BT, BV und BΨ adressiert werden.is therefore initiated at the latest during the jump decision S3 3, with more than half of these commands already being made available at the memory block outputs in an immediately retrievable form during the jump decision 5J. Therefore, immediately after the jump decision, the jump is not actually carried out to the next command BA 'to be carried out - this next command BA' is already available at a memory block output in an immediately accessible form and can therefore be reached without a jump. In reality, immediately after the jump decision, a jump to the (jr-fl) -th command, here 56 ', is carried out by addressing B6' and reading this command B 6 'is initiated immediately because the χ commands to be carried out in between, here BA ', BS', were addressed and provided even before the jump decision 53 was terminated. The (x + 1) -th command B6 ' after the jump command S3 can be written in any of the memory blocks SBi to SBA , because when the jump is finished, S3 all χ if the jump condition is fulfilled during the χ next clock periods, the next commands to be carried out, here BA ', BS' are provided in the buffers P in a form that can be called up immediately. For this reason, the later commands BT, BV and BΨ can be addressed simultaneously with S 6 '.

Eine besondere Ausführung der zuletzt genannten Ausführung ist in Fig.3 gezeigt. Die Befehle BX, B2, SA sind in den Zeilen Zm, Zm +\ der Speicherblöcke SSeingeschrieben. Hier sind die χ nächsten bei erfüllter Sprungbedingung durchzuführenden Befehle BA', BS' wie Befehle bei nicht erfüllter Sprungbedingung unmittelbar nach dem Sprungbefehl S3 in diesen Speicher eingeschrieben, hier nämlich sogar noch in die gleiche Zeile Zm+1. Bei anderen Ausführungen der Erfindung haben die * nächsten bei erfüllter Sprungbedingung durchzuführenden, ohne Sprung eingeschriebenen Befehle BA', BS' sowie der erste bei nichterfüllter Sprungbedingung durchzuführende Befehl B A untereinander eine beliebige andere Reihenfolge, z. B. S3, BS', BA, BA'. Sie sind jedoch als ganzes unmittelbar hintereinander nach dem Sprungbefehl S3 in den Speicher eingeschrieben. Bei erfüllter Sprungbedingung kann bei allen diesen Ausführungen zuerst der ohne Sprung eingeschriebene Befehl BA' und BS' ohne Pause durchgeführt werden, bevor die durch Sprung in andere Speicherbereiche erreichbaren Befehle B6', BT, usw. durchgeführt werden. Bei nichterfüllter Sprungbedingung werden die wie bei nichterfüllter Sprungbedingung behandelten, jedoch nur bei erfüllter Sprungbedingung durchzuführenden Befehle BA', B5' übergangen und es wird unmittelbar der ohne Sprung eingeschriebene, nächste, bei nichterfüllter Sprungbedingung durchzuführende Befehl BA durchgeführt, der schon während der Sprungentscheidung in sofort abrufbarer Form am Speicherblockausgang bzw. im Puffer P X bereitgestellt istA special version of the last-mentioned version is shown in FIG. The commands BX, B2, SA are written in the lines Zm, Zm + \ of the memory blocks SS. Here the χ next commands BA ', BS' to be carried out when the jump condition is fulfilled, like commands when the jump condition is not fulfilled, are written into this memory immediately after the jump instruction S3, namely in the same line Zm + 1 here. In other embodiments of the invention, the * next commands BA ', BS' to be carried out when the jump condition is fulfilled and written without a jump, as well as the first command BA to be carried out when the jump condition is not fulfilled, any other order, e.g. B. S3, BS ', BA, BA'. However, they are written into the memory as a whole immediately one after the other after the jump instruction S3. If the jump condition is fulfilled, the command BA ' and BS' written without a jump can first be carried out without a pause in all these versions, before the commands B6 ', BT, etc., which can be reached by jumping to other memory areas, are carried out. If the jump condition is not fulfilled, the commands BA ', B5' , which are treated as if the jump condition is not fulfilled, but are only to be carried out if the jump condition is fulfilled , are skipped and the next command BA , which is written without a jump and to be carried out if the jump condition is not fulfilled, is carried out immediately retrievable form is provided at the memory block output or in the buffer PX

Die Reihenfolge der Speicherung der während der Sprungentscheidung in sofort abrufbarer Form bereitgestellten Befehle BA', BS', BA, evtl. noch B5, kann an sich beliebig gewählt werden. So kann z. B. eine Reihenfolge The order of storage of the commands BA ', BS', BA, possibly also B5, which are made available in immediately retrievable form during the jump decision, can be chosen as desired. So z. B. an order

S3-S4'-55'-54-55-B6usw.
(vgl. F ig. 3) oderS3-S4'-55'-54-55-B6 etc.
(see Fig. 3) or

53-55'-54'-54-55-56USW.53-55'-54'-54-55-56, etc.

oder auch eine andere Reihenfolge dieser nächsten bei erfüllter Sprungbedingung sowie der ersten bei nichterfüllter Sprungbedingung durchzuführenden Befehle BA, BA', BS', BS beim Einschreiben in die Speicherblöcke SB gewählt werden. Es is jedoch günstig, für alle in einem einzigen Speicher eingeschriebenen bedingten Sprungbefehle S3 jeweils die gleiche Reihenfolge, also z. B. die in F i g. 3 gezeigte Reihenfolge, zu wählen. Da alle nächsten * bei erfüllte* Sprungbedingung durchzuführenden Befehle bei jeder dieser gewählten Reihenfolgen schon während der Sprungentscheidung in sofort abrufbarer Form an den Speicherblockausgängen bereitstehen, kann der (x+ X)-Xe bei erfüllter Sprungbedingung durchzuführende Befehl, vgl. B 6', in irgendeinem beliebigen der Speicherblöcke eingeschrieben sein, da der Defehls'-ähler eines jeden Speicherblocks sofort nach der Sprungentscheidung auf diesen (x+ l)ten Befehl eingestellt werden darf, ohne daß die kontinuierliche Durchführung all dieser nach dem Sprung durchzuführenden Befehle gefährdet ist.or a different sequence of these next, if the jump condition is fulfilled, and the first commands BA, BA ', BS', BS to be carried out if the jump condition is not fulfilled, can be selected when writing into the memory blocks SB. However, it is advantageous to use the same sequence for all conditional jump instructions S3 written in a single memory, e.g. B. the in F i g. 3 order shown to choose. Since all the next commands to be carried out when the jump condition is fulfilled are already available during the jump decision in an immediately accessible form at the memory block outputs, the (x + X) -Xe can be executed when the jump condition is fulfilled, see B 6 ', in any any of the memory blocks can be written in, since the failure counter of each memory block can be set to this (x + l) th instruction immediately after the jump decision, without endangering the continuous execution of all these instructions to be executed after the jump.

Eine Voraussetzung für die Kontinuität der Durchführung ist, wie bereits erwähnt, bei dem in Fig.3 gezeigten Ausführungsbeispiel, daß auf den bedingten Sprungbefehl nicht unmittelbar ein weiterer bedingter Sprungbefehl folgt, wenn nur 2x Speicherblöcke angebracht sind oder wenn die Puffer P für sich jeweils nur einen einzigen Befehl speichern können oder wenn keine Kontrolleinheit KE \m voraus einen Warnimpuls erzeugt, welcher eine Vorankündigung der demnächst durchzuführenden Sprungentscheidung darstellt. Falls man jedoch mehr als 2x Speicherblöcke, insbesondere 2<+1 _ 2 verschiedene Speicherblöcke — bei χ = 2 also 6 Speicherblöcke — anbringt, wird erreichbar, daß beliebig viele Sprungbefehle beliebig aufeinander folgen können, ohne daß Pausen bei der Durchführung nötig werden.As already mentioned is a prerequisite for the continuity of the implementation, in the example shown in Fig.3 embodiment, that does not directly affect the conditional branch instruction, a further conditional branch instruction follows if only 2x memory blocks are attached, or if the buffer P for itself only can save a single command or if no control unit KE \ m generates a warning pulse in advance, which represents an advance notice of the next jump decision to be carried out. However, if you add more than 2x memory blocks, especially 2 <+1 _ 2 different memory blocks - with χ = 2 , 6 memory blocks - it is possible to achieve that any number of jump commands can follow one another without having to pause during execution.

Soll nach einer Sprungentscheidung S3 nicht gesprungen werden, können sofort alle späteren S 6. S 7 - eventuell auch BS, falls er noch nicht adressiert sein sollte — sofort adressiert und damit deren Lesen eingeleitet werden.If S3 is not to be jumped after a jump decision, all subsequent S 6. S 7 - possibly also BS, if it has not yet been addressed - can be addressed immediately and their reading can thus be initiated.

Hat der Speicher weniger als 2* Speicherblöcke SB, so werden bei erfüllter Sprungbedingung noch ..xht alle Lesevorgänge beim Lesen der Befehle aus dem Speicher abgeschlossen sein. In einigen ihrer Speicherblöcken herrscht ein Einschwingzustand. Entsprechend sind bei erfüllter oder nicht erfüllter Sprungbedingung hier noch kurze Pausen nötig. Bei diesen noch nicht abschließend gelesenen Befehlen handelt es sich jedoch z. B. nur um bei erfüllter Sprungbedingung durchzuführende Befehle, die oft wegen der Nichterfüllung der Sprungbedingung nicht mehr interessieren. Daher können die betreffenden Speicherblöcke noch während ihres bisherigen Einschwingzustandes neu adressiert werden. Daher können sofort nach der Durchführung der Sprungentscheidung alle Speicherblöcke gleichzeitig entsprechende für die späteren bei erfüllter Sprungbedingung durchzuführenden Befehle BA', BS', β 6', evtl. noch BT usw. oder für die späteren bei nichterfüllter Sprungbedingung durchzuführenden Befehle BA, BS, B6, evtl. noch 57 usw. adressiert sein, nämlich für so viele Befehle, als Speicherblöcke SB vorhanden sind.If the memory has less than 2 * memory blocks SB, if the jump condition is fulfilled, ..xht all read processes when reading the commands from the memory are completed. There is a settling state in some of their memory blocks. Accordingly, short pauses are necessary here if the jump condition is fulfilled or not. These commands, which have not yet been finally read, are, however, e.g. B. only to instructions to be carried out when the jump condition is fulfilled, which are often no longer of interest because the jump condition is not fulfilled. The relevant memory blocks can therefore still be re-addressed during their previous transient state. Therefore, immediately after the jump decision has been carried out, all memory blocks can simultaneously correspond to the commands BA ', BS', β 6 ', possibly BT etc. to be carried out later when the jump condition is fulfilled, or for the later commands BA, BS, B6 to be carried out when the jump condition is not fulfilled , possibly 57, etc. must be addressed, namely for as many commands as there are memory blocks SB.

In Fig.4 ist zur weiteren Veranschaulichung eine Übersicht über den zeitlichen Verlauf der verschiedenen Vorgänge in dem in Fig.3 gezeigten Speicher beim Lesen des in F i e. 1 eezeieten Programms dareestellL InIn Figure 4 is a for further illustration Overview of the time course of the various processes in the memory shown in FIG Reading the in F i e. 1 eezeieten program dareestellL In

der Unken Spalte sind die Nummern Tx der Taktimpulse angegeben, in denen die einzelnen in den Zeilen der hier gezeigten Matrix angegebenen Vorgänge erfolgen. In der zweiten Spalte ist angegeben, welcher Befehl bei der Vorderflanke dieses Taktimpulses Tx gerade im s Befehlszähler SZedressiert ist, also aus dem Speicher zu lesen begonnen wird. In der dritten Spalte ist angegeben, welcher Befehl oft zusätzlich zu darüberstehenden Befehlen nunmehr ab Ende des Taktimpulses Tx am Speicherblockausgang in sofort abrufbarer Form bereitgestellt ist. In der vierten Spalte ist angegeben, welcher Befehl bei der Vorderflanke des Taktimpulses Tx in das Befehlsregister BR (vgL F i g. 3) eingeschrieben wird. In der fünften Spalte ist angegeben, welcher Befehl als letzter Befehl vor Beginn des Taktimpulses Tx \s durchgeführt wurde. In der sechsten Spalte ist angegeben, ob eine erfüllte Sprungbedingung (»0«) oder eine nichterfüllte Sprungbedingung (»1«) vor Beginn des Taktimpulses Tx festgestellt wurde.the token column indicates the numbers Tx of the clock pulses in which the individual processes specified in the rows of the matrix shown here take place. The second column specifies which command is currently being addressed in the command counter SZed at the leading edge of this clock pulse Tx , ie which command is being read from the memory. The third column specifies which command, in addition to the commands above, is now provided at the memory block output in an immediately retrievable form from the end of the clock pulse Tx. The fourth column specifies which command is written into the command register BR (see FIG. 3) on the leading edge of the clock pulse Tx. The fifth column indicates which command was executed as the last command before the start of the clock pulse Tx \ s . The sixth column indicates whether a fulfilled jump condition ("0") or a non-fulfilled jump condition ("1") was determined before the start of the clock pulse Tx .

Bei der Vorderflanke des Taktimpulses Tn wird, also der Sprungbefehl 53 in das Befehlsregister BR (vgL F i g. 3) eingeschrieben, so daß, von dort aus gesteuert, während dieses Taktimpulses Tn die Sprungemscheidung, z. B. in einer Sprunglogik des Zentralsteuerwerks, durchgeführt wird. Diese Sprungentscheidung muß spätestens kurz vor Beginn des nächsten Taktimpulses Tn+\ getroffen werden, vgl. die fünfte Spalte »Durchführungsende« DE Spätestens sobald diese Entscheidung getroffen wird, ist in sofort abrufbarer Form der Befehl B A, BA', Ω 5' bereitgestellt, vgl. die dritte Spalte »Bereitstellung« BS, so daß mit Beginn des nächsten Taktimpulses Tn+\ entweder der bei nichterfüllter Sprungbedingung, vgl. »0« in der sechsten Spalte »Springen« SP, durchzuführende Befehl B 4 oder der bei erfüllter Sprungbedingung, vgl.»1«in der Spalte SP, durchzuführende Befehl BV aus dem am Ausgang des betreffenden Speicherblocks angebrachten Puffer P3 in das Befehlsregister BR übernommen werden kann. Hierzu steuert die Sprungiogik das Flipflop SP (vgl. F i g. 3) in den Zustand 0, falls nicht zu springen ist, oder in den Zustand 1, falls zu springen ist, entsprechend der Angabe in der Spalte SP. Dieses Flipflop SP steuert seinerseits das Befehlsregister BR, indem dieses Befehlsregister entweder als den nächsten Befehl den Befehl BA bei erfüllter Sprungbedingung aus dem Puffer Pi, oder als den nächsten Befehl den Befehl BA' aus dem Puffer P3 abholt.At the leading edge of the clock pulse Tn that is, the jump command 53 is written into the command register BR (see F i g. 3), so that, controlled from there, during this clock pulse Tn the Sprungemscheidung z. B. is carried out in a jump logic of the central control unit. This jump decision must be made shortly before the start of the next clock pulse Tn + \ at the latest, cf. the fifth column "End of execution" DE At the latest as soon as this decision is made, the command BA, BA ', Ω 5' is available in an immediately accessible form, cf. the third column "Provision" BS, so that at the beginning of the next clock pulse Tn + \ either the command B 4 to be carried out if the jump condition is not met, cf. 1 «in the column SP, the command BV to be carried out can be transferred from the buffer P3 attached to the output of the relevant memory block to the command register BR . For this purpose, the jump logic controls the flip-flop SP (see FIG. 3) to state 0, if there is no jump, or to state 1, if jump, according to the information in column SP. This flip-flop SP in turn controls the command register BR by this instruction register as the next instruction the instruction fetch BA BA command 'from the buffer P3 at either fulfilled jump condition from the buffer Pi, or as the next command.

Die übrigen in F i g. 4 gemachten Angaben betreffen die entsprechenden Vorgänge bei den übrigen Befehlen des in Fig. 1 schematisch gezeigten Programmes so während der übrigen Taktimpulse Tx. The rest in FIG. The statements made in FIG. 4 relate to the corresponding processes in the other commands of the program shown schematically in FIG. 1, so during the remaining clock pulses Tx.

Bei dem in F i g. 3 gezeigten Ausführungsbeispiel ist zusätzlich ein zentraler Zwischenpufler ZP angebracht, welcher jeweils einem der Speicherblöcke SB zugeordnet werden kann (vgl. F i g. 3) und in welchem jeweils der letzte ohne Sprung eingeschriebene, jedoch nur bei erfüllter Sprungbedingung durchzuführende Befehl, hier BS', zwischengespeichert wird, falls ein Sprungbefehl 53 vorliegt. Auf diese Weise ist es möglich, bei erfüllter Sprungbedingung sofort nach der Sprungentscheidung 53 auch jenen Speieherblock SB neu zu adressieren, in welchem dieser Befehl B 5' eingeschrieben war, Auf diese Weise kann auch der nur bei nichterfüllter Sprungbedingung durchzuführende Befehl B 7 (vgl. F i g. 3) ohne Pause aus dem Speicher gelesen werden, und zwar spätestens sobald die Sprungentscheidung durchgeführt wird. Das Flipflop SP kann in seinem I-Zustand den im Zwischenpuffer ZP zwischengespeicherten Befehl rechtzeitig an das Befehlsregister BR weiterleiten. Man kann sogar vorsorglich, unabhängig vom Vorliegen eines Sprungbefehls 53, den jeweils an solcher Stelle gelesenen Befehl, daß er dem letzten ohne Sprung eingeschriebenen Befehl B 5' entspricht, in dem Zwischenspeicher ZP zwischenspeichern. Es können zusätzlich weitere solche zentrale Zwischenpuffer ZF angebracht werden, besonders falls die Zugriffszeit mehr als zwei Taktperioden beträgt Bei dieser Ausführung kann also z. B. vorgesehen werden, daß während der Sprungentscheidung die letzten x— 1 ohne Sprung eingeschriebenen, jedoch nur bei erfüllter Sprungbedingung durchzuführenden Befehle in x—\ verschiedenen Zwischenpuffern ZP zwischengespeichert werden. Auf diese Weise können die zugehörigen Speicherblöcke SB, in denen diese in den Zwischenpuffern ZP zwischengespeicherten Befehle vorher gespeichert waren, sofort nach der Sprungentscheidung oder auch sofort ab der Zwischenspeicherung im Zwischenpuffer ZP neu adressiert werden. Dementsprechend wird bei dem in F i g. 4 gezeigten Beispiel bei Beginn des Taktimpulses Tn+1 gleichzeitig mit dem Lesen der Befehle B6.B7.B8 oder gleichzeitig mit dem Lesen der in anderen Speicherbereichen gespeicherten, nur durch Sprung erreichbaren Befehle B 6\ B T, BV begonnen, je nachdem, ob die Sprungbedingung erfüllt oder nicht erfüllt war — und diese Adressierung führt nicht zu einem Verlust der nun in den Zwischenpuffern Zf gespeicherten Befehle.In the case of the FIG. 3, a central intermediate buffer ZP is additionally attached, which can be assigned to one of the memory blocks SB (cf.Fig. 3) and in which the last command written without a jump, but only to be carried out if the jump condition is fulfilled, here BS ' , is temporarily stored if a jump instruction 53 is present. In this way, it is possible to address at fulfilled jump condition immediately after the jump decision 53 also those Speieherblock SB new, in which this command was written 5 'B, in this way can also be performed only when not satisfied branch condition command B 7 (see FIG. Fig. 3) can be read from the memory without a pause, at the latest as soon as the jump decision is carried out. In its I state, the flip-flop SP can forward the command temporarily stored in the intermediate buffer ZP to the command register BR in good time. As a precaution, regardless of the presence of a jump command 53, the command read at such a point that it corresponds to the last command B 5 'written without a jump can be temporarily stored in the buffer ZP. Additional such central intermediate buffers ZF can also be attached, especially if the access time is more than two clock periods. For example, it can be provided that during the jump decision the last x-1 written in without a jump, but only to be carried out when the jump condition is fulfilled, are temporarily stored in x- \ different intermediate buffers ZP. In this way, the associated memory blocks SB, in which these commands temporarily stored in the intermediate buffers ZP were previously stored, can be re-addressed immediately after the jump decision or immediately after the intermediate storage in the intermediate buffer ZP. Accordingly, in the case of the FIG. 4 at the beginning of the clock pulse Tn + 1 started simultaneously with the reading of the commands B6.B7.B8 or at the same time with the reading of the commands B 6 \ BT, BV stored in other memory areas, which can only be reached by jump, depending on whether the Jump condition was fulfilled or not fulfilled - and this addressing does not lead to a loss of the commands now stored in the intermediate buffers Zf.

Unbedingte Sprungbefehle sind bekanntlich ähnlich wie bedingte Sprungbefehle zu betrachten, mit dem Unterschied, daß der Inhalt der Befehlszähler sicher riicht mehr laufend gleichmäßig um eine Einheit erhöht wird, sondern daß eine entsprechende andere neue Sprungadresse in den Befehlszähler BZ einzuschreiben ist Das Flipflop 5f wird also bei der in F i g. 3 gezeigten Ausführung dementsprechend seinen 1 -Zustand annehmen und im Speicher wird in Wirklichkeit dann bereits auf den (x+ l)-ten späteren Befehl gesprungen, falls die χ nächsten, unmittelbar nach dem unbedingten Sprungbefehl durchzuführenden Befehle ohne Sprung wie Befehle bei nichterfüllter Sprungbedingung unmittelbar beim Sprungbefehl in den Speicher eingeschrieben sind.As is well known, unconditional jump commands are to be viewed in a similar way to conditional jump commands, with the difference that the content of the command counter is more and more continuously increased by one unit, but that a corresponding new jump address is to be written into the command counter BZ the in F i g. 3 accordingly assume its 1 state and the memory then actually jumps to the (x + l) -th later command, if the χ next commands to be carried out immediately after the unconditional jump command without a jump like commands with a non-fulfilled jump condition immediately at Jump instruction are written in the memory.

In F i g. 5 ist eine weitere Ausführung der Erfindung gezeigt. Sie unterscheidet sich von den anderen bisher erläuterten Ausführungen vor allem durch die Anbringung der hier nur zwei, wahlweise beliebigen Speicherblöcken zugeordneten Befehlszähler BZO und BZX. Im übrigen wurde der Aufbau ähnlich wie bei der in F i g. 3 gezeigten Ausführung gewählt, so daß sich weitgehend eine Beschreibung der Details der in F i g. 5 gezeigten Ausführung erübrigt Hier sei nur auf die wesentlichen Unterschiede hingewiesen.In Fig. 5 shows a further embodiment of the invention. It differs from the other versions explained so far above all in the attachment of the command counters BZO and BZX assigned here to only two optional memory blocks. Otherwise, the structure was similar to that in FIG. 3 selected so that a description of the details of the in F i g. 5 is unnecessary. Only the essential differences are pointed out here.

Bei der in F i g. 5 gezeigten Ausführung cind auch als Beispiele Gatter gezeigt, welche als Schalter zur Übertragung von Befehlen, Adressen und ähnlichen Informationen dienen. Ähnliche Gatter können auch zum Schalten in den anderen Ausführungen angebracht werden, sie sind jedoch wegen der Übersichtlichkeit in den anderen Figuren weggelassen.In the case of the in FIG. The embodiment shown in FIG. 5 is also shown as examples of gates which are used as switches for Transmission of commands, addresses and similar information are used. Similar gates can also for switching in the other versions, but for the sake of clarity they are in the other figures are omitted.

Die in Fig.5 gezeigte Ausführung enthilt also ebenfalls vier Speicherblöcke SB, welche jedoch hier keine besonderen Puffer P an ihren Ausgängen A aufweisen, weil im vorliegenden Fall davon ausgegangen wurde, daß die Speicherblöcke SB an ihren Ausgängen A die Befehle auch ohne Einfügung von Puffern Pausreichend lange mit ausreichender Amplitude bereitstellen. Der Zwischenpuffer ZP ist wahlweiseThe embodiment shown in FIG. 5 also contains four memory blocks SB, which, however, do not have any special buffers P at their outputs A , because in the present case it was assumed that the memory blocks SB at their outputs A carry the commands even without the insertion of buffers Provide a sufficiently long pause with sufficient amplitude. The intermediate buffer ZP is optional

jedem der Speicherblöcke SB zuzuordnen, so daß in ihm Befehle aus einem beliebigen Speicherblock SB zwischengespeichert werden können. Am Ausgang des Befehlsregisters BR ist ein Dekodierer Dek angebracht, welcher die im Befehlsregister BR eingeschriebenen Befehle dekodiert und in dekodierter Form am Speicherausgang SA abgibtto be assigned to each of the memory blocks SB , so that commands from any memory block SB can be temporarily stored in it. A decoder Dek is attached to the output of the command register BR , which decodes the commands written in the command register BR and outputs them in decoded form to the memory output SA

Welcher der vier Speicherblöcke SB mit dem zentralen Zwischenpuffer ZP verbunden wird, steuert das Hilfsadreßregister HMAR, in welchem die Adresse des betreffenden Speicherblocks SB eingeschneben ist Dieses Hilfsadreßregister HMAR wird hierzu seinerseits von den Befehlszählern so gesteuert, daß in diesem Hilfsadreßregister jeweils der übernächste Speicherblock SB - bezogen auf jenen Speicherblock SB, aus welchem der soeben im Befehlsregister BR eingeschriebene Befehl gelesen wurde — eingeschneben ist (vgl. B 5' in bezug auf S 3 in F i g. 3).Which of the four memory blocks SB is connected to the central intermediate buffer ZP, controls the Hilfsadreßregister HMAR, in which the address of the relevant memory block SB is eingeschneben This Hilfsadreßregister HMAR is this, in turn controlled by the command counters so that in this Hilfsadreßregister each case the next but one memory block SB - based on that memory block SB from which the command just written in the command register BR was read - is entered (cf. B 5 'with regard to S 3 in FIG. 3).

In den Befehlszählern BZO, BZ \ sind jeweils die Adressen jener beiden aufeinanderfolgenden Zeilen Zx, Zx+\ eingeschrieben, aus weichen die nächsten Befehle zu lesen sind. Da gleichzeitig zu lesende manchmal nicht nur in einer einzigen Zeile der Speicherblöcke (vgl. F i g. 3), sondern manchmal in zwei aufeinanderfolgenden Zeilen dieser Speicherblöcke SB eingeschrieben sind, sind hier zwei verschiedene Befehlszähler BZX, BZQ angebracht, die aber wahlweise jedem der Speicherblöcke SB zugeordnet werden. Im Befehlszähler BZO ist nämlich jeweils die Adresse jener Zeile eingeschrieben, welche um eine Einheit höher ist als die im Befehlszähler 5Zl in geschriebene Zeilenadresse (vgl. die Einheit Add X). Der Befehlszähler BZX In the command counters BZO, BZ \ the addresses of those two successive lines Zx, Zx + \ are written , from which the next commands are to be read. Since at the same time to be read at times not only in a single row of the memory blocks (see FIG. F i g. 3), but are sometimes written into two consecutive lines of memory blocks SB, two different instruction counter BZX, BZQ are appropriate here, but alternatively each of the Memory blocks SB are assigned. In the instruction counter BZO , the address of that line is written which is one unit higher than the line address written in the instruction counter 5Z1 (cf. the unit Add X). The command counter BZX kann sogar durch einen gewöhnlichen Puffer gebildet werden, der die Adresse der vorhergehenden Zeile, die vorher im Zähler BZO stand, speichert Zu den Befehlszählern gehören auch die viercan even be formed by an ordinary buffer that stores the address of the previous line that was previously in counter BZO . The command counters also include the four Flip-Flops BZ2X bis BZ24. Diese Flip-Flops sind individuell den einzelnen Speicherblöcken fest zugeordnet In diese Flip-Flops wird eine 0 eingeschrieben, wenn der zugehörige Speicherblock SB vom Befehlszähler BZO gesteuert werden soll. In diese Flip-Flops wirdFlip-flops BZ2X to BZ24. These flip-flops are individually assigned to the individual memory blocks. A 0 is written into these flip-flops when the associated memory block SB is to be controlled by the command counter BZO. In these flip-flops will

ίο jedoch eine 1 eingeschrieben, falls der zugeordnete Speicherblock SB vom Befehlszähler BZO adressiert werden soll. Beim zyklischen aufeinanderfolgenden Lesen der in die Speicherblöcke SB eingeschriebenen Befehle werden also normalerweise zuerst das Flip-FlopHowever, a 1 is written in if the assigned memory block SB is to be addressed by the command counter BZO. When the commands written in the memory blocks SB are read cyclically in succession, the flip-flop is usually the first BZ 21, beim nächsten Taktimpuls das Flip-Flop BZ 22, beim nächsten Taktimpuls das Flip-Flop BZ23 und beim nächsten Taktimpuls das Flip-Flop BZ2\ in seinem 1-Zustand gesteuert Dann werden die Adressen in den Befehlszählern BZO und BZl um eine Einheit BZ 21, with the next clock pulse the flip-flop BZ 22, with the next clock pulse the flip-flop BZ 23 and with the next clock pulse the flip-flop BZ2 \ in its 1 state. Then the addresses in the command counters BZO and BZl are controlled by one unit vergrößert und gleichzeitig alle Flip-Flops BZ21 bis BZ24 in ihren 0-Zustand gesteuert Auf diese Weise adressieren nur zwei Befehlszähler BZO, BZl die insgesamt vier Speicherblöcke SBl bis SB 3, wobei jeder der Befehlszähler BZO, BZl wahlweise jedemenlarged and at the same time all flip-flops BZ21 bis BZ24 is controlled in its 0 state. In this way, only two command counters BZO, BZl address the a total of four memory blocks SBl to SB 3, each of the command counters BZO, BZl optionally each

beliebigen der Speicherblöcke SBl bis SB 4 mit hilfe der Flip-Flops BZ21 bis BZ24 zugeordnet wird.any of the memory blocks SB1 to SB 4 with the help the flip-flops BZ21 to BZ24 is assigned.

Gleichzeitig mit der Steuerung der Flip-Flops BZ 21 bis BZ 24 wird der Inhalt des Hilfsadreßregisters HMAR entsprechend eingestellt, welcher der AdresseSimultaneously with the control of the flip-flops BZ 21 to BZ 24, the content of the auxiliary address register HMAR is set according to which of the address des letzten, ohne Sprung eingeschriebenen, bei erfüllter Sprungbedingung durchzuführenden Befehls BS oder des betreffenden Speicherblocks SB entspricht of the last command BS written without a jump, to be carried out when the jump condition is fulfilled, or the relevant memory block SB

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

Claims

Patent claims:

1. Überlappt betriebener, taktgesteuerter Speicher für Programme, mit einem Befehlsregister am Speicherausgang und mit mehreren, normalerweise zyklisch nacheinander im Abstand einer Taktperiode abgefragten Wörter, die Befehle darstellen, speichernden Speicherblöcken, in denen normalerweise die einzelnen Befehle des Programms Wort für Wort zyklisch nacheinander in den verschiedenen Speicherblöcken eingeschrieben werden und deren Lesen jeweils länger als die Taktperiode, nämlich aufgerundet volle χ Taktperioden dauert, wobei in diese Speicherblöcke sowohl Nicht- »5 Sprungbefehle als auch bedingte und unbedingte Sprungbefehle eingeschrieben werden und wobei die in zyklischer Folge nacheinander in verschiedenen Speicherblöcken eingeschriebenen Nicht-Sprungbefehle, jedenfalls normalerweise, in dieser zyklischen Folge nacheinander gelesen und in das Befehlsregister eingeschrieben werden, insbesondere für Mikroprogrammspeicher eines Fernsprech-Vermittlungssystems, dadurch gekennzeichnet, daß er x+l, also mindestens drei verschiedene, mit jeder Taktperiode (Tx) unabhängig voneinander adressierbare und damit abfragbare, mit gleicher Taktfrequenz gesteuerte Speicherblöcke (SB) enthält, daß bei einem bedingten Sprungbefehl (S3) durch schon vor der Sprungentscheidung eingeleitetes Lesen der nächsten Befehle1. Overlapping, clock-controlled memory for programs, with a command register at the memory output and with several words, usually interrogated cyclically one after the other at an interval of one clock period, which represent commands, storing memory blocks in which the individual commands of the program are normally written word for word cyclically one after the other The different memory blocks are written and their reading takes longer than the clock period, namely rounded up full χ clock periods, with non- »5 jump commands as well as conditional and unconditional jump commands being written into these memory blocks, and with these being written in cyclic sequence one after the other in different memory blocks Non-jump commands, at least normally, are read one after the other in this cyclical sequence and written into the command register, in particular for the microprogram memory of a telephone switching system, characterized in that he x + l, so at least three different, with each clock period (Tx) independently addressable and thus can be interrogated, controlled with the same clock speed memory blocks (SB), in that when a conditional jump instruction (S3) by already initiated before the jump decision reading the next Commands (B 4, BA¹) Leider Verzweigungsmöglichkeiten (SP) diese nächsten Befehle spätestens während der Sprungentscheidung in spontan abrufbarer Form an den Speicherblockausgängen 'A, P, ZP) bereitgestellt sind und daß einzelne Befehle dieser nächsten Befehle mit dem auf die Sprungentscheidung folgenden Taktimpuls (Tx)₁ je nach Erfüllung oder Nichterfüllung der zugehörigen Sprungbedingung (SPX an das Befehlsregister (BR) oder nicht an das « Befehlsregister weitergeleitet werden. (B 4, BA ¹ ) Unfortunately branch options (SP) these next commands are made available at the latest during the jump decision in spontaneously retrievable form at the memory block outputs ' A, P, ZP) and that individual commands of these next commands with the clock pulse following the jump decision ( Tx) ₁ depending on whether or not the corresponding jump condition is fulfilled (SPX to the command register (BR) or not to the command register.

2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß er nur 2x Speicherblöcke (SB) enthält (F ig. 3).2. Memory according to claim 1, characterized in that it contains only 2x memory blocks (SB) (Fig. 3).

3. Speicher nach Anspruch 1, dadurch gekenn- *^s zeichnet, daß er mindestens 3x verschiedene Speicherblöcke enthält (F i g. 2).3. The memory of claim 1, marked by * ^s is characterized in that it contains at least 3x different memory blocks (F i g. 2).

4. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß er 2'+' - 2 verschiedene Speicherblökke(SB)emhi\l 4. Memory according to claim 1, characterized in that it has 2 '+' - 2 different memory blocks ke (SB) emhi \ l soso

5. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß er weniger als 2x verschiedene Speicherblöcke enthält5. Memory according to claim 1, characterized in that it contains less than 2x different memory blocks

6. Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die nach- ^M sten (x) nach einer erfüllten Sprungbedingung auszuführenden Befehle (BA', B5') wie Befehle bei nichterfüllter Sprungbedingung (cn Zeile Zm+\), also ohne in andere Speicherbereiche (Zy) zu springen, in den Speicherblöcken (SB) eingeschrie- ^M ben sind und von dort vor Ausführung der Sprungentscheidung ausgelesen werden (Fig.3), daß die späteren, nach diesen nächsten (x) Befehlen (BA', B5') bei erfüllter Sprungbedingung durchzuführenden Befehle (B6'_t BT) in nur durch Sprung ^ω erreichbaren Speicherplätzen (in Zeile Zy) zyklisch nacheinander eingeschrieben sind und von dort ausgelesen werden und daß während der Sprungentscheidung (S3) bei einem bedingten Sprungbefehl die nächsten bei erfüllter Sprungbedingung durchzuführenden Befehle (BA', BS) sowie der erste bei nichterfüllter Sprungbedingung durchzuführende Befehle (BA) gleichzeitig an den Speicherblockausgängen (A, P, ZP) in spontan abrufbarer Form bereitgestellt sind.6. Memory according to one of the preceding claims, characterized in that the nach- ^M sten (x) after a fulfilled jump condition to be executed commands (BA ', B5') such as instructions with a non- fulfilled jump condition (cn line Zm + \), so without in others memory areas (Zy) to jump eingeschrie- in the memory blocks (SB) ^M are ben and are read from there before executing the jump decision (Figure 3) that the later, according to this next (x) commands (BA ', B5' ) when the jump condition is fulfilled, commands to be carried out (B6 ' _t BT) are written cyclically one after the other in memory locations that can only be reached by jump ^ω (in line Zy) and are read out from there and that during the jump decision (S3) with a conditional jump command, the next if the jump condition is fulfilled commands to be carried out (BA ', BS) as well as the first commands (BA) to be carried out if the jump condition is not met at the same time at the memory block outputs (A, P, ZP) in a spontaneously retrievable form Form are provided.

7. Speicher nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß in ihm mindestens ein zentraler Zwischenpuffer (ZP) enthalten ist, dessen Eingang wahlweise mit jedem Speicherblockausgang (AP) verbindbar ist und dessen Ausgang mit dem Eingang des Befehlsregisters (BR) verbindbar ist, und daß die zentralen Zwischenpuffer (ZP) jene bei erfüllter Sprungbedingung durchzuführenden Befehle (B 5¹) zwischenspeichern, welche nach dem ersten bei erfüllter Sprungbedingung durchzuführenden Befehl (BA') folgen und welche ohne Sprung wie Befehle bei nichterfüllter Sprungbedingung (in Zeile Z/n+1) eingespeichert sind.7. Memory according to one of the preceding claims, characterized in that it contains at least one central intermediate buffer (ZP) , the input of which can be optionally connected to each memory block output (AP) and the output of which can be connected to the input of the command register (BR) , and that the central intermediate buffers (ZP) temporarily store those commands (B 5 ¹ ) to be carried out when the jump condition is fulfilled, which follow the first command (BA ') to be carried out when the jump condition is fulfilled and which do not jump like commands if the jump condition is not fulfilled (in line Z / n +1) are stored.

8. Speicher nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß ein dem bedingten Sprungbefehl vorhergehender Befehl einen Warnimpuls enthält, der anzeigt, daß ein Sprungbefehl folgen wird.8. Memory according to one of the preceding claims, characterized in that a conditional Jump command previous command contains a warning pulse, which indicates that a jump command will follow.

9. Speicher nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß eins Kontrolleinheit (KE) an die Speicherblockausgänge (A, P, ZP) angeschlossen ist, die einen Dekodierer zum Erkennen des gelesenen Befehls als bedingten Sprungbefehl (S3) enthält, und die einen oder mehrere Befehlszähler (BZ) auf jene Adressen einstellt, die bei erfüllter Sprungbedingung dort einzustellen wärea9. Memory according to one of the preceding claims, characterized in that one control unit (KE) is connected to the memory block outputs (A, P, ZP) , which contains a decoder for recognizing the command read as a conditional jump command (S3) , and the one or sets several command counters (BZ) to those addresses that would have to be set there if the jump condition was met

10. Speicher nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Puffer (P) gleichzeitig mehrere Befehle speichern können.10. Memory according to one of the preceding claims, characterized in that the buffer (P) can store several commands at the same time.