DE2445390A1

DE2445390A1 - Lap driven clock actuated microprogram store - has command register across store output and several storage blocks

Info

Publication number: DE2445390A1
Application number: DE19742445390
Authority: DE
Inventors: Carl Dipl Ing Trainer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-09-23
Filing date: 1974-09-23
Publication date: 1976-04-01
Also published as: DE2445390C3; DE2445390B2

Abstract

The storage blocks are normally interrogated successively in cycles at intervals of a clock period and store words which represent commands. Normally the individual commands of the program are entered word by word successively in cycles in the different storage blocks. The reading of the storage blocks takes longer than the duration of the clock periods. The micro-program store is used in telephone exchanges and comprises at least three different storage blocks (SB) controlled by the same clock frequency. With each clock period the storage blocks (SB) are addressable and can be interrogated independently of each other. The no-skip commands (B2) are entered in different storage blocks.

Description

überlappt betriebener, taktgesteuerter Speicher Die Erfindung betrifft eine elektronische Einheit, nämlich einen speziellen Speicher, dessen Zugriffszeit an sich für die Taktfrequenz zu groß ist, so daß ein überlappter Betrieb vorgesehen ist. Der Speicher wurde beson ders für einen Mikroprogrammspeicher in einem elektronischen Fernsprech-Vermittlungssystem entwickelt, eignet sich aber darüber hinaus auch für andere Anazendungen, z.B. für Programmspeicher und Mikroprogrammspeicher von Datenverarbeitungs anlagen.Clock-controlled memory operated in an overlapped manner The invention relates to an electronic unit, namely a special memory, its access time per se is too high for the clock frequency, so that an overlapped operation is provided is. The memory was specially designed for a microprogram memory in an electronic one Telephone switching system developed, but is also suitable for other uses, e.g. for program memories and microprogram memories for data processing Investments.

In der US-PS Re 26,087 ist ein überlappt betriebener, taktgesteuerter Speicher für Programme beschrieben, vgl. insbesondere Spalte 2, Zeile 9-13. Der Speicher enthält zwei zyklisch nacheinander im Ab.stand-einer Taktperiode abgefragte-, also "multiplexbetriebene" Speicherblöcke. Jeder von diesen speichert eine Vielzahl von Wörtern, nämlich Befehle, welche normalerweise Wort für Wort zyklisch abwechselnd in beiden Speicherblöcken eingeschrieben sind - der erste Befehl also im ersten Speicherblock, der zweite Befehl im zweiten Speicherblock, der dritte Befehl im ersten Speicherblock, der vierte Befehl im zweiten Speicherblock, usw. Das Lesen des einzelnen Speicherblocks dauert jeweils länger als die Taktperiode, hier nämlich aufgerundet jeweils zwei~Taktpericden, -Am Speicherausgang sind Befehlsregister angeschlos sen, in denen aus dem Speicher gelesene Befehle gespeichert werden. Ein Nachteil dieses bekannten Speichers besteht darin, daß bei dem Uberlappten Betrieb, so wie er hier vorgesehen ist, nach einem bedingten Sprungbefehl bei erfüllter Sprungbedingung eine Pause von 2 Taktperioden Dauer eingelegt werden muß, da die Durchführung des nächsten bei erfüllter Sprungbedingung durchzuführenden Befehls erst nach Ablauf der zwei Taktperioden betragenden Zugriffszeit möglich ist.In US-PS Re 26,087 an overlapped operated, clock-controlled Described memory for programs, see in particular column 2, lines 9-13. Of the Memory contains two cyclically one after the other at an interval of one clock period queried, that is, "multiplexed" memory blocks. Each of these stores a variety of words, namely commands, which normally alternate word for word cyclically are written in both memory blocks - the first command in the first Memory block, the second instruction in the second memory block, the third instruction in the first memory block, the fourth instruction in the second memory block, etc. Reading of the individual memory block takes longer than the clock period, namely here rounded up to two clock periods, -At the memory output are command registers connected, in which commands read from the memory are stored. A The disadvantage of this known memory is that in the overlapped operation, as he intended here is after a conditional jump instruction If the jump condition is fulfilled, a pause of 2 clock periods can be inserted must, since the execution of the next step has to be carried out when the jump condition is fulfilled Command is only possible after the access time of two clock periods has elapsed is.

In der DT-AS 1 774 191 ist ebenfalls ein Speicher mit zwei verschiedenen Speicherblöcken beschrieben, wobei beide Speicherblöcke hier gemeinsam in einer größeren Speichereinheit untergebracht sind, vgl. insbesondere Spalte 3, Zeile 1 - 18. In jedem Speicherblock ist ein besonderes Programm eingeschrieben, wobei wischen den verschiedenen Blöcken wahlweise hin- und hergesprungen werden kann. Ein wegen der zu hohen Zugriffszeit regelmäßig vorgesehener uoerlappter Betrieb, wonach die beiden Speicherblöcke zyklisch nacheinander im Abstand einer Taktperiode abwechselnd abgefragt werden, ist hier nicht vorgesehen.The DT-AS 1 774 191 also has a memory with two different Memory blocks described, both memory blocks here together in one larger storage unit are accommodated, see in particular column 3, line 1 - 18. A special program is written in each memory block, whereby wipe the different blocks can optionally be jumped back and forth. One because of the excessively high access time regularly provided overlapped operation, after which the alternate between the two memory blocks cyclically one after the other with an interval of one clock period queried is not provided here.

In der DT-OS 2 354 521, E-igo 1 und 2, ist ein taktgcsteuerter Speicher mit vier Speicherblöcken gezeigt, wobei .ei.n gleichzeitiger Zugriff zu den verschiedenen Speicherblöcken vorge sehen ist, vgl. Seite 1, Abse 1. Gemäß Seite 25, Anspruch 1 ist vorgesehen, daß die vier Speicher getrennt voneinander arbeiten, so daß verschiedene Programme gleichzeitig ausgeführt werden können. Hierzu sind in jedem der einzelnen Speicherblöcke einzeln für sich durchfunrbare Programme gespeichert.In DT-OS 2 354 521, E-igo 1 and 2, there is a clock-controlled memory shown with four memory blocks, with .ei.n simultaneous access to the various Memory blocks is provided, see page 1, paragraph 1. According to page 25, claim 1 it is provided that the four memories work separately from one another, so that different Programs can run at the same time. These are in each of the individual Memory blocks are stored individually for programs that can be run by themselves.

Die Erfindung geht von den zuerst genannten taktgesteuerten.The invention is based on the first-mentioned clock-controlled.

Speicher mit überlapptem Betrieb aus, enthält aber nicht nur zwei, sondern mindestens drei Speicherblöcke. Die Erfindang gestattet, in vielen Fällen auch die bedingten Sprungbefehle bei erfüllter Spruiigbedingung ohne Pause durchzuführen, sumindest aber nach einer im Vergleich zu dem durch.Memory with overlapped operation, but contains not only two, but at least three memory blocks. The invention permits in many cases also carry out the conditional jump commands without a break if the jump condition is met, but at least after one compared to that.

die US-PS bekannten Speicher nur kurzen Pause durchzuführen. Die Erfindung ist mit besonders geringem Aufwand herstellbar, wenn die Zugriffszeit des Speicherblocks höchstens das Doppelte der Taktperiode beträgt.the US-PS known memory to carry out only a short break. The invention is with particularly little effort manufacturable when the access time of the memory block is at most twice the clock period.

Die Erfindung geht von einem überlappt betriebenen, taktgesteuerten Speicher für Programme aus, mit einem Befehlsregister am Speicherausgang und mit mehreren, normalerweise zyklisch nacheinander im Abstand einer Taktperiode abgefragten, Wörter, die Befehle darstellen, speichernden Speicherblöcken, in denen normalerweise die einzelnen Befehle des Programms Wort für Wort zyklisch nacheinander in den verschiedenen Speicherblöcken eingeschrieben sind und deren Lesen jeweils länger als die Taktperiode, nämlich aufgerundet x aktperioden dauert.The invention is based on an overlapped, clock-controlled Memory for programs off, with a command register at the memory output and with several, usually cyclically interrogated one after the other at an interval of one clock period, Words that represent commands, storing blocks of memory in which normally the individual commands of the program word for word cyclically one after the other in the various Memory blocks are written and their reading takes longer than the clock period, namely rounded up x act periods lasts.

Der erfindiingsgemäße Speicher ist dadurch gekennzeichnet, daß er x + 1 - also mindestens drei - verschiedene, mit jeder Taktperiode unabçlangig voneinander adressierbare und damit abfragbare, mit gleicher Taktfrequenz gesteuerte Speicherblöcke enthält, daß die in zyklischer Folge nacheinander in den verschiedenen Speicherblöcken eingeschriebenen Nicht-Sprungbefehle, jedenfalls nolmalerareise, in dieser zyklischen Folge nacheinander gelesen und in das Befehlsregister eingeschrieben werden, daß aber bei einem bedingten Sprungbefehl die nächsten Befehle beider Verzweigungsmöglichkeiten spätestens bei Durchführung der Sprungentscheidung durch schon vorher eingeleitetes Lesen in sofort abrufbarer Form bereitgestellt sind Ulld mit dem auf diese Sprungentscheidung folgenden Taktimpuls, je nach Erfüllung oder Nichterfüllung der zugehörigen Sprungbedingung, an das Befehlsregister oder nicht an das Befehlsregister weitergeleitet werden. Die Erfindung enthält im allgemeinen mindestens 2x, also doppelt viele Speicherblöcke wie die Anzahl der Taktimpulse, welche für das Lesen solcher Speicherblöcke nötig ist, damit wShrend einer Sprungentscheidung alle Einschtringvorgänge im Speicher völlig abgeschlossen sind. Die Erfindung enthält daher im allgemeinen mindestens vier Speicherblöcke, da das Lesen aufgerundet mindestens zwei Taktperioden dauert.The inventive memory is characterized in that it x + 1 - i.e. at least three - different, with each clock period independent of one another addressable and thus queryable memory blocks controlled with the same clock frequency contains that in cyclical sequence one after the other in the various memory blocks inscribed non-jump instructions, at least nolmalerareise, in this cyclical one Sequences are read and written into the command register one after the other that but in the case of a conditional jump instruction, the next instructions of both branch options at the latest when the jump decision is made by an already initiated Reads are provided in instantly retrievable form with the Ulld on this jump decision following clock pulse, depending on whether or not the associated jump condition is fulfilled, to the command register or not to the command register. The invention generally contains at least 2x, that is to say twice as many memory blocks like the number of clock pulses required to read such memory blocks is, so that during a jump decision all encroachment processes in the Storage are completely completed. The invention therefore generally includes at least four memory blocks, since reading takes at least two clock periods rounded up.

Die erfindungsgemäß vorgesehene, rechtzeitige Bereitstellung der nächsten nach der Sprungentscheidung durchzuführenden Befehle kann in verschiedener Weise erfolgen, wie noch erläutert wird.The timely provision of the next one provided according to the invention Commands to be executed after the jump decision can be made in various ways take place, as will be explained.

Die Erfindung und deren Weiterbildungen werden anhand der in den Figuren gezeigten Ausführungsbeispiele und Scheren erläutert, wobei Fig. 1 das für sich bekannte Schema eines bedingten Sprungbefehls im Rahmen eines Programmes, Fig. 2 eine erste Ausführung des erfindungsgemäßen Speichers Fig, 3 eine zwie Ausführung, b'ig, 4 eine Übersicht über die Vorgänge in der zweiten Ausführung und kig. 5 eine Weiterbildung der zweiten Ausführung zeigen.The invention and its developments are illustrated in the figures Illustrated embodiments and scissors explained, with Fig. 1 that for itself known scheme of a conditional jump instruction within the framework of a program, FIG. 2 a first embodiment of the memory according to the invention, FIG. 3 a second embodiment, b'ig, 4 an overview of the processes in the second version and kig. 5 a Show further development of the second embodiment.

Fig. 1 zeigt zur Veranschaulichung der Aufgabe der Erfindung schematisch den bekannten Ablauf eines Programmes mit einem bedingten Sprungbefehl 53. Ist die Sprungbedingung erfüllt, dann sind nach der Sprungentscheidung als nächstes die Befehle B4', B5', B6' nacheinander auszuführen. Ist die Sprungbedingung jedoch nicht erfüllt, dann sind nach der Sprungentscheidung als nächstes die Befehle B4, B5, B6 nacheinander auszuführen. Links daneben sind in dieser Figur die idealen Zeitpunkte für die Durchführung dieser Befehle angegeben: Mit den ersten, aufeinanderfolgenden Taktperioden Tn-2, Tn>1 und Tn werden die Befehle B1, B2 und die Sprungentscheidung S3 durchgefuhrt. Idealerwei.se sollte jetzt keine Pause eintreten, so daß mit den nächsten Taktperioden Tn+1, Tn+2, Tn+3 entweder die Befehle B4, B5, B6 oder die Befehle B4', B5', B6' durchgeführt werden.Fig. 1 shows schematically to illustrate the object of the invention the known sequence of a program with a conditional jump instruction 53. Is the The jump condition is fulfilled, then the next after the jump decision are the Execute commands B4 ', B5', B6 'one after the other. However, the jump condition is not fulfilled, then after the jump decision the commands B4, B5, Execute B6 one after the other. To the left of this figure are the ideal times specified for the execution of these commands: With the first, consecutive Clock periods Tn-2, Tn> 1 and Tn become the commands B1, B2 and the jump decision S3 performed. Ideally, there should be no pause now, so that with the next clock periods Tn + 1, Tn + 2, Tn + 3 either the commands B4, B5, B6 or the commands B4 ', B5', B6 'can be carried out.

Dies ist jedoch bei Speichern mit im Vergleich zur Ta.tperiode zu langer Zugriffszeit, also bei überlapptem Betrieb, nicht ohne weiteres möglich. Die Aufgabe der Erfindung istw Pausen zwischen der Durchfülirung der Sprungentscheidung S3 und der DurchfUhrung wahlweise des nächsten Befehls B4 oder B4' möglichst zu vermeiden, obwohl die Zugriffszeit des Speichers, und zwar auch die Zugriffszeit der Speicherblöcke, an sich dazu normalerweise zu groß ist.However, this is the case when saving with in comparison to the Ta.tperiod long access time, i.e. with overlapped operation, is not easily possible. The object of the invention is pauses between the execution of the jump decision S3 and the execution of either the next command B4 or B4 'if possible avoid, though, the access time of the memory, including the access time the blocks of memory, in and of itself, is usually too large.

Bei der in Fig. 2 gezeigten Ausführung der Erfindung ist der taktgesteuerte Speicher in sechs Speicherblöcke SB1 bis SB6 aufgeteilt. Diese Speicherblöcke SB sind zyklisch nacheinander im Abstand einer Taktperiode mit Hilfe der Befehlszähler BZ adressierbar und damit einzeln abfragbar.In the embodiment of the invention shown in FIG. 2, the is clock-controlled Memory divided into six memory blocks SB1 to SB6. These memory blocks SB are cyclically one after the other at an interval of one clock period with the help of the command counter BZ addressable and therefore individually queryable.

Da hier sechs Speicherblöcke angebracht sind, kann die Zugriffszeit der einzelnen Speicherblöcke aufgerundet z.B.Since six memory blocks are attached here, the access time of the individual memory blocks rounded up e.g.

zwei oder drei Taktperioden betragen - In l;'ig. 2 wurden die sechs Befehlszähler BZ wegen der Übersichtlichkeit als ein einziger Block eingezeichnet, welcher jedoch in Wahrheit sechs getrennte Befehiszähler enthält, von denen jeder individuell einem der Speicherblöcke SB zugeordnet ist, Das Lesen der Speicherblöcke SB dauert jeweils länger als eine einzige Taktperiode, z.B. 1,8 Taktperioden, wobei alle Speicherblöcke mit der gleichen Taktfrequenz betrieben-werw den. Es ist ein überlappter Betrieb vorgesehen, so daß normalerweise die einzelnen Speicherblöcke SB zyklisch nacheinander von den sechs Befehlszählern BZ adressiert werden. Hierdurch treten normalerweise die nächsten durchzuführenden, in den Speicherblöcken SB gespeicherten Befehle an den Ausgängen A der sechs Speicherblöcke SB im Abstand von einer Taktperiode zyklisch nacheinander auf. In entsprechender Weise sind vorher beim Programmieren des Speichers die nacheinander zu lesenden Befehle zyklisch nacheinander in den verschiedenen Speicherblöcken SB eingeschrieben worden. Falls diese Ausführung als Mikroprogrammspeicher dient, dann sind also z.B. die aufeinanderfolgenden Schritte des Mikroprogramms einzeln zyklisch nacheinander in den verschiedenen Speicherblöcken, aber jeweils in der gleichen Zeile Zx dieser Speicherblöcke eingeschrieben - diejenigen anschließenden Mikrobefehle, welche nicht mehr in dieser einzigen Zeile Zx untergebracht werden können, sind zyklisch nacheinander in der nächsten Zeile Zx+1 und notfalls auch noch in weiteren solchen Zeilen Z des Speichers eingeschrieben.two or three clock periods - In l; 'ig. 2 became the six Command counter BZ drawn in as a single block for the sake of clarity, but which in fact contains six separate command counters, each of which individually assigned to one of the memory blocks SB, reading the memory blocks SB lasts longer than a single clock period, e.g. 1.8 clock periods, whereby all memory blocks are operated with the same clock frequency. It is a overlapped operation provided, so that normally the individual memory blocks SB are addressed cyclically one after the other by the six command counters BZ. Through this normally occur the next to be carried out, stored in the memory blocks SB Commands at the outputs A of the six memory blocks SB at an interval of one clock period cyclically one after the other. In a corresponding way are prior to programming of memory the commands to be read one after the other cyclically one after the other has been written into the various memory blocks SB. If this execution serves as a microprogram memory, then e.g. the successive steps of the microprogram individually and cyclically one after the other in the various memory blocks, but each written in the same line Zx of these memory blocks - those subsequent microinstructions, which are no longer accommodated in this single line Zx are cyclically one after the other in the next line Zx + 1 and if necessary also written in other such lines Z of the memory.

Am Ausgang SA des Speichers ist ein Befehlsregister BR angebracht. Die aus den Speicherblöcken SB gelesenen Befehle werden einzeln nacheinander in der Reihenfolge, wie sie am Speicherausgang SA an die Zentralein.heit ZSW abgegeben werden ollen, in das Befehlsregi.ster BR eingeschrieben. Bei der in Fig 2 gezeigten Ausführung sind zusä.t?lich die Puffer P zwischen den Ausgängen A der Speicherblöcke und dem Befehlsregister BR eingefügt. Jeder Puffer P ist jeweils einem der Speicherblöcke SB zugeordnet und speichert den jeweils an-diesem Speicherblockausgang A auftretenden, aus diesem Speicherblock SB gelesenen BeSeX Erst wenn in das Befehls register BR ein bedingter Sprurgbefehl, vgl. S3 in Fig. 1, eingeschrieben ist, wird in der schematisch angedeuteten, bei dieser Ausführung in an sich bekannter Weise in der Zentraleinheit ZSW angebrachten Sprunglogik SL entschieden, ob wirklich gesprungen werden muß, Diese Spi-#ng-Entsc11eidung erfolgt also noch nicht, solange der gleiche Sprungbefehl noch im Puffer P zwischengespeichert ist.A command register BR is attached to the output SA of the memory. The commands read from the memory blocks SB are individually one after the other in the order in which it is sent to the central unit ZSW at the memory output SA will be registered in the command register BR. In the one shown in FIG Execution are also the buffers P between the outputs A of the memory blocks and inserted into the command register BR. Each buffer P is one of the memory blocks SB assigned and stores the respective occurring at this memory block output A, BeSeX read from this memory block SB Only when in the command register BR a conditional jump command, see S3 in FIG. 1, is written in, is shown schematically in FIG indicated, in this embodiment in a known manner in the central unit ZSW attached jump logic SL decided whether it is really necessary to jump, This spin decision does not yet take place as long as the same jump command is still temporarily stored in the buffer P.

Da jeder Speicherblock SB vom zugeordneten Befehlszähler BZ spätestens dann neu adressiert werden kann, wenn der im zugeordneten Puffer P zwischengespeicherte Befehl an das Befehlsregister BR abgegeben wird, sind normalerweise zumindest in einem Teil der sechs Puffer P gleichzeitig verschiedene Befehle gespeichert, die einzeln nacheinander erst später an das Befehlsregister BR weiterzugeben sind. In den Puffern P werden also Befehle vor ihrer Abgabe am Speicherausgang SA im voraus so bereitgestellt, daß sie sofort abgerufen werden können, nämlich in einem kleinen Bruchteil einer Taktperiode in das Befehlsregister BR eingeschrieben werden können. Die Anzahl der Speicherblöcke SB- hier sechs -ist normalerweise ausreichend, um an mehreren Ausgängen A der Speicherblöcke SB, also in mehreren der Puffer P, mehrere wm voraus gelesene Befehle so rechtzeitig bereitzustellen, daß sogar unter Auslassung eines oder mehrerer dieser Befehle ein solcher Befehl in das Befehlsregister BR eingeschrieben werden kann, der eigentlich - entsprechend der zyklischen Folge beim Einschreiben dieser Befehle in die Speicherblöcke SB - normalerweise erst viel später durchzufuhren gewesen wäre. Entsprechend hat das Befehlsregister BIS gleichzeitig Zugriff nicht nur zu jenem Befehl, welcher jeweils am Ausgang A bzw. Puffer P des jeweils zyklisch nächsten Spelcherblocks SB bereitgestellt ist, sondern gleichzeitig auch Zugriff zu weiteren Befehlen, welche an anderen Speicherblockausgängen A bzw. Puffern P im voraus bereitgestellt wurden.Since each memory block SB from the assigned command counter BZ at the latest can then be re-addressed when the buffer stored in the allocated buffer P. Command issued to the command register BR are normally at least in a part of the six buffers P simultaneously stores various commands that are to be passed on to the command register BR later, one after the other. In the buffers P are thus commands before they are delivered to the memory output SA in advance provided in such a way that they can be called up immediately, namely in a small one Fraction of a clock period can be written into the command register BR. The number of memory blocks SB - here six - is usually sufficient to at several outputs A of the memory blocks SB, that is to say in several of the buffers P, several wm to provide commands read in advance in such a timely manner that even omission one or more of these commands such a command in the command register BR can be enrolled, which actually - according to the cyclical sequence at Writing these commands into the memory blocks SB - usually much later should have been carried out. Accordingly, the command register has BIS at the same time Access not only to the command that is sent to output A or buffer P of the each cyclically next Spelcherblocks SB is provided, but simultaneously also access to further commands which are sent to other memory block outputs A or Buffers P have been provided in advance.

Normalerweise sind manche der Befehle bedingte Spwungbefehle, vgl. S3 in Fig. 1.Wegen der gleichzeitigen Bereitstellung gleichzeitig mehrerer, erst später durchzuführender Befehle an den Ausgängen A der Speicherblöcke ist - bei der in Fig.2 gezeigten Ausführung mit Hilfe der die Befehle im voraus prüfenden Kontrolleinheit KE - möglich, bedingte Sprungbefehle schon während ihrer Abgabe am Speicherblockausgang As also ichei im fer P, auch während ihrerssoc zl'um er erKennen, noch bevor sie an das Befehlsregister BK zur Durchführung der Sprungentscheidung in der Sprunglogik SL weitergeleitet sind. Die Kontrolleinheit KE kann hierzu einen Dekodierer enthalten, der bei Vorliegen eines bedingten Sprungbefehls einen Warnimpuls abgibt, sonst aber keinen Warnimpuls abgibt. Diese Kontrolleinheit KE unterscheidet sich vor allem dadurch von der in dem Zentralsteuerwerk ZSW angebrachten Sprunglogik SL, daß letztere endgültig prüft, ob gesprungen werden soll, daß aber die Kontrolleinheit KE nur prüft, ob ein bedingter Sprungbefehl vorliegt, der über das Befehlsregister BR an die Sprunglogik SL zur Durchführung der Sprungentscheidung weiterzuleiten sein wird.Usually some of the commands are conditional jump commands, cf. S3 in Fig. 1. Because of the simultaneous provision of several, first commands to be carried out later at the outputs A of the memory blocks is - at the embodiment shown in Figure 2 with the help of the commands checking in advance Control unit KE - possible, conditional jump commands already during their delivery at the memory block output As, therefore, in the fer P, even during their time around it recognize even before they are sent to the command register BK to carry out the jump decision are forwarded in the jump logic SL. The control unit KE can do this a Contain a decoder that sends a warning pulse when a conditional jump command is present gives up, otherwise it does not emit a warning pulse. This control unit KE differs mainly because of the jump logic installed in the central control unit ZSW SL that the latter finally checks whether a jump should be made, but that the control unit KE only checks whether there is a conditional jump command that is sent via the command register Forward BR to the jump logic SL to carry out the jump decision will be.

Erkennt die Kontrolleinheit KE einen bedingten Sprungbefehl in einem der Puffer P, bevor dieser Befehl an das Befehlsregister BR weitergeleitet ist, dann schreibt die Kontrolleinheit KE schon vor der Weiterleitung an das Befehlsregister BR in die betreffenden Befehlszähler BZ, zumindest vorübergehende im voraus jene Adressen ein, welche bei erfüllter Sprungbedingung in die Befehlszähler einzuschreiben wären, obwohl noch nicht entschieden ist, ob wirklich gesprungen werden muß. Die Befehlszähler BZ veranlassen daher schon vor der Durchführung der Sprungentscheidung das Lesen und Bereitstellen der nächsten, bei Erfüllung der Sprungbedingung durchzufu#hrenden Befehle. Durch die normalerweise so bewirkte Bereit Stellung sowohl der bei erfüllter, als auch bei nicht erfüllter Sprungbedingung nach der Sprungentscheidung durchzuführenden Befehle kann ohne Pause nach der Sprungentscheidung sofort wt9hlweise der Befehl B4 oder B4', vgl. Fig. 1s an das Befehisregister BR zur Durchführung des gewählten Befehls weitergeleitet werden.If the control unit KE recognizes a conditional jump command in one the buffer P, before this command is forwarded to the command register BR, then the control unit KE already writes to the command register before it is forwarded BR in the relevant command counter BZ, at least temporarily in advance those Addresses which are to be written into the command counter when the jump condition is fulfilled although it has not yet been decided whether it is really necessary to jump. the Command counters BZ therefore initiate the jump decision before the jump decision is carried out the reading and preparation of the next to be carried out when the jump condition is fulfilled Commands. Due to the willingness normally effected in this way, both the fulfilled, as well as if the jump condition is not fulfilled after the jump decision Commands can be executed immediately after the jump decision without a pause B4 or B4 ', see Fig. 1s to the command register BR for carrying out the selected Command to be forwarded.

Bei einer Weiterbildung kann jeder Puffer P selbst gleichzeitig mehrere verschiedene Befehle speichern. Hier veranlaßt die Kontrolleinheit KE, daß in den jeweils mindestens zwei Befehle speichern könnenden Puffern P sowohl die nächsten, bei erfüllter Sprungbedingung durchzuführenden Befehle #4',B5', B6' tlsw" als auch die nächsten, bei nichterfüllter Spru-ngbedingung durchzuführenden Befehle ohne gegenseitige Behinderung gespeichert werden.In a further development, each buffer P itself can have several at the same time save various commands. Here the control unit KE causes that in the buffers P can store at least two commands each, the next, If the jump condition is fulfilled, commands # 4 ', B5', B6 'tlsw "as well as are to be carried out the next commands to be executed if the jump condition is not met without mutual obstruction are saved.

Wenn später der betreffende bedingte Sprungbefehl an das Befehlsregister BR weitergeleitet wurde und in der Sprunglogik SL in für sich bekannter Weise entschieden wurde, ob wirklich ein Sprung durchgeführt werden muß oder nicht, werden die Befehlszähler BZ nunmehr endgültig von der Sprunglogik SL auf diejenigen richtigen Adressen eingestellt, unter welchen die anschließend aus den Speicherblöcken SB auszulesenden Befehle gespeichert sind und zwar auch solche, welche noch nicht in Puffern P bereitgestellt sind, Die Sprunglogik SL veranlaßt sofort nach der Sprungentscheidung außerdem die Puffer P, entweder die nächsten, bei erfüllter Sprungbedingung durchzuführenden Befehle oder die nächsten, bei Nichterfüllung der Spningbedingung durchzuführenden Befehle endgültig an das Befehisregister BR zur Durchführung dieser Befehle in der Zentraleinheit ZSW weiterzuleiten.If later the relevant conditional jump instruction to the instruction register BR was forwarded and decided in the jump logic SL in a manner known per se whether a jump really has to be carried out or not is determined by the instruction counters BZ is now finally set by the jump logic SL to those correct addresses, under which the commands subsequently to be read out from the memory blocks SB are stored, including those which have not yet been made available in buffers P. The branch logic SL also causes the branch immediately after the branch decision Buffer P, either the next to be carried out if the jump condition is fulfilled Commands or the next to be carried out if the clamping condition is not met Commands finally to the command register BR to carry out these commands in the To forward the central unit ZSW.

Da bedingte Sprungbefehle als solche in der Kontrolleinheit KE im voraus erkannt werden und da während der Sprungentscheidung sowohl die nächsten darauf folgenden Befehle bei erfüllter Sprungbedingung als auch die nächsten dar-autfolgenden Befehle bei nichterfüllter Sprungbedingung in den Puffern P in sofort abrufbarer Form bereitstehen, kann am Speicherausgang SA vom Befehlsregister BR, jedenfalls normalerweise, ohne Pause der jeweils in der Zentraleinheit ZSW durdhzuführende Befehl abgegeben werden, obwohl die einzelnen Speicherblöcke SB eine im Vergleich zur Taktfrequenz viel zu große Zugriffszeit haben. Falls jeder Puffer P entsprechend viele Befehle gleichzeitig speichern kann, so dürfen im Programm auch einer oder sogar mehrere bedingte Sprungbefehle unmittelbar auf einen ersten bedingten Sprungbefehl folgen, ohne eine Pause bei der Durchführung einlegen zu müssen. Es kann nämlich auch jeder weitere bedingte Sprungbefehl von der Kontrolleinheit KE vor seiner Durchführung in der Spruiiglogik SL' als solcher erkannt und die Speicherung sowohl der nächsten Befehle bei erfüllter als auch der nächsten Befehle bei nicht erfüllter Sprungbedlngung in den Puffern P sofort eingeleitet werden, und zwar bei ausreichend hoher Speicherblockanzahl sogar bevor der erste Sprungbefehl an das Befehl register zur endgültigen Durchführung in der Sprungentscheidung weitergeleitet wurde. Durch eine solche vorherige Bereitstellung der Befehle in sofort abrufbarer Form in den Puffern P kann also jederzeit ohne Pause auch bei mehreren unmittelbar aufeinanderfolgenden bedingten Sprungbefehlen der jeweils durchzuführende Befehl an da Befehlsregister BR weitergeleitet werden, obwohl an sich die Zugriffszeit des Speichers und die Zugriffszeit der Speicheiblöcke im Vergleich zur Taktfrequenz zu groß ist.Since conditional jump commands as such in the control unit KE in are recognized in advance and since during the jump decision both the next the following commands if the jump condition is fulfilled, as well as the next following commands Commands in the buffers P can be called up immediately if the jump condition is not met Form can be available at the memory output SA from the command register BR, at least normally, without a break, the one to be carried out in the central unit ZSW Command are issued, although the individual memory blocks SB one in comparison have far too long access time for the clock frequency. If each buffer P accordingly can store many commands at the same time, one or even several conditional jump instructions immediately after a first conditional jump instruction without having to take a break from the implementation. Because it can also every further conditional jump command from the control unit KE before it is carried out in the Spruiiglogik SL 'recognized as such and the storage of both the next Commands with fulfilled and the next commands with unfulfilled jump conditions initiated in the buffers P immediately with sufficient high number of memory blocks even before the first jump instruction to the register instruction was forwarded for final execution in the jump decision. By such a prior provision of the commands in a form that can be called up immediately in the Buffering P can therefore be carried out at any time without a break, even if there are several immediately following one another conditional jump commands the command to be carried out to the command register BR are forwarded, although in itself the access time of the memory and the The access time of the memory blocks is too long compared to the clock frequency.

Statt der Kontrolleinheit KE kann auch ein dem Sprungbefehl vorhergehender Befehl, z.B. Bl in Fig. 1 einen zusätzlichen siarnimpuls, z.B. in Form eines zusätzlichen Bits, enthalten, der vorsorglich die Einstellung der Befehiszähler BZ auf die durch Sprung erreichbaren Befehle einleitet.Instead of the control unit KE, a preceding the jump command can also be used Command, e.g. B1 in Fig. 1 an additional signal pulse, e.g. in the form of an additional Bits, contain, the precautionary setting of the command counter BZ to the by Jump initiates commands.

In Fig. 3 ist eine andere Ausführung der Erfindung mit vier Speicherblöcken SB gezeigt. Wegen der Übersicht1i#hkeit sind hier die Befehlssähler BZ nicht einzeln, sondern wie in E~ig.2 schematisch, gezeigt, welche die vier Speicherblöcke adressieren. Die Zugriffszeit der Speicherblöcke beträgt hier auf gerundet 2 Taktpelioden. Diese Ausführung untersche:tdet sich von der vorher beschriebenen Ausführung vor allem auch durch die Art, wie die Befehle in den Speicherblöcken eingeschrieben sind und wie dementsprechend dicse Befehle ge#aen werden.Referring to Figure 3, there is another embodiment of the invention with four memory blocks SB shown. For the sake of clarity, the command counters BZ are not individual here, but as shown schematically in E ~ ig.2, which address the four memory blocks. The access time of the memory blocks is rounded to 2 clock periods. These Execution differs from the execution described above in particular also by the way in which the commands are written in the memory blocks and how these commands are accordingly uttered.

Um dies zu erläutern, werden im folgenden zunächst vor allem Wahlmöglichkeiten für die Anzahl der während der Sprungentscheidung bereitgestellten Befehle und für die Binschreibung dieser Befehle in die Speicherblöcke beschrieben.In order to explain this, the following are primarily options for the number of commands provided during the jump decision and for the writing of these commands in the memory blocks is described.

Während der Sprungentscheidung, die z.B. in der an den Ausgang des Befehlsregisters BR angeschlossenen Sprunglogik durch führt wird, müssen in sofort abrufbarer Form an den Speicherblockausgängen zumindest jene beiden Befehle B4, B4', vergl. Fig , bereitgestellt sein, welche sofort auf diese Sprungentscheidung folgen. Die Anzahl der auf den Sprungbefehl folgenden Befehle, deren Adressen bis dahin in die Befehlszähler BZ eingeschrieben sein sollten, damit keine Pausen nötig sind, beträgt hingegen 2x, falls alle Einschwingvorgänge im Speicher während der Sprungentscheidung abgeklungen sein sollen - verzichtet man auf dieses Abklingen, dann reichen x + I Befehle, worauf noch eingegangen wird: Es sind nämlich mindestens die nächsten x auf die Sprungentscheidung bei erfüllter Sprungbedingung folgenden Befehle B4', B5' , sowie die nächsten x auf die Sprungentscheidung bei hichterfüllter Sprungbedingung folgenden Befehle B4, B5 - bei Verzicht auf das angegebene Abklingen genügt hier der eratfolgends Befehl B4 - so rechtzeitig vor der Sprungentscheidu£-#g S3 auszulesen, daß die Durchführung dieser Befehle trotz der hohen Speicher zugriffszeit wahlweise ohne Pause möglich ist. Diese Anzahl von Befehlen ist notwendig, weil das Lesen der Speicherblöcke aufgerundet jeweils Taktperioden dauert und weil der spätere Befehl Bfi in einem beliebigen der Speicherblöcke SB eingeschrieben sein kann. Diese 2x Befehle sind also möglichst bereits bei der Sprungentscheidung in den Speicherblockausgängen bereitzustellen, damit möglichst in jedem beliebigen der vier Speicherblccke zum Lesen des Befehls B61 gesprungen werden kanne Dafür werden drei verschiedene Möglichkeiten beschrieben: Man karm erstens hierzu an den Speichertlockausgängen Puffer P anbringen, von denen jeder für sich gleichzeitig mehrere Befehle speichern kann. Man kann auch noch die in Fig. 2 gezeigte Kontrolleinheit KE anbringen. Durch rechtzeitige Adressierung sind dann mindestens alle 2x Befehle bereitgestellt. In diesem Fall kann auf einen bedingten Sprungbefehl sogar unmittelbar auch einer oder mehrere weitere bedingten Sprungbefehle folgen, ohne daß Pausen bei der Durchführung solcher Befehle eingelegt werden müssen, da auch entsprechend mehr als 2x Befeh#'e rechtzeitig bereits erstellt werden können, Man kann zweitens hierzu, sogar wenn man gemäß Fig. 3 keine Kontrolleinheit KE anbringt und die Puffer P jeweils nur einen einzigen Befehl speichern können,*) durch eine geschickt gewählte zyklische Reihenfolge, z,B, S3, B4t, B5', B4 beim Einschreiben der Befehle in die 2x Speicherblöcke SB1 bis SB4 die nächsten auf einen beding ten Sprungbefehl unmittelbar folgenden Befehle B4, B5 oder B4', B5' ohne Pause durchführen, solange nicht zwei bedingte Sprungbefehle S unmittelbar aufeinanderfolgen, weil in allen übrigen Fällen nornnalerweise die vier Speicherblöcke rechtzeitig adressiert werden können, wie an besonderen Ausführungen noch gezeigt werden wird - falls im Programm zwei bedingte Sprungbefehle S an sich unmittelbar aufeinanderfolgen sollen, ist notfalls eine Pause nach der Durchführung des zweiten Sprungbefehls oder zwichen beiden Sprungbefehlen einzulegen. Die Einlesung einer Pause Tx kann durch Einfügung eines sogenannten ~Null-Befehls, d.h. eines Befehls, welcher keinen Informationsinhalt hat, in für sich bekannter Weise in der betreffenden Taktperiode Tx erreicht werden. Die Pausen können auch selbs-t-tätig durch einen in Fig. 3 nicht gezeigten Zähler eingelegt werden, welcher an den Ausgang eines eingangsseitig mit den Ausgängen der Speicherblöcke verbundenen Decodierers angeschlossen ist, wobei alle Befehle vor ihrer Weitenleitung an das Befehlsregister BR im Decodierer decodiert werden. Folgen zwei bedingte Sprungbefehle S3, S4 unmittelbar aufeinander, dann stellt dies der Zähler durch Abzählen fest und leitet die Einlegung einer Pause ein.During the jump decision, which is e.g. Command register BR connected jump logic is carried out must be in immediately retrievable form at the memory block outputs at least those two Commands B4, B4 ', see Fig., Which immediately respond to this jump decision follow. The number of commands following the jump command, their addresses up to then should be written in the command counter BZ so that no pauses are necessary are, however, is 2x if all transient processes in the memory during the Decision to jump should have subsided - if this subsidence is dispensed with, then x + I commands are sufficient, which will be discussed later: there are at least the next x following the jump decision if the jump condition is fulfilled Commands B4 ', B5', as well as the next x on the jump decision in the case of hichtertaken Jump condition following commands B4, B5 - if the specified decay is dispensed with The following command B4 is sufficient here - in good time before the jump decision S3 read out that the execution of these commands despite the high memory access time is optionally possible without a break. This number of commands is necessary because Reading the memory blocks takes clock periods rounded up and because of the later command Bfi be written in any of the memory blocks SB can. These 2x commands are therefore as early as possible when the jump decision is made in to provide the memory block outputs, so as possible in any of the four memory blocks for reading the command B61 can be jumped for three different possibilities are described: First, one karm to the Attach memory block outputs buffer P, each of which separately at the same time can store multiple commands. The control unit shown in FIG. 2 can also be used Attach KE. Due to timely addressing, at least all 2x commands are then available provided. In this case, a conditional jump instruction can even be immediate also follow one or more other conditional jump commands without pauses must be inserted when executing such orders, there accordingly, more than 2x commands can already be created in good time, Second, one can do this, even if no control unit KE is attached according to FIG. 3 and the buffers P can only store a single command at a time, *) by a Cleverly chosen cyclic sequence, e.g. B, S3, B4t, B5 ', B4 for registered mail of the commands in the 2x memory blocks SB1 to SB4 the next to a conditional Execute jump command immediately following commands B4, B5 or B4 ', B5' without a pause, as long as two conditional jump instructions S do not follow one another immediately, because in all other cases the four memory blocks are normally addressed in good time can be, as will be shown in special versions - if in Program two conditional jump instructions S should follow one another directly, If necessary, there is a pause after the execution of the second jump command or in between to insert both jump commands. A pause Tx can be read in by inserting a so-called ~ null command, i.e. a command which does not contain any information has to be achieved in a manner known per se in the relevant clock period Tx. The pauses can also be self-t-active by means of a counter not shown in FIG. 3 be inserted, which is connected to the output of an input side with the outputs of the memory blocks connected decoder is connected, with all commands are decoded in the decoder before being forwarded to the command register BR. If two conditional jump commands S3, S4 follow one another immediately, this is the case the counter by counting down and initiates a break.

Man kann jedoch drittens hierzu, ohne eine Kontrolleinheit KE anzubringen, auch mehr als 2x, z.B. 3x verschiedene *) wie später noch atieftihrlich erläutert wird, Speicherblöcke SB anbringen und entsprechend die Reihenfolge der eingeschriebenen Befehle wählen, z.B. S3, B4', B5', S4, B5", 36", B5, B6, B7 usw. - die auf den Befehl S4 folgenden Befehle seien wahlweise B5, B6 oder B5", B6" - wodurch zwar der Aufwand erhöht wird, wodurch jedoch auch bei zwei unmittelbar aufeinander folgenden Befehlen die Einlesung von Pausen unnötig wird, vgl.Thirdly, however, you can do this without attaching a control unit KE, also more than 2x, e.g. 3x different *) as explained in more detail later will, Attach memory blocks SB and the sequence accordingly of the written commands, e.g. S3, B4 ', B5', S4, B5 ", 36", B5, B6, B7 etc. - the commands following command S4 are optionally B5, B6 or B5 ", B6 "- which increases the effort, but it does so directly with two consecutive commands the reading of pauses becomes unnecessary, cf.

Fig. 2, da ausreichend viele nächste Befehle bereitgestellt werden können.Fig. 2, since a sufficient number of next instructions are provided can.

Wenn die Anzahl der Speicherblöcke nur 2x beträgt, dann ist es vorteilhaft, bereits beim Einschreiben des Programmes in die Speicherblöcke Si#C1sttoeben an zweiter Stelle genannte Maßnahme durchzuführen, um die rechtzeitige Adressierbarkeit aller Speicherblöcke für möglichst viele Fälle sicherzustellen: Bei dieser Ausführung der Erfindung sind die - normalerweise x - Befehle, die nach einer erfüllten Sprungbedingung in x Taktperioden auszuführen waren, beim Programmieren zunächst wie Befehle bei nichterfüllter Sprungbedingung behandelt, d.h. sie sind in der Nähe des betreffenden Sprungbefehls S59 vergl. Zeile Zm+1 in Fig.5, und nicht etwa in anderen Bereichen des Speichers, vgl.If the number of memory blocks is only 2x, then it is advantageous to already when writing the program in the memory blocks Si # C1sttoeben The second measure to be carried out in order to ensure timely addressability to ensure all memory blocks for as many cases as possible: With this version of the invention are the - normally x - instructions that after a fulfilled jump condition were to be executed in x clock periods, when programming initially like commands in unsatisfied jump condition, i.e. they are in the vicinity of the relevant Jump command S59 see line Zm + 1 in Fig.5, and not in other areas of the memory, cf.

Zeile Zy in Fig. 3 und Befehl B6' in Fig. 1, eingeschrieben.Line Zy in Fig. 3 and command B6 'in Fig. 1, written.

Durch dieses Einschreiben der nächsten, nach einer erfüllten Sprungbedingung durchzufü5lrenden Befehle Bg, B5' in einer Weise, als ob sie Befehle bei nichterfüllter Sprungbedingung wären, wird durch die Sprungentscheidung S3 zwar entschieden, daß gesprungen werden muß - es werden jedoch trotzdem zunächst jene nächsten, bei erfüllter Sprungbedingung durchzuführenden Befehle B4', B5' durchgeführt, welche ohne Sprung in den Speicher geschrieben sind, vgl. Fig. 1 und 3. Erst später werden die nur durch Sprung erreichbaren Befehle B6'., B7' usw. durchgeführt. Der Sprung erfolgt daher eigentlich nicht zum nächsten nach der Sprungents che idung bei erfüllter Sprungbedingung durchzuführenden Befehl B4', sondern zum (x+1)-ten Befehl B6' nach der Sprungentscheidung bei erfüllter Sprungbedingung, vgl. Fig. 1 und 3, Entsprechendes gilt für x>2.By this writing the next, after a fulfilled jump condition Commands to be carried out Bg, B5 'in such a way as if they were commands in the case of non-fulfilled Jump condition, it is decided by the jump decision S3 that must be jumped - however, the next one will still be used first, if the one is fulfilled Jump condition to be carried out commands B4 ', B5' carried out without a jump are written in the memory, see Fig. 1 and 3. Only later will the only commands B6 '., B7' etc. which can be reached by jump are carried out. The jump takes place therefore actually not to the next one after the jump decision if fulfilled Jump condition command B4 'to be carried out, but to the (x + 1) -th command B6' after the jump decision when the jump condition is fulfilled, see FIGS. 1 and 3, the same applies to x> 2.

Durch diese besondere Art, die bei erfüllter Sprungbsdingung durchzuführenden nächsten Befehle B4', B5' in den Speicher einzuschreiben, hat diese Ausführung der Brfindung neben der Einsparung von Pausen den zusätzlichen Vorteil, daß die durch Sprung erreichten späteren Befehle B6', B7' usw. in beliebigen Speicherblöcken SB - nämlich beim Befehl B6' beginnend mit einem beliebigen Speicherblock, z.B. mit dem Speicherblock SB2 - zyklisch nacheinander eingeschrieben werden können. Diese Befehle B6', B7' usw. müssen also nicht, bezogen auf den bedingten Sprungbefehl S3, mit einem bestimmten Speicherblock beginnend, in den Speicher eingeschrieben werden. Diese Ausführung erleichtert daher die Programmierung des Speichers und ernöglicht zudem, alle Speicherblöcke des Speichers so auszunutzen, daß keine leeren Speicherplätze zwischen den einzelnen gespeicherten Programmabschnitten eingefügt sind.Through this special way of doing that when the jump assignment has been fulfilled To write the next instructions B4 ', B5' into the memory, this execution of the In addition to the saving of breaks, the additional advantage of being through Jump reached later commands B6 ', B7' etc. in any memory blocks SB - namely with command B6 'starting with any memory block, e.g. with the memory block SB2 - can be written cyclically one after the other. These Commands B6 ', B7' etc. do not have to be related to the conditional jump command S3, starting with a specific memory block, is written into the memory will. This design therefore facilitates the programming of the memory and It also enables all memory blocks of the memory to be used so that none are empty Storage locations inserted between the individual saved program sections are.

Dies wird nun insbesondere anhand von Figur 3 näher erläutert.This will now be explained in more detail in particular with reference to FIG.

Die rechtzeitige Bereitstellung der insgesamt 2x bei erfüllter und nicht erfüllter Sprungbedingung vor der Sprungentscheidung zu adressierenden Befehle B4, B5, B41, B5' wird bei dieser Ausführung dadurch erreicht, daß in den Speicherblöcken die nächsten x nach einer erfüllten Sprungbedingung durchzuführenden Befehle B4', B51 zusammen mit den nächsten x bei nicht erfüllter Sprungbedingung durchzuführenden Befehle B, B5 zyklisch nacheinander in den insgesamt 2x verschiedenen Speicherblöcken - also in einer einzigen Zeile Zm des Speichers oder höchstens in zwei aufeinanderfolgenden Zeilen Zm, Zmfl des Speichers - eingeschrieben sind, so daß ein Sprung in andere Speichers reiche zur Zeile Zy zum Lesen der nach der Sprungentscheidung bei erfüllter Sprungbedingung durchzuführenden Befehlen B4', B5' unnötig ist. Das Lesen dieser 2x nächsten aufeinanderfolgenden Befehle B4, B5, B4', B5' ist spätestens x Taktperioden vor dem Löschen des Sprungbefehls S3 im Befehlsregister BR einzuleiten.The timely provision of a total of 2x with fulfilled and Instructions to be addressed if the jump condition is not fulfilled before the jump decision B4, B5, B41, B5 'is achieved in this embodiment in that in the memory blocks the next x commands to be executed after a jump condition has been fulfilled B4 ', B51 to be carried out together with the next x if the jump condition is not fulfilled Commands B, B5 cyclically one after the other in the total of 2x different memory blocks - So in a single line Zm of the memory or at most in two successive ones Lines Zm, Zmfl of the memory - are written, so that a jump into others Memory reach to line Zy to read the after the jump decision If the jump condition is fulfilled, commands B4 ', B5' are unnecessary. That Reading of these 2x next consecutive commands B4, B5, B4 ', B5' is at the latest x to initiate clock periods before deleting the jump instruction S3 in the instruction register BR.

Daher wird jeder Speicherblock SB durch seinen Befehlszähler BZ sofort neu adressiert, sobald der Ausgang des Speicherblocks nicht mehr den bisherigen Befehl abgeben muß. Wegen der normalerweise zyklischen Reihenfolge der Adressierung der 2x Speicherblöcke SB - alle 2x Perioden wird der gleiche Speicherblock adressiert - ist normalerweise sichergestellt, daß während der Löschung eines Befehls B1 im Befehlsregister die darauffolgend eingeschriebenen x+1 Befehle B2, 53, B4 an den Speicherausgängen, hier Puffern P, in sofort abrufbarer Form bereitgestellt sind. Weitere x-l als nächste eingeschriebene Befehle, hier B5', sind mindestens adressiert, wenn nicht sogar bereits bereigestellt, wie bei der in Fig. 3 gezeigten 2x statt nur x+1 Speicherblöcke enthaltenden Ausführung.Therefore, each memory block SB becomes instantaneous by its instruction counter BZ re-addressed as soon as the output of the memory block no longer corresponds to the previous one Must give orders. Because of the normally cyclical order of addressing the 2x memory blocks SB - the same memory block is addressed every 2x periods - it is normally ensured that during the deletion of an instruction B1 in the Command register the subsequently written x + 1 commands B2, 53, B4 to the Memory outputs, here buffers P, are provided in a form that can be called up immediately. Further x-l as the next written commands, here B5 ', are at least addressed, if not already provided, as in the case of the 2x shown in FIG. 3 Execution containing only x + 1 memory blocks.

Daher sind während der Sprungentscheidung S3, also etwa beim Löschen des Befehls 53 im Befehlsregister BR, an den Speicherblockausgängen, hier in den Puffern P3, P4, Pl, jeweils mindestens insgesamt x+1 nächste Befehle B41, B5', B4 möglichst aber alle 2x Befehle Bs, B5, B4', B5t in sofort abrufbarer Form bereitgestellt und der Rest der 2x nächsten Befehle, nämlich x#-#1 Befehle, hier nur B5, ist m.indestens adressiert und wird schon aus den sie speichernden Speicherblöcken, hier SB2 gelesen, was spätestens nach x - 1 Taktperioden beendet ist. Das Lesen aller 2x Befehle B4, B5 B4', B5? ist also spätestens während der Sprungentscheidung S3 eingeleitet, wobei mehr als die Hälfte dieser Befehle schon während der Sprungentscheidung 53 in sofort abrufbarer Form an den Speicherblockausgängen bereitgestellt sind. Daher wird der Sprung sofort nach der Sprungentscheidung in Wirklichkeit nicht zum nächsten #urchzuführenden Befehl B4' durchgeführt - dieser nächste Befehl B4' ist ja bereits an einem Speicherblockausgang in sofort abrufbarer Form bereitgestellt und daher ohne Sprung erreichbar. In Wirklichkeit wird sofort nach der Sprungentscheidung ein Sprung zum (x+1)ten Befehl, hier B6', durch Adressierung von B6' durchgeführt und damit sofort das Lesen dieses Befehls B6' eingeleitet, weil die dazwischen durchzuführenden x Befehle, hier B4l, B5', sogar schon vor Beendigung der Sprungentscheidung 53 adressiert und bereitgestellt waren. Der (x-Z1)te Befehl B6' nach dem Sprungbefehl S3 kann in einem beliebigen der Speicherblöcke SEI bis SB4 eingeschrIeben sein, weil bereits mit Beendigung der Sprungentscheidung S3 alle x bei erfüllter Sprungbedingung wahrend der x nächsten Taktperioden durchzuführenden nächsten Befehle, hier B4', B5', in sofort abrufbarer Form in den Puffern p bereitgestellt sind Aus diesem Grunde können gleichzeitig mit B6' auch die späteren Befehle B7', B8' und B9' adressiert werdene Eine besondere Ausführung der zuletzt genannten Ausführung ist in bigo 3 gezeigt, Die Befehle B1, B2, S3 sind in den Zeilen Zm, Zm+1 der Speicherblöcke SB eingeschrieben. Hier sind die x nächsten bei erfüllter Sprungbedingung durchzuführenden Befehle B4', B5' wie Befehle bei nicht erfüllter Sprungbedingung unmittelbar nach dem Sprungbefehl S3 in diesen Speicher eingeschrieben, hier nämlich sogar noch in die gleiche Zeile Zm+1. Bei anderen Ausführungen der Erfindung haben die x nächsten bei erfüllter Sprungbedingung durchzufWhrenden, ohne Sprung eingeschriebenen Befehle B4', B5' sowie der erste bei nichterfüllter Sprungbedinguiig durch zuführende Befehl B4 untereinander eine beliebige andere Reihenfolge, z.B. S3, B5', B4, B4'. Sie sind jedoch als ganzes unmittelbar hintereinander nach dem Sprungbefehl S3 in den Speicher eingeschrieben. Bei erfüllter Sprung dingung kann bei allen diesen Ausführungen zuerst der ohne Sprung eingeschriebene Befehl B4' und B5' ohne Pause durchgeführt werden, bevor die durch Sprung in andere Speicherbereiche erreichbaren Befehle B6', B7', usw. durchgeführt werden. Bei nichterfüllter Sprungbedingung werden die wie bei nichterfüllter Sprungbedingung behandelten, jedoch nur bei erfüllter Sprungbedingung durchzuführenden Befehle B4','B5' übergangen und es wird unmittelbar der ohne Sprung eingeschriebene, nächstebei nichterfüllter Sprungbedingung durchzuführende Befehl B4 durchgeführt, der schon während der Sprungentscheidung in sofort abrufbarer Form am Speicherblockausgang bzw. im Puffer P7 bereitgeatellt ist.Therefore, S3 is during the jump decision, for example when deleting of the command 53 in the command register BR, at the memory block outputs, here in the Buffers P3, P4, Pl, each at least a total of x + 1 next commands B41, B5 ', B4 if possible, however, all 2x commands Bs, B5, B4 ', B5t are provided in a form that can be called up immediately and the rest of the 2x next commands, namely x # - # 1 commands, here only B5, is at least addressed and is already read from the memory blocks storing them, here SB2, which is finished after x - 1 clock periods at the latest. Reading all 2x commands B4, B5 B4 ', B5? is therefore initiated at the latest during the jump decision S3, where more than half of these commands already during jump decision 53 in immediately retrievable form provided at the memory block outputs are. Therefore, immediately after the jump decision, the jump does not actually become a next command to be carried out B4 '- this next command is B4' yes already provided at a memory block output in a form that can be called up immediately and therefore accessible without a jump. In reality it is made immediately after the jump decision a jump to the (x + 1) th command, here B6 ', carried out by addressing B6' and thus the reading of this command B6 'is initiated immediately because the intervening x commands, here B4l, B5 ', addressed even before the jump decision 53 was completed and were provided. The (x-Z1) th command B6 'after the jump command S3 can in any one of the memory blocks SEI to SB4, because already with the termination of the jump decision S3 all x while the jump condition is fulfilled of the next x next instructions to be carried out, here B4 ', B5', in immediately retrievable form are provided in the buffers p For this reason can the later commands B7 ', B8' and B9 'can also be addressed at the same time as B6' A special version of the last mentioned version is shown in bigo 3, The commands B1, B2, S3 are written in the lines Zm, Zm + 1 of the memory blocks SB. Here are the x next commands to be executed when the jump condition is fulfilled B4 ', B5' like commands if the jump condition is not fulfilled immediately after the jump command S3 is written into this memory, namely here even in the same line Zm + 1. In other embodiments of the invention, the x have the closest when met Jump condition to be carried out, instructions written without a jump B4 ', B5' as well as the first command B4 to be added to each other if the jump condition is not met any other order, e.g. S3, B5 ', B4, B4'. However, they are as a whole written into the memory immediately one after the other after the jump instruction S3. When the jump is fulfilled condition can apply to all of these versions first the command B4 'and B5' written without a jump carried out without a pause before the commands B6 ', which can be reached by jumping to other memory areas, B7 ', etc. can be performed. If the jump condition is not met, the like treated if the jump condition is not met, but only if the jump condition is met Commands B4 ',' B5 'to be carried out are skipped and the one without a jump is immediately carried out written command to be executed next if the jump condition is not met B4 carried out, which can be called up immediately during the jump decision is made available at the memory block output or in the buffer P7.

Die Reihenfolge der Speicherung der während der Spfliiigentscheidung in sofort abrufbarer Form bereitgestellten Befehle B4', B51, B4 evtl. noch B5 kann an sich beliebig gewanl werden. So kann z.B. eine Reihenfolge S3-B4'-B5'-B4-B5-B6 usw., vergl. Fig. 3 oder 53-B5'-B4'-B4B5-B6 usw.The order of storage of the rules during the decision Commands B4 ', B51, B4 made available in immediately retrievable form, possibly still B5 can be arbitrarily wanl. For example, a sequence S3-B4'-B5'-B4-B5-B6 etc., see Fig. 3 or 53-B5'-B4'-B4B5-B6 etc.

oder auch eine andere Reihenfolge dieser nächsten bei erfüllter Sprungbedingung sowie der ersten bei nicht erfüllter Sprungbedingung durchzufu1##renden Befehle B4, B4', B5 beim Einschreiben in die Speicherblöcke SB gewählt werden.or a different order of these next if the jump condition is fulfilled as well as the first commands to be executed if the jump condition is not fulfilled B4, B4 ', B5 are selected when writing into the memory blocks SB.

Es ist jedoch günstig, für alle in einem einzigen Speicher eingeschriebenen bedingten Sprungbefehle S3 jeweils die gleiche Reihenfolge, also z.B. die in Fig. 3 gezeigte Reihenfolge, zu wählen. Da alle nächsten x bei erfüllter Sprungbedingung durchzuführenden Befehle bei jeder dieser gewählten Reihenfolgen schon während der Sprungentscheidung in sofort abrufbarer orm an den Speicherblockausgängen bereitstehen, kann der (x+l)-te bei erfüllter Sprungbedingung durchzuführende Befehl, vergl. B6', in irgendeinem beliebigen der Speicherblöcke eingeschrieben sein, da der Eefehlszähler eines jeden Speicherblocks sofort nach der Sprungentscheidung auf diesen (x+1)ten Befehl eingestellt werden darf, ohne daß die kontinuierliche Durchführung all dieser nach dem Sprung durchzuführende# Befehle gefährdet ist.However, it is convenient for all of them to be written into a single memory conditional jump commands S3 each have the same sequence, e.g. the sequence shown in Fig. 3 order shown to choose. Since all next x when the jump condition is fulfilled commands to be carried out for each of these selected sequences during the Jump decisions are available at the memory block outputs in a format that can be called up immediately, the (x + l) th command to be executed when the jump condition is fulfilled, see B6 ', be written in any of the memory blocks as the instruction counter of each memory block immediately after the decision to jump to this (x + 1) th Command may be set without the continuous execution all of these # commands to be executed after the jump are at risk.

Eine Voraussetzung für diese Kontinuität der Durchführung ist, wie bereits erwähnt, bei dem in Fig. 3 gezeigten Ausführungsbeispiel, daß auf den bedingten Sprungbefehl nicht unmittelbar ein weiterer bedingter Sprungbefehl folgt, wenn nur 2x Speicherblöcke angebracht sind oder wenn die Puffer P für sich jeweils nur einen einzigen Befehl speichern können oder wenn keine Kontrolleinheit KE im voraus einen Warnimpuls erzeugt, welcher eine Vorankündigung der demnächst durchzuführenden Sprungentscheidung darstellt. Falls man jedoch mehr als 2x Speicherblöcke, insbesondere 2x+1#2 verschiedene Speicherblöcke - bei X = 2 also 6 Speicherblöcke -anbringt, wird erreichbar, daß beliebig viele Sprungbefehle beliebig aufeinander folgen können, ohne daß Pausen bei der Durchführung nötig werden.A requirement for this continuity of implementation is how already mentioned, in the embodiment shown in Fig. 3, that on the conditional Jump command not immediately followed by another conditional jump command, if only 2x memory blocks are attached or if the buffer P is only one for itself Can save a single command or if there is no control unit KE in advance A warning pulse is generated which gives advance notice of the next jump decision to be made represents. However, if you have more than 2x memory blocks, especially 2x + 1 # 2 different Memory blocks - with X = 2 that is 6 memory blocks - it is possible to achieve that Any number of jump commands can follow one another without any pauses become necessary during implementation.

Soll nach einer Sprungentscheidung S3 nitt gesprungen werden, können sofort alle späteren Befehle B6, B7 - eventuell auch B5, falls er noch nicht adressiert sein sollte - sofort adresw siert und damit deren Lesen eingeleitet werden.If after a jump decision S3 it is not necessary to jump, can Immediately all subsequent commands B6, B7 - possibly also B5, if it has not yet been addressed should be - addressed immediately, thus initiating their reading.

Hat der Speicher weniger als 2x Speicherblöcke SB,- so werden bei erfüllter Sprungbedingung noch nicht alle Lesevorgänge beim Lesen der Befehle aus dem Speicher abgeschlossen sein.If the memory has less than 2x memory blocks SB, - at If the jump condition is fulfilled, not all read processes are completed when reading the commands the memory to be completed.

in einigen ihrer Speicherblöcken herrscht ein Einschwingzustand.some of their memory blocks are in a settling state.

Entsprechend sind bei erfüllter oder nicht erfüllter Sprungbedingung hier noch kurze Pausen nötig. Bei diesen noch nicht abschließend gelesenen Befehlen handelt es sich jedoch z.B.Correspondingly, if the jump condition is fulfilled or not fulfilled short breaks are necessary here. For these commands that have not yet been finally read however, it is e.g.

nur um bei erfüllter Sprungbedingung durchzuführende Befehle, die oft wegen der Nichterfüllung der Sprungbedingung nicht mehr interessieren. Daher können die betreffenden Speicherblöcke noch während ihres bisherigen Einschwingzustandes neu adressiert werden. Daher können sofort nach der Durchführung der Sprungentscheidung alle Speicherblöcke gleichzeitig entsprechende für die späteren bei erfüllter Sprungbedingung durchzuführenden Befehle B4', B5', B6', evtl. noch B7'usw.only in order to execute commands that often no longer of interest due to the non-fulfillment of the jump condition. Therefore the relevant memory blocks can still be used during their previous settling state be re-addressed. Therefore, immediately after the implementation the Jump decision all memory blocks at the same time, corresponding for the later ones If the jump condition is fulfilled, commands B4 ', B5', B6 ', possibly still to be carried out B7 'etc.

oder für die späteren bei nichterfüllter Sprungbedingung durchzuführenden Befehle B4, B5, 136, evtl. noch B7 usw.or for the later ones to be carried out if the jump condition is not met Commands B4, B5, 136, possibly also B7 etc.

adressiert sein, nämlich für so viele Befehle, als Speicherblöcke SB vorhanden sind.be addressed, namely for as many instructions as memory blocks SB are present.

In Fig. 4 ist zur weiteren Veranschaulichung eine Übersicht über den zeitlichen Verlauf der verschiedenen Vorgänge in dem in Fig. 3 gezeigten Speicher beim Lesen des in Fig. 1 gezeigten Programmes dargestellt. In der linken Spalte sind die Nu.mrmern Tx der Taktimpulse angegeben, in denen die einzelnen in den Zeilen der hier gezeigten Matrix angegebenen Vorgänge erfolgen. In der zweiten Spalte ist angegeben, welcher Befehl bei der Vorderflanke dieses Taktimpulses Tx gelWade im Befehls zähler BZ adressiert ist, also aus dem Speicher zu lesen begonnen wird. In der dritten Spalte ist angegeben, welcher Befehl oft zusätzlich zu darüberstehenden Befehlen nunmehr ab Ende des Taktimpulses Tx am Speicherblockausgang in sofort abrufbarer Form bereitgestellt ist. in der vierten Spalte ist angegeben, welcher Befehl bei der Vorderflanke des Tak'cimpulses Tx in schrieben wird. In der Sünfteil Spalte ist angegeben, welcher Befehl als letzter Befehl vor Beginn des Taktimpulses Tx durchgeführt wurde. In der sechsten Spalte ist angegeben, ob eine erfüllte Sprungbedingung #~0") oder eine nichterfüllte Sprungbedingung ("1") vor Beginn des Taktimpulses Tx festgestellt wurde.In Fig. 4 is an overview of the for further illustration Temporal progression of the various processes in the memory shown in FIG. 3 when reading the program shown in FIG. In the left column the numbers Tx of the clock pulses are given in which the individual in the lines the matrix shown here. In the second column is indicated which command on the leading edge of this clock pulse Tx loaded im Command counter BZ is addressed, so reading from the memory is started. The third column indicates which command is often in addition to the above Commands can now be called up immediately from the end of the clock pulse Tx at the memory block output Form is provided. the fourth column indicates which command is used for the leading edge of the Tak'c pulse Tx is written in. In the fifth part column indicates which command is the last command before the start of the clock pulse Tx was carried out. The sixth column indicates whether a jump condition has been fulfilled # ~ 0 ") or a non-fulfilled jump condition (" 1 ") before the start of the clock pulse Tx was detected.

Bei der Vorderflanke des Taktimpulses Tn wird also der Sprungbefenl S3 in das Befehlsregister BR, vergl. Fig. 3, eingeschrieben, so daß, von dort aus gesteuert, während dieses Taktimpulses Tn die Sprungentscheidung, z.B. in einer Sprunglogik der Zentraleinheit, durchgeführt wird. Diese Sprungentscheidung muß spätestens kurz vor Beginn des nächsten Taktimpulses Tn+1 getroffen werden, vergl. die fünfte Spalte "Durchführungsende" Eo Spätestens sobald diese Entscheidung getroffen wird, ist in sofort abrufbarer Form der Befehl B4, 34', 35' bereitgestellt, vergl. die dritte Spalte "Bereitstellung" BS, so daß mit Beginn des nächsten Taktimpulses Tnl entweder der bei. nichterfüllter Sprungbedingung, vergl. "0" in der sechsten Spalte "Springen" SP, durchzuführende Befehl B4 oder der bei erfüllter Sprurgbedingung, vergl, "1" in der Spalte SP, durchzuführende Befehl B4' aus dem am Ausgang des betreffenden Speicherblocks angebrachten Puffer P3 in das Befehlsregister BR übernommen werden kann. Hierzu steuert die Sprunglogik das Flipflop SP, vergl Fig. 3, in den Zustand 0, falls nicht zu springen ist, oder in den Zustand 1, falls zu springen ist entsprechend der Angabe in der Spalte SP. Dieses Flipflop SP steuert seinerseits das Befehlsregister BR, indem dieses Befehl register entweder als den nächsten Befehl den Befehl 34 bei erfüllter Sprungbedingung aus dem Puffer Pl, oder als den nächsten Befehl den Befehl 341 aus dem Puffer P3 abholt.At the leading edge of the clock pulse Tn the jump is triggered S3 is written into the command register BR, see FIG. 3, so that from there controlled, during this clock pulse Tn the jump decision, e.g. in a Jump logic of the central unit is carried out. This jump decision must be met shortly before the start of the next clock pulse Tn + 1 at the latest, cf. the fifth column "end of implementation" Eo As soon as this decision is made at the latest met is, the command B4, 34 ', 35' is provided in immediately retrievable form, cf. the third column "Provision" BS, so that at the beginning of the next clock pulse Tnl either the at. unsatisfied jump condition, see "0" in the sixth "Jump" column SP, command B4 to be carried out or the jump condition to be carried out, compare, "1" in the column SP, command B4 'to be carried out from the at the output of the relevant Buffer P3 attached to memory blocks can be transferred to the command register BR can. For this purpose, the jump logic controls the flip-flop SP, see FIG. 3, in the state 0 if there is not to be jumped, or to state 1 if there is to be a jump accordingly the information in the column SP. This flip-flop SP in turn controls the command register BR by using this command register either as the next command command 34 if the jump condition is fulfilled from the buffer P1, or as the next command the Fetches command 341 from buffer P3.

Die übrigen in Fig. 4 gemachten Angaben betreffen die ent- -sprechenden Vorgänge bei den übrigen Befehlen des in Fig. 1 schematisch gezeigten Programmes während der übrigen ~1aktimpulse Tx.The other details given in FIG. 4 relate to the corresponding ones Processes for the other instructions of the program shown schematically in FIG during the remaining ~ 1 clock pulses Tx.

Bei dem in Fig. 3 gezeigten Ausführungsbeispiel ist zusätzlich ein zentraler Zwischenpuffer ZP angebracht, welcher jeweils einem der Speicherblöcke SB zugeordnet werden kann, vgl.In the embodiment shown in Fig. 3 is also a central intermediate buffer ZP attached, each of which is one of the memory blocks SB can be assigned, cf.

Fig, 3, und in welchem jeweils der letzte ohne Sprung einge schriebene, jedoch nur bei erfüllter Sprungbedingung durchzuführende Befehl, hier 35?, zwischengespeichert wird, falls ein Sprungbefehl S3 vorliegt. Auf diese Weise ist es möglich, bei erfüllter Sprungbedingung sofort nach der Sprungentschei dung S3 auch jenen Speicherblock SB neu zu adressieren, in welchem dieser Befehl B51 eingeschrieben war. Auf diese Weise kann auch der nur bei nicht erfüllter Sprungbedingung durchzuführende Befehl B7, vergl. Fig. 3, ohne Pause aus dem Speicher gelesen werden, und zwar spätestens sobald die Sprungentscheidung durchgeführt wird. Das Flipflop SP kann in seinem 1-Zustand den im Zwischenpuffer ZP zwischengespeicherten Befehl rechtzeitig an das Befehlsregister BR weiterleiten. Man kann sogar vorsorglich, unabhängig vom Vorliegen eines Sprungbzfehls S3, den jeweils an solcher Stelle gelesenen Befehl, daß er dem letzten ohne Sprung eingeschriebenen Befehl B5 1 entspricht, in dem Zwischenspeicher ZF zwischenspeichern.Fig, 3, and in which the last one written without a jump, However, the command to be carried out only when the jump condition is fulfilled, here 35 ?, is buffered if a jump instruction S3 is present. In this way it is possible to be fulfilled Jump condition immediately after the jump decision S3 also that memory block To re-address SB in which this command B51 was written. To this The instruction to be executed only if the jump condition is not fulfilled can also be used B7, see FIG. 3, without a break from the Memory are read, at the latest as soon as the jump decision is made. The flip-flop In its 1 state, SP can use the command temporarily stored in the intermediate buffer ZP forward to the command register BR in good time. You can even take a precautionary measure regardless of the presence of a jump number S3, the one read at such a point Command that it corresponds to the last command B5 1 written in without a jump, buffer in the buffer memory ZF.

Es können zusätzlich weitere solche zentrale Zwischenpuffer ZP angebracht werden, besonders falls die Zugriffszeit mehr als zwei Taktperioden beträgt, Bei dieser Ausführung kann also z.B. vorgesehen werden, daß während der Sprungentscheidung die letzten z-1 ohne Sprung eingeschriebenen, jedoch nur bei erfüllter Sprungbedingung durchzuftihrenden Befehle in x-1 verschiedenen Zwischenpuffern ZP zwischengespeichert werden.Additional such central intermediate buffers ZP can also be attached especially if the access time is more than two clock periods, Bei In this embodiment it can be provided, for example, that during the jump decision the last z-1 written without a jump, but only if the jump condition is met Commands to be carried out are temporarily stored in x-1 different intermediate buffers ZP will.

Auf diese Weise können die zugehörigen Speicherblöcke SB, in denen diese in den Zwischenpuffern ZP zliischengespeicherten Befehle vorher gespeichert waren, sofort nach der Sprungentscheidung oder auch sofort ab der Zwischenspeicherung im Zwischenpuffer ZP neu adressiert erden, Dementsprechend wird bei dem in Fig, 4 gezeigten Beispiel bei Beginn des Taktimpulses Tn+1 gleichzeitig mit dem Lesen der Befehle R69 B7, B8 oder gleichzeitig mit dem Lesen der in anderen Speicherbereichen gespeicherten, nur durch Sprung erreichbaren Befehle B6#, s B7', B81 begonnen, je nachdem, ob die Spflingbedingung erfüllt oder nicht erfüllt war - und diese Adressierung führt nicht zu einem Verlust der nun in den Zwischenpuffern ZP gespeicherten Befehle.In this way, the associated memory blocks SB in which these commands, which are temporarily stored in the intermediate buffers ZP, are stored beforehand were, immediately after the jump decision or immediately after the intermediate storage ground newly addressed in the intermediate buffer ZP. 4 at the beginning of the clock pulse Tn + 1 at the same time as reading of the commands R69 B7, B8 or at the same time as reading the in other memory areas stored commands B6 #, s B7 ', B81, which can only be reached by jump, started each according to whether the spfling condition was met or not - and this addressing does not lead to a loss of the commands now stored in the intermediate buffers ZP.

Unbedingte Sprungbefehle sind bekanntlich ähnlich wie bedingte Sprungbefehle zu betrachten, mit dem Unterschied, daß der Inhalt der Befehlszähler sicher nicht mehr lau-Send gleichmäßig um eine Einheit erhöht wird, sondern daß eine entsprechende andere neue Sprungadresse in den Befehlszähler BZ einzuschreiben ist. Das Flipflop SP wird also bei der in Fig. 3 gezeigten Ausführung dementsprechend seinen 1-Zustand annehmen und im Speicher wird in Wirklichkeit dann bereits auf den (x+1)ten späteren Befehl gesprungen, falls die x nächsten, unmittelbar nach dem unbedingten Sprungbefehl durchzuführenden Befehle ohne Sprung wie Befehle bei nichterfüllter Sprungbedingung unmittelbar beim Sprungbefehl in den Speicher eingeschrieben sind.Unconditional jump commands are known to be similar to conditional jump commands to consider, with the difference that the content of the instruction counter is certainly not more lau-send is increased evenly by one unit, but that one appropriate another new jump address is to be written into the command counter BZ. The flip-flop In the embodiment shown in FIG. 3, SP accordingly becomes its 1 state suppose and in the memory is in reality then already on the (x + 1) th later Command jumped, if the x next, immediately after the unconditional jump command commands to be carried out without a jump like commands if the jump condition is not met are written into the memory immediately after the jump command.

In Fig 5 ist eine weitere Ausführung der Erfindung gezeigt.In Fig. 5 a further embodiment of the invention is shown.

Sie unterscheidet sich von den anderen bisher erläuterten Ausführungen vor allem durch die Anbringung der hier nur zwei, wahlweise beliebigen Speicherblöcken zugeordneten Befehls zähler BZO und BZ1. Im übrigen viurde der Aufbau ähnlich wie bei der in Fig.# gezeigten A.usführung gewählt, so daß sich weitgehend eine Beschreibun der Details der in #ig.5 gezeigten Ausführung enjbrigt. Hier sei nur auf die wesentlichen Unterschiede hingewie sen.It differs from the other versions explained so far above all by attaching the only two memory blocks that you can choose from here assigned command counters BZO and BZ1. Otherwise the structure was similar to selected in the A. embodiment shown in Fig. #, so that largely a description the details of the design shown in # ig.5 are required. Let me just focus on the essentials Differences noted.

Bei der in Fig.5 gezeigten Ausführung sind auch als Beispiele Gatter gezeigt,-.velche als Schalter zur Übertragung von Befehlen, Adressen und ähnlichen Informationen dienen. Ähnliche Gatter können auch zum Schalten in den anderen Ausführungen angebracht werden, sie sind jedoch wegen der Übersichtlichkeit in den anderen Figuren weggelassen.In the embodiment shown in FIG. 5, there are also gates as examples shown -. velche as a switch for the transmission of commands, addresses and the like Information serve. Similar gates can also be used for switching in the other versions may be attached, but they are in the other figures for the sake of clarity omitted.

Die in Fig. 5 gezeigte Ausführung enthält also ebenfalls vier Speicherblöcke SB, welche jedoch hier keine besonderen Puffer P an ihren Ausgängen A aufweisen, weil im vorliegenden Fall davon ausgegangen wurde, daß die Speicherblöcke SB an ihren Ausgängen A die Befehle auch ohne Einfügung von Puffern P ausreichend lange mit ausreichender Amplitude bereitstellen.The embodiment shown in FIG. 5 also contains four memory blocks SB, which, however, have no special buffers P at their outputs A, because in the present case it was assumed that the memory blocks SB to the commands at their outputs A for a sufficiently long time even without the insertion of buffers P. provide with sufficient amplitude.

Der 7swi0chenpuffer ZP ist wahlweise jedem der Speicherblöcke SB zuzuordnen, so daß in ihm Befehle aus einem beliebigen Spelcherblock SB zwischengespeichert werden können. Am Ausgang des Befehlsregisters BR ist ein Dekodierer Dek angebracht, welcher die im Befehlsregister BR eingeschriebenen Befehle dekodiert und in dekodierter Form am Speicherausgang SA abgibt.The 7swi0chenbuffer ZP can optionally be assigned to each of the memory blocks SB, so that commands from any memory block SB are temporarily stored in it can be. A decoder Dek is attached to the output of the command register BR, which decodes and decodes the commands written in the command register BR Form at the memory output SA outputs.

Welcher der vier Speicherbl.öcke S3 mit dem zentralen Zwischen-Puffer ZP verbunden wird, steuert das Rilfsadreßregister HlEAR, in welchem die Adresse des betreffenden Speicherblocks SB eingeschrieben ist. Dieses Hilfsadreßregister HMAR wird hierzu seinerseits von den Befehlszählern so gesteuert, daß in diesem Hilfsadreßregister jeweils der übernächste Speicherblock SB - bezogen auf jenen Speicherblock SB, aus welchem der soeben im Befehlsregister BR eingeschriebene Befehl gelesen wurde - eingeschrieben ist, vgl. B5' in Bezug auf 53 in Fig03.Which of the four storage blocks S3 with the central intermediate buffer ZP is connected, controls the auxiliary address register HlEAR, in which the address of the relevant memory block SB is written. This auxiliary address register HMAR is in turn controlled by the command counter so that in this Auxiliary address register the next but one memory block SB - based on that one Memory block SB from which the command just written into the command register BR has been read - is written in, see B5 'with reference to 53 in Fig. 03.

den den Befehlszählern BZO, BZ1 sind jeweils die Adressen jener beiden aufeinanderfolgenden Zeilen Zx, Zx + 1 eingeschrieben, aus welchen die nächsten Befehle jeweils zu lesen sind. Da gleichzeitig zu lesende Befehle manchmal nicht nur in einer einzigen Zeile der Speicherblöcke, vgl. Fig sondern manchmal in zwei aufeinanderfolgenden Zeile dieser Speicherblöcke SB eingeschrieben sind, sind hier zwei verschiedene Befehlszähler BZ19 BZO angebracht, die aber wahlweise jedem der Speicherblöcke SB zugeordnet werden. Im Befehlszähler BZO ist nämlich jeweils die Adresse jener Zeile eingeschrieben, welche um eine Einheit höher ist als die im Befehlszähler BZl eingeschriebene Zeilen adresse, vgl. die Einheit Addi Der Befehlezähler BZ1 kann sogar durch einen gewöhnlichen Puffer gebildet werden, der die Adresse der vorgehenden Zeile, die vorher im Zähler BZO stand, speichert.the command counters BZO, BZ1 are each the addresses of those two consecutive lines Zx, Zx + 1 written, from which the next Commands are to be read in each case. Since commands to be read at the same time are sometimes not only in a single line of the memory blocks, see Fig. but sometimes in two consecutive line of these memory blocks SB are written here two different command counters BZ19 BZO attached, but optionally each of the Memory blocks SB are assigned. In the command counter BZO is namely in each case the The address of the line which is one unit higher than that in the Command counter BZl inscribed line address, see the unit Addi The command counter BZ1 can even be formed by an ordinary buffer that contains the address of the previous line that was previously in the counter BZO.

Zu-den Befehlszählern gehören auch die vier Flip-Flops BZ21 bis BZ24. Diese Flip-Flops sind rndividueGl den einzelnen Speicherblöcken fest zugeordnet 4 In diese Flip-Flops wird eine 0 eingeschrieben, wenn der zugehörige Speicherblock SB vom Befehlszähler BZO gesteuert werden soll. In diese Flip-Flops wird jedoch eine 1 eingeschrieben} falls der zugeordnete Speicherblock SB vom Befehlezähler BZO adressiert werden soll.The command counters also include the four flip-flops BZ21 to BZ24. These flip-flops are permanently assigned to the individual memory blocks 4 A 0 is written into these flip-flops if the associated memory block SB is to be controlled by the command counter BZO. However, in these flip-flops a 1 written} if the assigned memory block SB from the command counter BZO is to be addressed.

Beim zyklischen aufeinanderfolgenden lesen der in die Speicherblöcke SB eingeschriebenen Befehle werden also normalerweise zuerst das Flip-Plop BZ21, beim nächsten Taktimpuls das Flip-Flop BZ22, beim nächsten Taktimpuls das Flipflop BZ23 und beim nächsten Taktimpuls das Flipflop BZ24 in seinen 1-Zustand gesteuert. Dann werden die Adressen in den Befehlszählern BZO und BZ1 um eine Einheit vergrößert und gleichzeitig alle Flip-Flops BZ21 bis BZ24 in ihren 0-Zustand gesteuert. Auf diese Weise adressieren nur zwei Befehlszähler BZO, BZ1 die insgesamt vier Speicherblöcke SBl bis SB), wobei jeder der Befehlszähler BZO, B31 wahlweise jedem beliebigen der Speicherblöcke 5131 bis SB4. mit Hilfe der Flip-Flops BZ21 bis BZ24 zugeordnet wird .With cyclic successive reading of the into the memory blocks SB-inscribed commands are so normally first that Flip-flop BZ21, with the next clock pulse the flip-flop BZ22, with the next clock pulse the flip-flop BZ23 and at the next clock pulse the flip-flop BZ24 in its 1 state controlled. Then the addresses in the command counters BZO and BZ1 are increased by one unit enlarged and at the same time all flip-flops BZ21 to BZ24 controlled in their 0 state. In this way, only two instruction counters BZO, BZ1 address the total of four memory blocks SBl to SB), each of the command counters BZO, B31 optionally any of the Memory blocks 5131 through SB4. is assigned with the help of the flip-flops BZ21 to BZ24 .

Gleichzeitig mit der Steuerung der Flip flops BZ21 bis BZ24 wird der Inhalt des Hilfsadreßregisters HhfAR entsprechend eingestellt ~welcher der Adresse des letzten, ohne Sprung eingeschriebenen, bei erfüllter Sprungbedingung durchzuführenden Befehls B5 oder des betreffenden Speioherblooks SB entspricht.Simultaneously with the control of the flip flops BZ21 to BZ24, the The content of the auxiliary address register HhfAR is set according to that of the address the last one entered without a jump to be carried out if the jump condition is fulfilled Command B5 or the relevant Speioherblooks SB corresponds.

14 Patentansprüche14 claims

Claims

Claims # Overlap operated, clock-controlled memory for programs, with one command register at the memory output and with several, usually Words and commands interrogated cyclically one after the other at intervals of one clock period represent storage blocks in which normally the individual commands of the program word for word cyclically one after the other in the various memory blocks are written and their reading is longer than the clock period, namely rounded up x clock periods lasts, in particular for a Mi roprogrammspeicher Telephone switching system, || characterized in that it x + 1, i.e. at least three different, independently addressable with each clock period Tx and thus queryable memory blocks (SB) controlled with the same talk frequency contains \\ that the blocks in cyclic sequence one after the other in different memory blocks written non-jump instructions (B2)> at least normally, in this one cyclic sequence read one after the other and written into the command register (BR) but if there is a conditional jump command (83), the next commands (B4, B4 ') both branch options (SP) at the latest when the jump decision is made are provided in a form that can be called up immediately through previously initiated tesen # and with the clock pulse (Tx) following the jump decision depending on fulfillment or failure of the associated jump condition (SP) to be sent to the command register (BR) or not forwarded to the command register.

2. Memory according to claim 1, characterized in that it is only 2x Contains memory blocks (SB) (Fig. 3).

3. Memory according to claim 1, characterized in that it is at least Contains 3x different memory blocks (Figure 2)

4. Memory according to claim 1, characterized characterized in that it contains 2x + 1-2 different memory blocks (SB).

5. Memory according to claim 13, characterized in that it is less than 2x different memory blocks.

6. Memory according to one of the preceding claims, characterized in that that the next (x) instructions to be executed after a jump condition has been fulfilled (B4 ', 135') like commands if the jump condition is not fulfilled (in line Zm + i), i.e. written in the memory blocks (SB) without jumping to other memory areas (Zy) and read out from there before executing the jump decision (Fig. 3) and that the later 3 after these next (x) commands (B4 ', B5') with fulfilled Jump condition commands to be carried out (B6 ', B7').

in memory locations only accessible by Spru: - # g (in line Zy) are written in cyclically one after the other and read out from there.

7. Memory according to claim 6, characterized in that these next (.x) commands (B4 ', 135') in normal æykliaeher order the next if the jump condition is not fulfilled, execute the commands (B4, B5) in the memory blocks are enrolled.

8. Memory according to one of the preceding claims, characterized in that that during the jump decision (S3) with a conditional jump instruction the next one If the jump condition is fulfilled, commands to be carried out (B4 ', B5') as well as the first If the jump condition is not fulfilled, commands (B4) to be carried out simultaneously the memory block outputs (A, P, ZP) are provided in a form that can be called up immediately.

9. memory according to claim 8, characterized in that immediately after of the jump decision (53) the next command to be executed (B4 or B4t) in the command register (BR) is written.

10. Memory according to one of the preceding claims, characterized in that that it contains at least one central intermediate buffer (ZP), its input can optionally be connected to each memory block output (AP) and its output with the input of the command register (BR) ver '## ndbar, and that the central Intermediate buffer (ZP) those commands to be carried out when the jump condition is fulfilled (B5 ') to store temporarily which are to be carried out after the first jump condition for erMill.ter Command (B4 ') follow and those without a jump like commands with a non-fulfilled jump condition (in line Zm + 1) are stored.

11 memory according to one of the preceding claims, characterized in that that a command preceding the conditional jump error contains a warning pulse which indicates that a jump command will follow.

12. Memory according to one of the preceding claims, characterized in that that a control unit (y #) is connected to the memory block outputs (A, P, ZP) is that a decoder for recognizing the read instruction as a conditional jump instruction (S3) and which sets one or more command counters (BZ) to those addresses which would have to be set there if the jump condition was met.

13. Memory according to one of the preceding claims, characterized in that that the buffers (P) can store several commands at the same time.

14. Memory according to one of the preceding claims, characterized in that that its memory blocks (SB) each immediately after the forwarding of the last command (B1) read from them can be re-addressed to the command register (BR).

Blank page