DE2444072C3

DE2444072C3 - Indirect digital-to-analog converter

Info

Publication number: DE2444072C3
Application number: DE2444072A
Authority: DE
Inventors: Klaus Dipl.-Ing. 2000 Hamburg Sickert
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1974-09-14
Filing date: 1974-09-14
Publication date: 1979-07-05
Also published as: DE2444072B2; DE2444072A1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung für einen nach der sogenannten indirekten Methode arbeitenden Digital-Analog-Umsetzer, wie näher im Oberbegriff des Patentanspruchs 1 beschrieben.The invention relates to a circuit arrangement for a so-called indirect circuit Method working digital-to-analog converter, as described in more detail in the preamble of claim 1.

Digital-Analog-Umsetzer, die sich weitgehend in einer digitalen Schaltungstechnik realisieren lassen, verwenden meist die sogenannte indirekte Methode. Die indirekte Methode setzt zunächst den digitalen Wert in ein digitales Signal um, aus dem mit einer einfachen Integration das analoge Signal gewonnen werden kann. Bei dieser Methode erfolgt die Verarbeitung also weitgehend digital und die Genauigkeit wird im wesentlichen durch die Stabilität der Niveaus bestimmt, zwischen denen die Ausgangsspannung geschaltet wird.Digital-to-analog converter, which can largely be implemented in digital circuit technology, mostly use the so-called indirect method. The indirect method initially uses the digital one Value into a digital signal, from which the analog signal can be obtained with a simple integration can be. With this method, the processing is largely digital and the accuracy is increased essentially determined by the stability of the levels between which the output voltage is switched.

Derartige nach der indirekten Methode arbeitende Digital-Analog-Umsetzer, nachfolgend kurz mit DAU bezeichnet, sind grundsätzlich z. B. in der Literaturstelle »Elektronische AD- und DA-Umsetzer als Konipakt-Bausteine«, veröffentlicht in »Bauelemente der Elektrotechnik«, Nov. 1972, S. 1 bis 31, insbesondere S. 24 ff., besehrieben. Weitere Angaben finden sich in der Literaturstelle »An Electronic Design practical guide to d/a-conversion«, veröffentlicht in »Electronic Design 22«, Oct. 24,1968, S. 49 bis 88. Die hier insbesondere ab S. 70 gezeigten Schaltungen beziehen sich auf indirekte DAU. Die Schaltungen nach Bild 22, 24 und 25 sind besonders charakteristisch, wobei das Bild 22 weiter unten näher beschrieben werden soll, weil es sich inSuch digital-to-analog converters working according to the indirect method, hereinafter referred to as DAC for short referred to, are basically z. B. in the literature reference "Electronic AD and DA converters as Konipakt modules", published in "Bauelemente der Elektrotechnik", Nov. 1972, pp. 1 to 31, in particular pp. 24 ff., deserved. Further information can be found in the reference “An Electronic Design practical guide to d / a-conversion ", published in" Electronic Design 22 ", Oct. 24.1968, pp. 49 to 88. The here in particular The circuits shown on p. 70 refer to indirect DAC. The circuits shown in Figure 22, 24 and 25 are particularly characteristic, with Fig. 22 being described in more detail below, because it is in P i g. I der anliegenden Zeichnung wiederfindet und zur Obersicht diskutiert wird.P i g. I can be found in the attached drawing and discussed in relation to the overview.

Obengenanntes Bild 22 zeigt das Prinzip einer Schaltung für einen indirekten DAU, f_f ist die Takt- oderFigure 22 above shows the principle of a circuit for an indirect DAC, f _f is the clock or Clock-Prequenz, entsprechend CL in Fig, I. Input X_P entspricht in der Zeichnung E, fr=TA T=TO, V₀-UA und ist das Analogsignal· Diese »digital circuits« sind Block 1, d. h. also das digitale Netzwerk. Während also die Taktfrequenz CL den Zeitmaßstab gibt- svehen amClock frequency, corresponding to CL in FIG. I. In the drawing , input X _P corresponds to E, fr = TA T = TO, V ₀ -UA and is the analog signal. These "digital circuits" are block 1, ie the digital network . So while the clock frequency CL gives the time scale, svehen am

ίο Eingang E Impulse unterschiedlicher Breite und/oder Frequenz ganz allgemein oder auch binär kodierte Signale zur Verfügung, das sogenannte digitale Eingangssignal. Am Ausgang des digitalen Netzwerkes wird dann an der Klemme 4 ein pulsbreitenmoduliertesίο Input E pulses of different width and / or frequency in general or binary coded signals available, the so-called digital input signal. At the output of the digital network, a pulse-width modulated signal is then applied to terminal 4

IS Ausgangssignal erhalten, wie im Bild 22 bzw. unterhalb der F i g. 1 Zeichnung erläutertIS output signal received, as in Figure 22 or below the F i g. 1 drawing explained

Derartige digitale Netzwerke enthalten im wesentlichen vor- und rückwärts zählende Zähler, die als einzelnes Bauelement betrachtet recht aufwendig sind.Such digital networks essentially contain up and down counters, which as considered individual component are quite complex.

μ Deswegen werden auch nur in einer Richtung zählende sogenannte Richtungszähler verwendet.μ That is why they only count in one direction so-called direction counters are used.

Bild 22 zeigt im rechten Teil die Analog-Section, bestehend aus einem Schalter und einem Integrator mit nachfolgendem Verstärker. F i g. 1 zeigt den AnalogThe right part of Fig. 22 shows the analog section, consisting of a switch and an integrator subsequent amplifier. F i g. 1 shows the analog schalter 2, der es gestattet, das Niveau der Ausgangs spannung an der Klemme 4, das z. B. zwischen 0 und + 5V liegen kttfln, zwischen L/l = — 2 V und L/2=+24 V schaltbar zu machen. Der nachfolgende Integrator 3 setzt das Ausgangssignal, dessen Tastverswitch 2 that allows you to set the level of the output voltage at terminal 4, the z. B. between 0 and + 5V lie kttfln, between L / l = - 2 V and L / 2 = + 24 V to make it switchable. The following integrator 3 sets the output signal, whose Tastver hältnis ein Maß für das Analogsignal ist, in das Analogsignal, die Gleichspannung UA, um.ratio is a measure for the analog signal in order to convert the analog signal, the direct voltage UA.

Die Erfindung bezieht sich nun auf das digitale Netzwerk 1, das es zu verbessern galt Es war nämlich eine preiswerte Lösung eines DAU für die BedienungsThe invention now relates to the digital network 1, which was to be improved. It was an inexpensive solution of a DAU for the operator einrichtung eines Massenartikels, nämlich Fernsehemp fängers, zu schaffen. Die dort zu übertragenden Funktionen wie Lautstärke, Helligkeit, Kontrast und Farbsättigung erfordern vier DAU und wären bei herkömmlicher Ausführung, z. B. nich oben beschriebeestablishment of a mass-produced item, namely television temp catcher to create. The functions to be transmitted there such as volume, brightness, contrast and Color saturation require four DACs and would be with conventional implementation, e.g. B. not described above nem Bild 22 und 24 nach »Electronic design« verhältnismäßig aufwendig geweseil.nem picture 22 and 24 according to "Electronic design" relatively expensive Geweseil.

Da bei obengenannter Bedienungsfunktionsübertragung der DAU nicht übertrieben schnell arbeiten muß, konnte die indirekte Methode verwendet werden, aberSince the DAU does not have to work excessively fast with the above-mentioned transfer of operating functions, the indirect method could be used, however es war zu überlegen, an welcher Stelle gespart werden konnte. Da ein Vor-Rückwärts-Zähler sehr teuer ist, wurden nur Richtungszähler, hier Vorwärtszähler, in die engere Wahl gezogen. Allein dies brachte zwar einen Preisgewinn beim baulement, nicht jedoch so sehr in derit had to be considered where to save could. Since an up / down counter is very expensive, only direction counters, here up counters, were shortlisted. This alone brought one Price gain in the building element, but not so much in the Schaltung.Circuit.

Aus der Literaturstelle »Mc MOS Handbook« von Motorola, Seite 114, ist es bekannt, in jedem Kanal einen Richtungszähler und einen Bezugsrichtungszähler vorzusehen und diese gleich langen Zähler an die »set«-It is known from the reference "Mc MOS Handbook" by Motorola, page 114, in every channel a direction counter and a reference direction counter to be provided and these counters of equal length to the »set« - und »reset«-Eingänge eines beiden Zählers gemeinsam nachgeschalteten Flip-Flop anzuschließen. Eine derartige Schaltungsanordnung ist von Nachteil, weil für jeden Kanal ein Richtungs- und ein Bezugsrichtungszähler angeordnet weiden muß. Demgegenüber schafftand "reset" inputs of both counters to connect the flip-flop connected downstream. Such a circuit arrangement is disadvantageous because for each channel must have a direction and a reference direction counter arranged. In contrast, creates der aus der DE-AS 17 63 856 bekannte Stand der Technik bereits den Vorteil, für jeden Kanal einen Richtungszähler vorzusehen, aber bei der Verwendung mehrerer Kanäle und damit mehrerer Richtungszähler die höchstwertigsten Zählstufen dieser Zähler jeweils anthe prior art known from DE-AS 17 63 856 already has the advantage of providing a direction counter for each channel, but when using several channels and thus several direction counters highest value counting levels of this counter einem Phasendiskriminator anzuschließen, dessen anderer Eingang an einem Bezugsrichtungszähler angeschlossen ist, wobei dieser Bezugsrichtungszähler für alle Kanäle gemeinsam verwendet wird. Die aus derto connect a phase discriminator, the other input of which is connected to a reference direction counter, this reference direction counter for all channels are used in common. The ones from the

DE-AS 17 63 856 bekannte Schaltungsanordnung hat dagegen den Nachteil, daß nicht normale Rjehtungszähler Verwendung finden, sondern für den dort genannten Zweck besonders angepaßte Richtungszähler, deren innerer Schaltungsaufbau also sehr kompliziert ist und daher für Massenartikel ungeeignetDE-AS 17 63 856 known circuit arrangement, however, has the disadvantage that not normal Rjehungszounter Are used, but direction counters specially adapted for the purpose mentioned there, the internal circuit structure of which is therefore very complicated and therefore unsuitable for mass-produced articles

Die Erfindung geht von diesem Stand der Technik aus. Die Aufgabe der Erfindung bestand darin, für die Bedienungseinrichtung eines Massenartikels, also z. B. für die Bedienungsfunktionsübertragung bei Fernsehgeräten, einen DAU, der nach der indirekten Methode arbeitet, zu verwenden, aber gleichzeitig dafür zu sorgen, daß nicht nur einfache Richtungszähler, hier Vorwärtszähler, verwendet werden, sondern daß auch zusätzliche Sperren eingebaut werden, um das Oberschreiten eines Höchstwertes und eines Kleinstwertes zu vermeiden.The invention is based on this prior art. The object of the invention was for the Control device of a mass-produced article, so z. B. for the transfer of operating functions in televisions, to use a DAU that works according to the indirect method, but at the same time to ensure that that not only simple direction counters, here up counters, are used, but also that additional ones Locks are built in to ensure that a maximum value and a minimum value are exceeded to avoid.

Zur Lösung dieser Aufgabe werden bei einer Schaltungsanordnung der eingangs genannten Art nach der Erfindung Maßnahmen ergriffen, wie im Kennzeichen des Patentanspruches beschrieben. Bei einer derartigen Anordnung ist nicht nur die Vielzahl der Ab?rage!ekungen aus den Zählern fortgefallen und nur noch eine einzige Abfrageleitung vorhanden, sondern es ist gleichzeitig dafür gesorgt, daß ein Höchstwert und ein Kleinstwert nicht überschritten werden kann. Eine derartige Überschreitung bzw. Unterschreitung hat nämlich sehr unangenehme Folgen, was z. B. an der Einstellung der Lautstärke erklärt werden soll:To solve this problem, in a circuit arrangement of the type mentioned according to the Invention measures taken as described in the characterizing part of the claim. With such a Arrangement is not just the multitude of disruptions dropped out of the meters and only a single interrogation line is available, but it is at the same time ensured that a maximum value and a minimum value cannot be exceeded. Such a one Exceeding or falling below this has very unpleasant consequences, which z. B. in the setting the volume should be explained:

Erreicht nämlich der Zähler seinen Höchstwert, so ist die höchste Lautstärke eingestellt, und wird dann weiterhin noch ein sogenanntes »Plus«-Signal gegeben, dann schaltet der Zähler wieder auf seinen Anfangswert zurück, und es erfolgt schlagartig nach der höchsten Lautstärke die Einstellung der kleinsten Lautstärke. Der umgekehrte Fall ist jedoch viel schlimmer in seinen Auswirkungen, nämlich, wenn die kleinste Lautstärke erreicht ist, und es wird weiterhin e>n »Minus«-Signal gegeben, dann unterschreitet der Zähler seinen Kleinstwert und springt dann wieder auf den Höchstwert, so daß von der Lautstärke Null, also von einer nicht hörbaren Übertragung, als nächstes der Maximumwert eingeschaltet, wird. Bei einer Verwendung für die Bedienungseinrichtung eines Massenartikels muß daher diese Maßnahme ergriffen werden, um die geschilderten unangenehmen Eigenschaften oines Zählers ohne Sperre zu vermeiden.If the counter reaches its maximum value, then the highest volume is set, and then will If a so-called "plus" signal is still given, the counter then switches back to its initial value back, and the lowest volume is set immediately after the highest volume. Of the however, the reverse case is much worse in its effects, namely when the smallest volume is reached, and there is still a> n "minus" signal given, then the counter falls below its minimum value and then jumps back to the maximum value, so that the volume is zero, i.e. from an inaudible Transmission, next, the maximum value is switched on. When used for the operating device of a mass-produced article, this measure must therefore be taken in order to avoid the above-mentioned to avoid unpleasant properties of a meter without a lock.

tn dem genannten Stand der Technik nach der DE-AS 17 63 856 ist dieses Problem nicht angesprochen. Es tritt vermutlich deswegen nicht auf, weil dort die sogenannte Synchronisationsschaltung gleichzeitig ein Rückkopplungssignal mit dem sogenannten Istwert zugeführt wird und daher die Zähleinrichtung völlig anders als beim Gegenstand der vorliegenden Erfindung angesteuert wird. SSThis problem is not addressed in the cited prior art according to DE-AS 17 63 856. It probably does not occur because the so-called synchronization circuit is there at the same time a feedback signal with the so-called actual value is supplied and therefore the counter completely is controlled differently than in the subject matter of the present invention. SS

Nach dem Gegenstand dieser Erfindung ist also eier Zähler begrenzt, d. h. er kann nur vorwärts zählen, wenn UA unterhalb i/2 liegt, und er kann nicht »zurückgestellt« werden, wenn UA gleich U1 beträgt. Die angegebenen Signale bleiben also immer eindeutig.According to the subject matter of this invention, a counter is limited, ie it can only count up when UA is below i / 2, and it cannot be "reset" when UA is equal to U 1. The specified signals always remain unambiguous.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigtAn embodiment of the invention is shown in the drawing and will be described in more detail below described. It shows

F i g. I ein Prinzipschaltbild eines indirekten DAU,F i g. I a block diagram of an indirect DAC,

F i g. 2 ein digitales Netzwerk nach der Erfindung, F i g. 3 das Impulsdiagramm für F i g. 2,F i g. 2 shows a digital network according to the invention, FIG. 3 shows the timing diagram for F i g. 2,

Fig.4 eine Mehrka.ifhchallungsiinordnung nach der Erfindung,4 shows a multi-channel sound arrangement according to Invention,

F i g, 5 das Impulsdiagramm zu F i g, 4.F i g, 5 shows the timing diagram for F i g, 4.

Fig, 1 zeigt die oben bereits näher beschriebene Anordnung, bestehend aus dem digitalen Netzwerk t, dem Netzwerk, das es durch die Erfindung zu verbessern galt, dem Analogschalter 2 und dem Integrator 3.1 shows the arrangement already described in more detail above, consisting of the digital network t, the network that was to be improved by the invention, the analog switch 2 and the Integrator 3.

An der Klemme Ewerden die digitalen Informationen zugeführt Zum Beispiel liegt hinter der Berührungstaste für die Lautstärke »plus« ein Flipflop, das kippt, solange die Taste berührt wird. Der Takt CL macht nun z, B. bei längerem Berühren zehn, bei kürzerem Berühren zwei Rechteckimpulse aus dieser Information durch Schalten eines Tores. Entsprechend bekommt das digitale Netzwerk eine größere oder kleinere Impulsfolge auf seine Zähler, wobei natürlich dafür gesorgt werden muß, daß einerseits die Taktimpulsfolge CL zur denkbaren möglichen kleinsten Auflagedauer des Fingers auf der Berührungstaste groß ist und daß andererseits, und dies ist viel wichtiger, die Taktimpufsfolge an die Geschwindigkeit, mit der sich der DAU einstellen soll, angepaßt ist.The digital information is fed to terminal E. For example, behind the touch key for the volume "plus" there is a flip-flop that tilts as long as the key is touched. The clock CL now makes ten square-wave pulses from this information, for example if you touch it for a longer period of time, and two square-wave pulses if you touch it for a shorter period of time by switching a gate. Correspondingly, the digital network receives a larger or smaller pulse train on its counter, whereby it must of course be ensured that on the one hand the clock pulse train CL is large for the smallest possible possible contact time of the finger on the touch key and on the other hand, and this is much more important, the clock pulse train is adapted to the speed at which the DAU is to be set.

Am Ausgang des digitalen Netzwerkes 1 steht ein pulsbreitenmoduliertes Signal als Ausgangssignal zur Verfügung, dessen Tastverhältnis abhängig von eier bei E eingegebenen Impulsfolge ist und das nunmehr ein Maß für das zu erzeugende Analogsignal ist. Wenn die Impulse an Kle.~me 4 von 0 V auf +5 V und zurück auf 0 V sich ändern können, so entspricht dies oft nicht dem gewünschten Bereich. Daher kann ein Analogschalter 2 vorhanden sein, der das Ausgangssignal zwischen —2 V und +24V schaltet, so daß hinter diesem ein Impuls gleicher Breite, nur anderer, z. B. also größerer. Amplitude verfügbar ist. Der Integrator 3 erzeugt schließlich das Analogsignal UA in Form einer Spannung, die eine Gleichspannung ist und zwischen U 1 und U2 einschließlich der Werte U1 und i/2 liegt, wie unterhalb der Fig. 1 dargestellt Die Gleichspannung dient zur Einstellung eines elektronischen Potentiometers, z. B. also für die Lautstärke.At the output of the digital network 1, a pulse-width-modulated signal is available as an output signal, the pulse duty factor of which is dependent on the pulse sequence entered at E and which is now a measure for the analog signal to be generated. If the impulses at Kle. ~ Me 4 can change from 0 V to +5 V and back to 0 V, this often does not correspond to the desired range. Therefore, an analog switch 2 can be present, which switches the output signal between -2 V and + 24V, so that behind this a pulse of the same width, only different, z. B. So bigger. Amplitude is available. The integrator 3 finally generates the analog signal UA in the form of a voltage which is a direct voltage and lies between U 1 and U2 including the values U 1 and i / 2, as shown below in FIG. 1. The direct voltage is used to set an electronic potentiometer, z. B. So for the volume.

Fig.2 zeigt das digitale Netzwerk 1 nach der Erfindung. Zl ist ein aus Flipflops Fl bis FXin gleicher Weise wie ZB aufgebauter Vorwärtszähler. Erhält Fi eine Information, so geht sein Ausgang von »Low« auf »High«. Aber nur dann, wenn der Ausgang eines Flipflops von »High« auf »Low« £eht, kippt der nachfolgende, so daß nach einem bestimmten Zyklus alle Flipflops auf »High« stehen. Die Zähler sind also derart gestaltet, daß sie dauernd umlaufen. Zl ist nur ein Richtungszähler, ZB zwar auch, aber er dient als Bezugszähler, um zu gewährleisten, daß die an E nur kurzzeitig zur Verfügung stehende Information dauernd am Ausgang (Klemme 4) in umgesetzter Form erhallen bleibt.2 shows the digital network 1 according to the invention. Zl is an up counter constructed from flip-flops F1 to FX in the same way as ZB . If Fi receives information, its output changes from "Low" to "High". But only when the output of a flip-flop changes from "high" to "low", the next one flips so that after a certain cycle all flip-flops are set to "high". The counters are designed in such a way that they rotate continuously. Zl is only a direction counter, ZB as well, but it serves as a reference counter to ensure that the information that is only available at E for a short time remains in converted form at the output (terminal 4).

λ i und ZB sind Binärzähler, die also mit gleichem Takt CL umlaufen. Beide Zähler ändern daher dauernd ihren Zustand gleichzeitig. Nur wenn ein Taktimpuls für den einen unterdrückt wird oder weitere hinzukommen, ändern sich die Zustände um diese Zeiten versetzt, wie in Fig.3 dargestellt. Die Zähler haben also z. B., wenn sie um eine Taktzeit TO versetzt sind, die Differenz von eins. λ i and ZB are binary counters, which therefore rotate with the same clock CL . Both counters therefore constantly change their status at the same time. Only if a clock pulse is suppressed for one or more are added, the states change offset by these times, as shown in Fig. 3. The counters have z. B., if they are offset by a cycle time TO , the difference of one.

Die F i g. 3 zeigt in Zeile eins den nvit CL bezeichneten Takt, der z. B. eine Frequenz von 60 kHz aufweisen kann und an die gleichnamige Klemme CL in Fig.2 angelegt wird. Zeile zwei in Fig.3 zeigt das Ausgangssignal QNi des höchstwertigsten Flipflops FX des Zählers Zl. Zeile drei zeigt das entsprechende Ausgangssignal QN 2 des Flipflops FX des Zählers ZB. The F i g. 3 shows in line one the nvit CL designated clock, the z. B. can have a frequency of 60 kHz and is applied to the terminal CL of the same name in FIG. Line two in FIG. 3 shows the output signal QNi of the most significant flip-flop FX of the counter Z1. Line three shows the corresponding output signal QN 2 of the flip-flop FX of the counter ZB.

Das Exclusiv-ODER-Glied 12 verknüpft die beiden Signale QN1 und QN2; an seinem Ausgang 4 wird das Ausgangssignal QA (Zeile vier in Pig.3)erhalten. Weil die Zähler Z1 und ZBihren Zustand gleichzeitig ändern, wenn noch nie eine Impulsfolge auf den Eingang E gegeben wurde und auch zur betrachteten Zeit gegeben wird, haben QNi und QN2 die in Fig.3, Zeilen zwei und drei, gezeichneten Verläufe und QA hat einen Wert, der einem Ausgangswert von UA = U1 = 0 V entspricht. The exclusive OR gate 12 combines the two signals QN 1 and QN2; The output signal QA (line four in Pig. 3) is received at its output 4. Because the counters Z1 and ZB change their state at the same time if a pulse sequence has never been given to input E and is also given at the time under consideration, QNi and QN2 have the curves shown in FIG. 3, lines two and three, and QA has a value that corresponds to an output value of UA = U 1 = 0 V.

Wird an den Eingang Feine Impulsfolge gegeben, so ändern sich die Zustände der Zähler ZX und ZB unterschiedlich, wie QNX und QN 2 in den Zeilen fünf und sechs nach F i g. 3 zeigen. Das Ergebnis ist dann ein Ausgangssignal QA, wie in Zeile sieben gezeigt, das schließlich zu einem t/4-Wert führt, der zwischen U I '5 und L/2 liegt.If a pulse train is sent to the input F, the states of the counters ZX and ZB change differently, like QNX and QN 2 in lines five and six according to FIG. 3 show. The result is then an output signal QA, as shown in line seven, which ultimately leads to a t / 4 value which is between U I '5 and L / 2.

Der Höchstwert für UA = U2 wird erreicht, wenn die Impulsfolge am Eingang E derart lange anlag. Haß Hje Zustände der Zähler Z X und ZBsich genau entgegengesetzt ändern (Zeilen acht, neun und zehn nach F i g. 3).The maximum value for UA = U2 is reached when the pulse train was applied to input E for such a long time. Haß Hje states of the counters ZX and ZB change in exactly the opposite way (lines eight, nine and ten according to FIG. 3).

Da nunmehr der Höchstwert erreicht ist, muß die Durchschaltung vom Eingang E auf den Eingang des Zählers ZX gesperrt werden. Hierzu sind eine RUckführungsleitung 6, zwei Gatter 8 und 9 sowie ein Inverter 7, wie in Fig.2 gezeigt, angeordnet, die dafür sorgen, daß das Ausgangssignal QA in der richtigen Phasenlage an die Eingänge gelangt. Hierzu wären nur das Gatter 9 und der Inverter 7 erforderlich. Weil aber auch beim Kleinstwert ^LM = OVoIt, QA wie in Zeile vier nach Fig.3 angegeben) eine Unterschreitung verhindert werden muß, ist auch ein Gatter 8 eingeschaltet. Ein Vorstellen des DAU-Inhalls wird also nur zur Zeit QA- »0« zugelassen, ein Rückstellen dagegen nur zur Zeit ζλ4 = »1«.Since the maximum value has now been reached, the connection from input E to the input of the counter ZX must be blocked. For this purpose, a return line 6, two gates 8 and 9 and an inverter 7, as shown in FIG. 2, are arranged, which ensure that the output signal QA arrives at the inputs in the correct phase position. Only the gate 9 and the inverter 7 would be required for this. Because, however, an undershoot must also be prevented for the smallest value ^ LM = OVoIt, QA as indicated in line four according to FIG. 3), a gate 8 is also switched on. The DAU content can only be brought forward at time QA- "0", while it can only be reset at time ζλ4 = "1".

Die Vor- und Rückeinstellung ist an Hand der F i g. 4 und 5 näher besprochen, wobei die Klemme 5 nach F i g. 2 auch eine Eingangsklemme, jedoch für die Rückstellung, wie nachfolgend näher beschrieben, ist.The forward and backward settings are shown in FIG. 4 and 5 discussed in more detail, with terminal 5 according to F i g. 2 is also an input terminal, but for resetting, as described in more detail below.

Fig.4 und 5 zeigen die Schaltungsanordnung mit zugehörigem Impulsdiagramm für ein Beispiel mit mehreren Richtungszählern Zl, Z2 und ZM und nur einem Bezugszähler ZB. Die Rückführungsleitungen 6 sind der Übersichtlichkeit nicht mitgezeichnet. Da alle Zähler Zl bis ZM über den Bezugszähler ZB miteinander verknüpft sind, muß z. B. dann, wenn nur Zl um einen Schritt vorgestellt werden soll, an den Eingang RWi ein Signal für Zl geliefert werden. Soll dagegen ZI um einen Schritt zurückgestellt werden.4 and 5 show the circuit arrangement with the associated pulse diagram for an example with several direction counters Z1, Z2 and ZM and only one reference counter ZB. The return lines 6 are not shown for the sake of clarity. Since all counters Zl to ZM are linked to one another via the reference counter ZB, z. B. when only Zl is to be advanced by one step, a signal for Zl is supplied to the input RWi. If, on the other hand, ZI is to be set back by one step.

d. h. Lautstärke »geringer«, so wird Zflum einen Schritt vorgestellt. Damit sich nun aber nicht QA ? und QAM mit ändern, müssen Z2 und ZM gleichzeitig einen Schritt vorgestellt werden.ie volume "lower", this is how Zflum is introduced one step. But not with that QA ? and QAM change, Z2 and ZM must be introduced one step at the same time.

Die »Vor«-!nformation für ZI kommt daher an den Eingang RWi, die für Z2 an RW2, die für ZM an R WM. Die »Rückw-Information für Z1 kommt dann als »Vor«-Information an den Eingang VWI für ZB, ZM und Z2, nur nicht an Zl. Desgleichen sind die Signale für die »Rück«-Informationen an die Eingängp VW2 und VWM geschaltet. Die Eingänge VW entsprechen also dem Eingang E nach F i g. 2 und die Eingänge RW dem Eingang 5 nach F i g. 2.The “before” information for ZI is therefore sent to input RWi, that for Z2 to RW2, that for ZM to R WM. The "backward" information for Z1 then comes as "forward" information to the input VWI for ZB, ZM and Z2, but not to Zl. The signals for the "backward" information are also switched to the inputs VW2 and VWM . The inputs VW thus correspond to the input E according to FIG. 2 and the inputs RW to the input 5 according to FIG. 2.

Vorausgesetzt ist also auch bei F i g. 4, daß alle Zähler ZI, Z 2, ZN und ZB mit gleichem Takt CL umlaufen.This is also a prerequisite for F i g. 4 that all counters ZI, Z 2, ZN and ZB circulate with the same clock CL.

Werden weitere Impulse unterdrückt oder hinzugefügt, so ändert sich diese Differenz entsprechend. Pu-Finuahp Hpr 711 u/anHplnHpn HiouaUn (".rfiRe erfc!^! also seriell durch einen Eingriff in das Taktsignal und wird durch ganzzahlige Vielfache der Taktperiodendauer ausgedruckt. Die Eingabe kann aber auch parallel erfolgen, indem die Zähler auf eine der digitalen Größe entsprechende Differenz gesetzt werden.If further pulses are suppressed or added, this difference changes accordingly. Pu- Finuahp Hpr 711 u / anHplnHpn HiouaUn (".rfiRe erfc! ^! So serial by intervening in the clock signal and is printed out as integer multiples of the clock period. The input can also be made in parallel by setting the counter to one of the digital values corresponding difference can be set.

Fin Zählerpaar ZI und ZB mit N Stufen kann so 2fN-i)+ ] verschiedene digitale Werte für die Umsetzer annehmen. Sie sinJ als »Phasenverschiebung« der Ausgang signale der höchstwertigsten Flipflops FX von 0 bis 2'""¹ Taktzeiten in den Zählern gespeichert (Fig. 3). Diese Phasenverschiebung wird also von dem Exclusiv-ODER-Glied 12 in ein Si<?na| umgeformt, dessen zeitlicher Mittelwert dem Analogwert UA entspricht. Gemäß seiner logischen Definition entscheidet also das Exclusiv-ODER-Glied 12, wann die Zustände der beiden höchstwertigsten Flipflops FX gleich bzw. ungleich sind. Sein Ausgangssignal QA hat folglich ein Tastverhältnis, das der digitalen Inhaltsdifferenz der Zähler ZI und ZB entspricht und das nach Integration einen entsprechenden analogen Wert UA liefert, wie oben näher beschrieben.Fin counter pair ZI and ZB with N stages can thus accept 2fN-i) +] different digital values for the converters. They are stored as a "phase shift" of the output signals of the most significant flip-flops FX from 0 to 2 '"" ¹ cycle times in the counters (FIG. 3). This phase shift is thus converted into a Si <? Na | by the exclusive-OR element 12 converted, whose mean value over time corresponds to the analog value UA. According to its logical definition, the exclusive-OR element 12 decides when the states of the two most significant flip-flops FX are equal or unequal. Its output signal QA consequently has a pulse duty factor which corresponds to the digital content difference of the counters ZI and ZB and which, after integration, supplies a corresponding analog value UA , as described in more detail above.

Bei einer Differenz der Zählerinhalte von V^s " sind also die Ausgangssignale der höchstwertigsten Zählerausgänge FX genau gegenphasig. Das Ausgangssignal QA des Exclusiv-ODER-Gliedes 12 ist also ständig »I«. der Maximalwert der Phasendifferenz ist erreicht (Fig. 3). Diese einfache Auswertung ermöglicht mit einer /»/-stufigen Zählerkette eine Auflösung von 2^-0+ !Stufen.In the case of a difference in the counter contents of V ^s ", the output signals of the most significant counter outputs FX are exactly in phase opposition. The output signal QA of the exclusive-OR element 12 is therefore always" I ". The maximum value of the phase difference has been reached (FIG. 3) With a / »/ - stage counter chain, simple evaluation enables a resolution of 2 ^ -0 +! stages.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patentanspruch:Claim:

Schaltungsanordnung für einen nach der sogenannten indirekten Methode arbeitenden Digital-Analog-Umsetzer für mehrere zueinander parallelliegende Umsetzkanäle, bei der im ersten Umsetzkanal zwei ständig mit dem gleichen Takt umlaufende binäre Richtungszähler, von denen einer als Bezugsrichtungszähler geschaltet ist, angeordnet sind, jedem dieser Zähler das digitale Eingangssignal zugeführt wird und die an den Ausgängen abnehmbaren Signale derart miteinander verknüpft werden, daß ein pulsbreitenmoduliertes Ausgangssignal entsteht, das einem Integrator zur Bildung des eigentlichen analogen Ausgangssignals zuführbar ist und bei der die in jedem Umsetzkanal liegenden Richtungszähler mit dem Ausgang ihrer höchstwertigsten Zählstufe an den einen Eingang eines jeden Richtungs7ählers nachgeschalteten Auswertegliedes angeschlossen sind und jeder der anderen Eingänge eines dieser Auswerteglieder mit dem Ausgang der höchstwertigsten Zählstufe des allen gemeinsamen Bezugsrichtungszählers verbunden sind, dadurch gekennzeichnet, daß das Auswerteglied ein Exklusiv-ODER-Glied (12) ist und der Ausgang jedes Exklusiv-ODER-Gliedes (12) über einen Inverter (7) mit dem Eingang eines dem Bezugsrichtungszähler (ZB)bzw. dessen Eingangsgatter (11) vorgeschalteten ersten Steuergatter (8) und gleichzeitig mit dem Eingang eines dem jeweiligen Exklusiv-ODER-Glieu (12) zugeordneten Richtungszählers (Zi) bzw. dessen Einyangsgt.ter (10) vorgeschaltetem zweiten SteuergatCir (9) verbunden ist.Circuit arrangement for a digital-to-analog converter working according to the so-called indirect method for several parallel conversion channels, in which two binary direction counters, one of which is connected as a reference direction counter, are arranged in the first conversion channel, each of these counters being the digital input signal is supplied and the signals that can be picked up at the outputs are linked with one another in such a way that a pulse-width-modulated output signal is produced which can be supplied to an integrator to form the actual analog output signal and in which the direction counters in each conversion channel are sent to the output of their most significant counting stage one input of each evaluation element connected downstream of each directional counter and each of the other inputs of one of these evaluation elements are connected to the output of the most significant counting stage of the reference direction counter that is common to all are, characterized in that the evaluation element is an exclusive-OR element (12) and the output of each exclusive-OR element (12) via an inverter (7) to the input of one of the reference direction counter (ZB) or. whose input gate (11) is connected upstream of the first control gate (8) and at the same time to the input of a direction counter (Zi) or its Einyangsgt.ter (10) connected upstream of the second control gate (9).