DE2435371A1 - Integrated multi-component semiconductor device - has common conductive layer in contact with substrate on components points - Google Patents

Integrated multi-component semiconductor device - has common conductive layer in contact with substrate on components points

Info

Publication number
DE2435371A1
DE2435371A1 DE2435371A DE2435371A DE2435371A1 DE 2435371 A1 DE2435371 A1 DE 2435371A1 DE 2435371 A DE2435371 A DE 2435371A DE 2435371 A DE2435371 A DE 2435371A DE 2435371 A1 DE2435371 A1 DE 2435371A1
Authority
DE
Germany
Prior art keywords
zones
conductive layer
arrangement according
zone
integrated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2435371A
Other languages
German (de)
Inventor
Gerhard Krause
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2435371A priority Critical patent/DE2435371A1/en
Publication of DE2435371A1 publication Critical patent/DE2435371A1/en
Priority to DE19762641546 priority patent/DE2641546A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

The semiconductor body contains several active components with corresponding signal connecting tracks, to which the operating voltage can be applied. On the surface and/or inside the semiconductor body (1) is provided a large area conductive layer (32) for all components, to which the operating voltage can be supplied on the side away from the semiconductor cony. This layer is in electric contact with the semiconductor body over the entire area, or at least at the locations of the active components. Preferably this conductive layer is coated on the side away from the integrated circuit on its entire area with a second c onductive layer (31). This layer is under operating voltage and its resistance is smaller than that of the first conductive layer.

Description

Integrierte Halbleiteranordnung Die Erfindung betrifft eine integrierte Halbleiteranordnung mit mehreren, in einem Halbleiterkörper vorgesehenen aktiven Bauelementen und zugehörigen Signalverbindungsleitungen, die leitbahnfrei mit einer Betriebsspannung beaufschlagbar sind.Integrated semiconductor device The invention relates to an integrated one Semiconductor arrangement with a plurality of active ones provided in a semiconductor body Components and associated signal connection lines that are free of conductive paths with a Operating voltage can be applied.

Bei integrierten Haibleiteranordnungen für die elektronische Informationsverarbeitung besteht der Wunsch, möglichst viele Bauelemente je Elächeneinheit anzuordnen. Die derzeit verwendeten Strukturen für integrierte Kreise lassen aber eine wesentliche Vergrößerung der Packungsdichte nicht mehr zti. Beispielsweise müssen die bipolaren Transistoren in Isolierwannen angeordnet werden, und die Stromversorgung muß den einzelnen Stufen über Ijeiterbahnen zugeführt werden, die von den übrigen Teilen der integrierten Schaltung isoliert werden müssen.With integrated semiconductor arrangements for electronic information processing there is a desire to arrange as many components as possible per surface unit. the structures currently used for integrated circles leave one essential point Increase in packing density no longer zti. For example, the must be bipolar Transistors are placed in insulating tubs, and the power supply must individual stages are fed via Ijeiterbahnen that of the remaining parts the integrated circuit must be isolated.

Aufgabe der vorliegenden Erfindung ist es, eine integrierte Halbleiteranordnung anzugeben, mit der wesentlich größere Pakkungsdichten als mit den bisher bekannten integrierten Halbleiteranordnungen erreichbar sind.The object of the present invention is to provide an integrated semiconductor device indicate, with the much greater packing densities than with the previously known integrated semiconductor arrangements are achievable.

D##es# Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf der Oberfläche und/oder im Innern des Halbleiterkörpers großflächig eine erste leitende Schicht für alle Bauelemente vorgesehen ist, an der die Betriebsspannung auf der vom Halbleiterkörper abgewandten Seite anlegbar ist und die wenigstens an den Stellen der aktiven Bauelemente oder ganzflächig wit dem Halbleiterkörper in elektrischem Kontakt steht.D ## es # object is achieved according to the invention in that on the surface and / or a first conductive layer over a large area in the interior of the semiconductor body is provided for all components at which the operating voltage on that of the semiconductor body remote side can be applied and at least at the points of the active components or is in electrical contact over the entire surface with the semiconductor body.

Als weitere Vorteile der erfindungsgemäßen integrierten Halbleiteranordnung ist außer der großen Packungsdichte die Einfachheit der damit zu realisierenden Grundschaltungen zu nennen sowie die Verbilligung der Fertigung.As further advantages of the integrated semiconductor arrangement according to the invention apart from the high packing density, is the simplicity that can be realized with it To name basic circuits as well as the cheaper production.

Eine Weiterbildung der Erfindung besteht darin, daß die erste leitende Schicht auf der der integrierten Schaltung abgewandten Seite großflächig mit einer zweiten leitenden Schicht bedeckt ist, an der die Betriebsspannung liegt und deren Schichtwiderstand viel kleiner ist als der Schichtwiderstand der ersten leitenden Schicht.A further development of the invention is that the first conductive Layer on the side facing away from the integrated circuit over a large area with a second conductive layer is covered, to which the operating voltage is and whose Sheet resistance is much smaller than the sheet resistance of the first conductive one Layer.

Es ist auch vorteilhaft, daß der Schichtwiderstand der ersten leitenden Schicht größer als der Schichtwiderstand der Signalverbindungsleitungen der integrierten Schaltung ist.It is also advantageous that the sheet resistance of the first conductive Layer greater than the sheet resistance of the signal connection lines of the integrated Circuit is.

Eine Weiterbildung der Erfindung besteht darin, daß die erste leitende Schicht aus dem gleichen Halbleitermaterial wie die damit verbundene integrierte Schaltung besteht.A further development of the invention is that the first conductive Layer made of the same semiconductor material as the integrated one connected to it Circuit exists.

Es ist vorteilhaft, daß die erste leitende Schicht aus leitendem Kunststoff besteht.It is advantageous that the first conductive layer is made of conductive plastic consists.

Eine Weiterbildung der Erfindung besteht darin, daß die erste leitende Schicht eine leitende Flüssigkeit ist.A further development of the invention is that the first conductive Layer is a conductive liquid.

Es ist auch vorteilhaft, daß die Leitfähigkeit der ersten leitendeEn Schicht stark anisotrop ist und daß die Beit£~higkeit senkrecht zur großen Oberfläche der leitenden Schicht größer als parallel zur großen Oberfläche ist.It is also advantageous that the conductivity of the first conductive elements Layer is strongly anisotropic and that the capability is perpendicular to the large surface of the conductive layer is larger than parallel to the large surface.

Eine Weiterbildung der Erfindung besteht darin, daß die erste leitende Schicht in elektrischem Kontakt mit Kollektor-und/oder Basiszonen von Transistoren ist.A further development of the invention is that the first conductive Layer in electrical contact with collector and / or base zones of transistors is.

Es ist vorteilhaft, daß bipolare Transistoren so angeordnet sind, daß die der ersten leitenden Schicht zugewandten Zonen die Kollektoren und die der ersten leitenden Schicht abgewandten Zonen die Emitter sind.It is advantageous that bipolar transistors are arranged so that the first conductive layer facing zones the collectors and that of the Zones facing away from the first conductive layer are the emitters.

Eine Weiterbildung der Erfindung besteht darin, daß in einem Halbleiterkörper benachbart zu mindestens einer ersten Zone eines ersten Leitungstyps in Abstand voneinander befindliche zweite Zonen eines zweiten ieitungstyps vorgesehen sind, daß die zweiten Zonen durch hochohmige Bereiche des Halbleiterkörpers voneinander getrennt sind und daß benachbart zu den zweiten Zonen dritte Zonen des ersten Leitungstyps vorgesehen sind, welche voneinander getrennte zweite Zonen miteinander verbinden, derart, daß an mindestens einer Verbindungsstelle einer zweiten und einer dritten Zone (beispielsweise 6 und 9) ein sperrender Kontakt vorhanden ist.A further development of the invention consists in that in a semiconductor body adjacent to at least a first zone of a first conductivity type at a distance second zones of a second line type that are located from one another are provided, that the second zones are separated from one another by high-resistance areas of the semiconductor body are separated and that adjacent to the second zones, third zones of the first conductivity type are provided which connect separate second zones with one another, such that at at least one connection point a second and a third Zone (e.g. 6 and 9) there is a blocking contact.

Es ist auch vorteilhaft, daß in einem Halbleiterkörper benachbart zu mindestens einer ersten Zone eines ersten Leitungstyps in Abstand voneinander befindliche zweite Zonen eines zweiten Leitungstyps vorgesehen sind, daß die zweiten Zonen durch hochohmige Bereiche des Halbleiterkörpers voneinander getrennt sind und daß benachbart zu den zweiten Zonen metallische Belegungen vorgesehen sind, welche voneinander getrennte zweite Zonen miteinander verbinden, derart, daß an mindestens einer Verbindungsstelle einer metallischen Belegung (beispielsweise 23) und einer zweiten Zone (beispielsweise 6) ein sperrender Kontakt vorhanden ist.It is also advantageous that in a semiconductor body adjacent to at least one first zone of a first conductivity type at a distance from one another located second zones of a second conductivity type are provided that the second Zones are separated from one another by high-resistance areas of the semiconductor body and that metallic coverings are provided adjacent to the second zones, which connect separate second zones to one another, in such a way that at at least one connection point of a metallic covering (e.g. 23) and a second zone (e.g. 6) has a blocking contact.

Eine We-terbildung der Erfindung besteht darin, daß an mindestens einer Verbindungsstelle einer zweiten und einer dritten Zone (beispielsweise 11) beziehungsweise an einer Verbindungsstelle (beispielsweise 25) einer metallischen Belegung (beispielsweise 23) mit einer zweiten Zone (beispielsweise 6) ein ohmscher Kontakt vorhanden ist.A further development of the invention consists in that at least a junction of a second and a third zone (e.g. 11) or at a connection point (for example 25) of a metallic one Occupancy (for example 23) with a second zone (for example 6) an ohmic one Contact is available.

Es ist auch vorteilhaft, daß eine dritte Zone (beispielsweise 9) sowie eine metallisierte Belegung (beispielsweise 23) an den Verbindungsstellen mit zweiten Zonen (beispielsweise s, 6) nur sperrende Kontakte bildet.It is also advantageous that a third zone (e.g. 9) as well a metallized covering (for example 23) at the connection points with the second Zones (for example s, 6) only forms blocking contacts.

Eine Weiterbildung der Erfindung besteht darin, daß die Kontaktbereiche mindestens einer dritten Zone (beispielsweise 9) beziehungsweise einer metallischen Belegung (beispielsweise 23) und mindestens zweier zweiten Zonen unterschiedlich groß sind.A further development of the invention consists in that the contact areas at least one third zone (for example 9) or a metallic one Occupancy (for example 23) and at least two second zones different are great.

Es ist auch vorteilhaft, daß die erste Zone hochdotiert ist.It is also advantageous that the first zone is highly doped.

Eine Weiterbildung der Erfindung besteht darin, daß die zweiten und dritten Zonen oder die metallischen Belegungen streifenförmig ausgebildet sind.A development of the invention is that the second and third zones or the metallic coverings are strip-shaped.

Es ist auch vorteilhaft, daß die streifenförmigen zweiten und dritten Zonen oder die metallischen Belegungen etwa orthogonal zueinander verlaufen.It is also advantageous that the strip-shaped second and third Zones or the metallic coverings run approximately orthogonally to one another.

Eine Weiterbildung der Erfindung besteht darin, daß die sich durch die Folge der ersten, zweiten und dritten Zonen beziehungsweise durch die Folge der ersten und zweiten Zonen ergebenden Funktionselemente im Halbleiterkörper in drei Koordinatenrichtungen wiederholt vorgesehen sind.A further development of the invention is that the through the sequence of the first, second and third zones, respectively, through the sequence of the first and second zones resulting in functional elements in the semiconductor body in three coordinate directions are repeatedly provided.

Es ist auch vorteilhaft daß die dritten Zonen beziehungsweise din aetallischen Belegungen im Halbleiterkörper in den drei Koordinat enrichtungen verlaufen.It is also advantageous that the third zones or din Metallic coatings in the semiconductor body run in the three coordinate directions.

Nachfolgend wird die Erfindung an Hand der Zeichnung und an Ausführungsbeispielen näher erläutert. Es zeigen: Fig. 1: Einen Querschnitt durch eine erfindungsgemäße integrierte Halbleiteranordnung mit ausschließlich halbleitenden Zonen im Innern des Halbleiterkörpers.The invention is described below with reference to the drawing and exemplary embodiments explained in more detail. Show it: Fig. 1: A cross section through a integrated semiconductor arrangement according to the invention with exclusively semiconducting Zones inside the semiconductor body.

Fig. 2: Einen Querschnitt durch eine erfindungsgemäße integrierte Halbleiteranordnung mit halbleitenden Zonen und metallischen Belegungen im Innern des Halbleiterkörpers.Fig. 2: A cross section through an integrated according to the invention Semiconductor arrangement with semiconducting zones and metallic coverings inside of the semiconductor body.

Fig. 3: Eine Draufsicht auf eine Ausführungsform der Erfindung mit streifenförmig ausgebildeten Zonen.Fig. 3: A plan view of an embodiment of the invention with strip-shaped zones.

Fig. 4: Eine dreidimensionale Darstellung der Erfindung.4: A three-dimensional representation of the invention.

Fig. 5: Eine Draufsicht auf eine weitere Ausführungsform der Erfindung mit streifenförmig ausgebildeten Zonen und metallischen Belegungen.Fig. 5: A plan view of a further embodiment of the invention with strip-shaped zones and metallic coverings.

Fig. 6: Ein Ersatzschaltbild der integrierten Halbleiteranord nung nach Fig. 1.Fig. 6: An equivalent circuit diagram of the integrated semiconductor arrangement according to Fig. 1.

In Fig. 1 ist eine erfindungsgemäße integrierte Halbleiteranordnung in einem Halbleiterkörper 1 dargestellt, wobei auf der Oberfläche des Halbleiterkörpers 1 großflächig eine erste leitende Schicht 32 und eine zweite leitende Schicht 31 angebracht ist. Im Halbleiteqkörper 1 ist eine erste hochdotierte Zone 2 vorgesehen, welche beispielsweise n-leitend sein kann.In Fig. 1 is an integrated semiconductor device according to the invention shown in a semiconductor body 1, wherein on the surface of the semiconductor body 1 a first conductive layer 32 and a second conductive layer 31 over a large area is appropriate. A first highly doped zone 2 is provided in the semiconductor body 1, which can be n-conductive, for example.

Diese Zone 2 ist ganzflächig mit einer metallischcn Belegung 3 versehen. ueber der hochdotierten Zone 2 befindet sich eine hochohmige Zone 4, welche praktisch eigenleitend ist. In dieser Zone 4 sind zwei Zonen 5 und 6 eindiffundiert, welche gegenüber der Zone 2 vom anderen Leitungstyp also beispielsweise p-leitend sind.This zone 2 is provided with a metallic coating 3 over the entire area. Above the highly doped zone 2 there is a high-resistance zone 4, which is practical is intrinsic. In this zone 4, two zones 5 and 6 are diffused, which with respect to zone 2 of the other conductivity type, for example, they are p-conductive.

Weiterhin sind zwischen den Zonen 5 und 6 einerseits und der leitenden Schicht 32 andererseits weitere Zonen 7, 8 und 9 vom Leitungstyp der Zone 2 eindiffundiert, welche die Zonen 5 und 6 in der dargestellten Weise überlappen und somit gleichzeitig beispielsweise als Kollektoren und Signalverbindungsleitungen dienen. An zwei Verbindungsstellen der Zone 7 mit der Zone 5 beziehungsweise der Zone ii und der Zone 6 ist die Dotierung in den Zonen 7 und 11 so groß, daß sich praktisch ein ohmscher Widerstand zu den darunterliegenden Zonen 5 und 6 ergibt.Furthermore, between the zones 5 and 6 on the one hand and the conductive Layer 32, on the other hand, diffuses further zones 7, 8 and 9 of the conductivity type of zone 2, which overlap the zones 5 and 6 in the manner shown and thus simultaneously serve for example as collectors and signal connection lines. At two connection points of zone 7 with zone 5 or zone ii and zone 6 is the doping in zones 7 and 11 so large that there is practically an ohmic resistance to the underlying zones 5 and 6 results.

Auf diese Weise wird, wie in Fig. 1 dargestellt, eine integrierte Halbleiteranordnung mit zwei Transistoren erhalten, deren Emitter durch die Zone 2, deren Basen durch die Zonen 5 und 6 und deren Kollektoren durch die Zonen 8 und 9 gebildet werden. '#weiterhin ist durch die sperrschichtfreie Kontaktierung an den Stellen 10 und ii gleichzeitig eine Verbindung vom Kollektor eines Transistors zur Basis des anderen Transistors gegeben.In this way, as shown in Fig. 1, an integrated Semiconductor arrangement obtained with two transistors, the emitter of which passes through the zone 2, their bases through zones 5 and 6 and their collectors through zones 8 and 9 are formed. '#continues to be on due to the contacting without a barrier layer the points 10 and ii at the same time a connection from the collector of a transistor given to the base of the other transistor.

Auf Grund der llochohmigkeit der Zone 4 übernimmt diese Zone die Isolation zwischen den Bauelementen, so daß Isolationsdiffusionen oder Oxidisolationen nicht erforderlich sind, weil die zu isolierenden Spannungen maximal 0,6 7 betragen und weil ein beträchtlicher Teil dieser Spannung durch vorhandene Potentialbarrieren aufgefangen wird.Due to the oil resistance of zone 4, this zone takes over the insulation between the components, so that insulation diffusion or oxide insulation does not occur are required because the voltages to be isolated are a maximum of 0.6 7 and because a considerable part of this voltage is caused by existing potential barriers is caught.

Der Schichtwiderstand der über den Zonen 5, 6, 8 und 9 angebrachten leitenden Schicht 32 ist wesentlich größer als der Schichtwiderstand der Zonen 7, 8, 9. Die zweite, auf der leitenden Schicht 32 angebrachte leitende Schicht 31 besteht vorzugsweise aus Metall und ist mit dem positiven Pol der Betriebs spannung verbunden.The sheet resistance of those applied over zones 5, 6, 8 and 9 conductive layer 32 is much greater than the sheet resistance of zones 7, 8, 9. The second conductive layer 31 applied on the conductive layer 32 consists preferably made of metal and is connected to the positive pole of the operating voltage.

Fig. 6 zeigt ein Ersatzschaltbild der Anordnung nach Fig. 1.FIG. 6 shows an equivalent circuit diagram of the arrangement according to FIG. 1.

Die Transistoren 21 T2 werden durch die Zonen 2, 5, 8 beziehungsweise 2, 6, 9 gebildet. Die Widerstände R19 R2, R3, R4 stellen den räumlich verteilten Widerstand der ersten leitenden Schicht 32 dar. Die Verbindungsleitung 43 entspricht der zweiten leitenden Schicht 31. Die sich mit dieser Halbleiteranordnung ergebenden Widerstände R5, R6, R7 sind unerwünscht und müssen durch geeignete Dimensionierung der ersten leitenden Schicht 32 und gegebenenfalls durch Abdecken der darunterliegenden Halbleiteranordnungen mit Isolierschichten ausreichend groß gehalten werden.The transistors 21 T2 are through zones 2, 5, 8 respectively 2, 6, 9 formed. The resistors R19 R2, R3, R4 represent the spatially distributed Resistance of the first conductive layer 32 represents. The connecting line 43 corresponds of the second conductive layer 31. The resulting with this semiconductor arrangement Resistors R5, R6, R7 are undesirable and must be dimensioned appropriately of the first conductive layer 32 and optionally by covering the underlying Semiconductor arrangements with insulating layers are kept sufficiently large.

Mit Grundschaltungen, entsprechend dem Ersatzbild nach Fig. 6, lassen sich beliebig komplizierte logische Netze und Informationsspeicher aber auch analoge Schaltungen aufbauen. Das hier beschriebene Prinzip zur Energieversorgung von integrierten Halbleiteranordnungen ist auf die hier gezeigte Grundschaltung nicht beschränkt. Insbesondere können weitere Funktionselemente, zum Beispiel Widerstände eingefügt werden. Weiterhin braucht die erste leitende Schicht 32 nicht über ihre gesamte Fläche mit den darunter angeordneten Zonen in elektrischem Kontakt stehen. Diese Zonen können teilweise mit Isolierschichten abgedeckt werden. ueber den leitenden Schichten 32 und 31 können weiterhin Passivierungsschichten aufgebracht werden.With basic circuits, corresponding to the equivalent image according to FIG. 6, leave Arbitrarily complicated logical networks and information stores but also analog ones Build circuits. The principle described here for the energy supply of integrated Semiconductor arrangements are not restricted to the basic circuit shown here. In particular, further functional elements, for example resistors, can be inserted will. Furthermore, the first conductive layer 32 does not need to be over its entire length Surface are in electrical contact with the zones below. These Zones can be partially covered with insulating layers. about the senior Layers 32 and 31 can also be applied passivation layers.

Die erste leitende Schicht 32 kann aus dem gleichen Grundmaternal (zum Beispiel Si) wie der darunter angeordnete Halbleiterkristall bestehen. Es können aber auch andere Materialien, zum Beispiel polykristalline Halbleiterschichten, leitende Gläser, leitende Kunststoffe oder aber in Sonderfällen auch Flüssigkeiten verwendet werden. Damit die Widerstände R5, R6, R7 aus Fig. 6 wesentlich größer als die Widerstände R1, R2, RD, R4 ausfallen, wird die erste leitende Schicht 32 relativ dünn gemacht. In der Regel ist die Dicke der leitenden Schicht 32 kleiner als die Länge der Zonen 7, 8, 9. Dickere Schichten können verwendet werden, wenn die Leitfähigkeit der leitenden Schicht 32 anisotrop ist, und zwar so, daß die Leitfähigkeit senkrecht zur großen Oberfläche der leitenden Schicht 32 größer als parallel -zu dieser Oberfläche ist. Schichten mit stark anisotroper Leitfähigkeit lassen sich zum Beispiel aus InSb herstellen.The first conductive layer 32 can be made of the same basic material (for example Si) as the semiconductor crystal arranged underneath. It can but also other materials, for example polycrystalline semiconductor layers, conductive glasses, conductive plastics or, in special cases, liquids be used. So that the resistors R5, R6, R7 from Fig. 6 are significantly larger as the resistors R1, R2, RD, R4 fail, the first conductive layer 32 becomes relative made thin. Usually the thickness of the conductive layer 32 smaller than the length of zones 7, 8, 9. Thicker layers can be used, when the conductivity of the conductive layer 32 is anisotropic in such a way that the conductivity perpendicular to the large surface of the conductive layer 32 is greater than is parallel to this surface. Layers with strongly anisotropic conductivity can be made from InSb, for example.

Bei der Dimensionierung der leitenden Schicht 32 ist zu beachten, daß bei den hier in Frage kommenden Schaltungen die Kollektorströme meistens sehr gering sind (Kollektorstrom pro 1 mm2 Fläche ist geringer als 100 um A mm 2). Um die Verlustleistung in der leitenden Schicht 32 klein zu halten, beträgt der Spannungsabfall zwischen der Schicht 31 und den Zonen 72 8, 9 nur 1 bis 2 V.When dimensioning the conductive layer 32, it should be noted that that in the circuits in question here, the collector currents mostly very high are low (collector current per 1 mm2 area is less than 100 µm A mm 2). Around To keep the power loss in the conductive layer 32 small, the voltage drop is between the layer 31 and the zones 72 8, 9 only 1 to 2 V.

Bei einer weiteren Ausführungsforin der Erfindung nach Fig. 2, in der gleiche Teile wie bei der Ausführungsform nach Fig. 1 mit gleichen Bezugs zeichen versehen sind, werden die Halbleiterzonen 7, 8 und 9 der Anordnung nach Fig. 1 durch metallische Belegungen 21, 22 und 23 ersetzt. Um auch in diesem Fall ohmsche Kontaktverbindungen zu schaffen, sind die Zonen 5 und 6 an Stellen 24 und 25 so hoch dotiert, daß an den Verbindungsstellen zu den metallischen Belegungen 21 und 22 keine Sperrschicht mehr auftritt.In a further embodiment of the invention according to FIG. 2, in the same parts as in the embodiment of FIG. 1 with the same reference characters are provided, the semiconductor zones 7, 8 and 9 of the arrangement of FIG metallic coverings 21, 22 and 23 replaced. In this case too, ohmic contact connections to create, the zones 5 and 6 are so highly doped at points 24 and 25 that at the connection points to the metallic coverings 21 and 22 no barrier layer occurs more.

Bei dieser Ausführungsform werden die Kollektoren dei Transistoren durch die metallischen Belegungen 21, 22, 23 gebildet, welche mit den darunterliegenden Zonen 5 und 6 - abgesehen von den Stellen 24 und 25 - in Sperrichtung betriebene Schottky-Kontakte bilden.In this embodiment the collectors become the transistors formed by the metallic coverings 21, 22, 23, which with the underlying Zones 5 and 6 - apart from positions 24 and 25 - operated in the reverse direction Form Schottky contacts.

Wie sich aus der Darstellung nach den Fig. 1 und 2 ergibt sind gemäß einer besonderen Ausführungsforin der Erfindung die Teile der Zonen 7, 8 und 9 beziehungsweise der metallischen Belegungen 21, 22 und 23, welche mit den darunterliegenden Zonen 5 und 6 einen sperrenden Kontakt (pn-2bergang beziehungsweise Schottky-Kontakt als Basis-Kollektor-2bergang) gegenüber den Teilen, welche ohmsche Kontakte bilden - 10 und ii in Fig.As can be seen from the illustration according to FIGS. 1 and 2 are according to a special embodiment of the invention Parts of the zones 7, 8 and 9 or the metallic coverings 21, 22 and 23, which with the underlying zones 5 and 6 have a blocking contact (pn-2 junction or Schottky contact as base-collector transition) compared to the parts, which are ohmic Make contacts - 10 and ii in Fig.

1 beziehungsweise 25 und 26 in Fig. 2 -, groß ausgebildet.1 and 25 and 26 in Fig. 2 -, made large.

Gemäß einer besonderen Ausgestaltung der Erfindung können die zweiten und dritten Zonen 5, 6 beziehungsweise 7, 8, 9 oder die metallischen Belegungen 21, 22, 23 streifenförmig ausgebildet sein und etwa orthogonal zueinander verlaufen.According to a particular embodiment of the invention, the second and third zones 5, 6 or 7, 8, 9 or the metallic coverings 21, 22, 23 be strip-shaped and run approximately orthogonally to one another.

Eine derartige Ausführung ist in Fig. 3 dargestellt, in der gleiche Elemente wie in Fig. 1 mit gleichen Bezugszeichen versehen sind. Daraus ergibt sich der Vorteil eines besonders geringen Platzbedarfs sowie eine unkritische Isolierung, weil nur Kreuzungen vorhanden sind. Selbstverständlich ist eine derartige streifenförmige Ausbildung der Zonen auch bei einer Anordnung nach Fig. 2 möglich, wenn dort die Zonen 5 und 6 sowie die metallischen Belegungen 21, 22 und 23 streifenförmig ausgebildet sind. Da sich eine derartige Konfiguration unmittelbar aus Fig. 3 ergibt, ist der Fall der streifenförmigen Ausbildung der Zonen beziehungsweise Belegungen nach Fig. 2 nicht eigens dargestellt.Such an embodiment is shown in Fig. 3, in the same Elements as in Fig. 1 are provided with the same reference numerals. This results in the advantage of a particularly small footprint and uncritical insulation, because there are only intersections. It goes without saying that such a strip is in the form of a strip Formation of the zones also possible with an arrangement according to FIG. 2, if there the Zones 5 and 6 and the metallic coverings 21, 22 and 23 are designed in the form of strips are. Since such a configuration results directly from FIG. 3, the Case of the strip-shaped formation of the zones or occupations according to Fig. 2 not specifically shown.

Gemäß einer weiteren Ausführungsforin der Erfindung ist vorgesehen, daß sich die durch die Folge der ersten, zweiten und dritten Zonen beziehungsweise durch die Folge der ersten und zweiten Zonen sowie der metallischen Belegungen ergebenden Funktionselemente im Halbleiterkörper in drei Koordinatenrichtungen wiederholt vorgesehen sind, wobei insbesondere die dritten Zonen beziehungsweise die metallischen Belegungen im Halbleiterkörper in den drei Koordinatenrichtungen verlaufen.According to a further embodiment of the invention it is provided that is distinguished by the sequence of the first, second and third zones respectively resulting from the sequence of the first and second zones and the metallic coverings Functional elements are repeatedly provided in the semiconductor body in three coordinate directions are, in particular the third zones or the metallic coverings run in the semiconductor body in the three coordinate directions.

Eine derartige Ausführungsform ist in Fig. 4 dargestellt, in der gleiche Elemente wie in den Fig. 1 und 2 mit gleichen Bezugszeichen versehen sind.Such an embodiment is shown in FIG the the same elements as in FIGS. 1 and 2 are provided with the same reference numerals.

Wie aus Fig. 4 zu ersehen ist, wird im unteren Teil dieser Anordnung eine der Anordnung nach Fig. 1 entsprechende Anordnung gebildet, so daß sich wiederum zwei miteinander verschaltete Transistoren ergeben. Auf dieser Anordnung befindet sich eine zweite entsprechende Anordnung, wobei die entsprechenden Elemente mit apostrophierten gleichen Bezugszeichen versehen sind. Im Unterschied zu der im unteren Teil der Fig. 3 ausgebildeten Anordnung ist die hochdotierte Zone 2' sowie die Schichten 32t und 31' jedoch durch einen Bereich der hochohmigen Zone 4 t unterbrochen, durch den zur Verbindung der Zonen 6 und 6' (Verbindung der Basen zweier Zonen) ein hochdotierter Bereich 30 verläuft, dessen Dotierung so hoch ist, daß er praktisch einen teiler darstellt. Die im Halbleiter angeordneten Schichten 31, 32 werden hier durch geeignete Dotierung erzeugt.As can be seen from Fig. 4, in the lower part of this arrangement formed an arrangement corresponding to the arrangement of FIG. 1, so that in turn result in two interconnected transistors. Located on this arrangement a second corresponding arrangement, the corresponding elements with apostrophized are provided with the same reference numerals. In contrast to the one below Part of the arrangement formed in FIG. 3 is the highly doped zone 2 'and the layers 32t and 31 ', however, interrupted by a region of the high-resistance zone 4t a highly doped one for connecting zones 6 and 6 '(connecting the bases of two zones) Area 30 runs, the doping is so high that it is practically a divider represents. The layers 31, 32 arranged in the semiconductor are here by means of suitable Doping generated.

Bei diesen dreidimensionalen Halbleiterstrukturen wird der Vorteil der an Hand der Fig. 1 bis 4 beschriebenen Strukturen besonders deutlich. Die bekannten Strukturen, bei denen die Transistoren in einer Isolationswanne angeordnet sind, können aus topologischen Gründen in dreidimensionaler Ausführung überhaupt nicht realisiert werden.With these three-dimensional semiconductor structures, the advantage the structures described with reference to FIGS. 1 to 4 are particularly clear. The known Structures in which the transistors are arranged in an isolation trough, cannot at all in three-dimensional design for topological reasons will be realized.

Der Vorteil von dreidimensionalen Strukturen ist, daß mit ihnen die Packungsdichte gegenüber zweidimensionalen Strukturen um mehrere Zehnerpotenzen vergrößert werden kann und daß kompliziertere Verknüpfungen ohne Leitungskreuzungen und mit verhältnismäßig kurzen Leitungen realisierbar sind.The advantage of three-dimensional structures is that with them the Packing density by several powers of ten compared to two-dimensional structures can be enlarged and that more complicated links without line crossings and can be implemented with relatively short cables.

In den Anordnungen nach Fig. 1, 2, 3 und 4 sind die ohmschen Kontakte 10, 11 beziehungsweise 24, 25 vorgesehen. Die Herstellung dieser ohmschen Kontakte erfordert zusätzliche Herstellungsprozesse. In einer Weiterbildung der Erfindung können diese ohmschen Kontakte eingespart werden. Hierzu werden solche Materialien für die Zonen verwendet, daß die Flußspannung zwischen der Kollektor-Basis-Diode kleiner als die Flußspannung der Basis-Emitter-Diode - bei gleichem Flugstrom - ist.In the arrangements of FIGS. 1, 2, 3 and 4, the ohmic contacts are 10, 11 and 24, 25 are provided. The production of these ohmic contacts requires additional manufacturing processes. In a further education According to the invention, these ohmic contacts can be saved. For this purpose, such Materials used for the zones that the forward voltage between the collector-base diode less than the forward voltage of the base-emitter diode - with the same flight current - is.

Diese Voraussetzung wird zum Beispiel bei der Anordnung nach Fig. 2 erfüllt, wenn für die Schichten 22, 23 Aluminium auf Silicium verwendet wird. Es besteht bei dieser Anordnung kein grundsätzlicher Unterschied zwischen dem Kollektor und dem Basiskontakt. Damit trotzdem die Signalflußrichtung in der Schaltung eindeutig festgelegt ist, werden die Flächen verschieden groß gemacht. Eine große Fläche der Schichten 22, 23 über der Basis 5, 6 wirkt als Kollektor. Zwar wirkt auch eine kleine Fläche als Kollektor, wird aber die Fläche so klein gemacht, daß die Stromverstärkung dieses Teiltransistors kleiner als eins ist, so kann er den mit ihm verbundenen Transistor nicht durchschalten. Bezogen auf die Fig. 2 heißt das, daß auch ohne die ohmschen Kontakte 24, 25 der linke Transistor den rechten durchschalten kann, daß aber der rechte Transistor nicht den linken Transistor durchschalten kann, wenn nur die uberlappungsflächen der Zonen 22 und 25 genügend klein sind.This requirement is fulfilled, for example, in the arrangement according to Fig. 2 is satisfied when aluminum on silicon is used for the layers 22, 23. With this arrangement there is no fundamental difference between the collector and the basic contact. So the direction of signal flow in the circuit is still clear is set, the areas are made different sizes. A large area of the Layers 22, 23 over the base 5, 6 act as a collector. A small one also works Area as a collector, but the area is made so small that the current gain if this sub-transistor is smaller than one, it can use the one connected to it Do not switch the transistor through. With reference to FIG. 2, this means that even without the ohmic contacts 24, 25 the left transistor can switch through the right one, but that the right transistor cannot turn on the left transistor if only the areas of overlap of zones 22 and 25 are sufficiently small.

Eine derartige Ausgestaltung für die Anordnung nach Fig. 2 ist in Fig. 5 dargestellt, in der gleiche Elemente wie in Fig. 2 mit gleichen Bezugszeichen versehen sind. Die in den Ausführungebeispielen nach den Fig. 1 bis 5 dargestellten Strukturen sind natürlich nicht auf die einfachen gezeigten Verknüpfungen beschränkt. Vielmehr köniien wesentlich kompliziertere Strukturen mit einer Vielzahl von Transistoren realisiert werden, wobei insbesondere auch die Transistoren jeweils mehrere Eingänge und Ausgänge besitzen können. Bei einem speziellen Ausführungsbeispiel der Erfindung kann die Zone 4 in den Fig. 1, 2 und 4 so dünn sein, daß die Zone 2 die Basen 5, 6 der Transistoren direkt berührt.Such a configuration for the arrangement according to FIG. 2 is shown in Fig. 5 shown in the same elements as in Fig. 2 with the same reference numerals are provided. Those shown in the exemplary embodiments according to FIGS. 1 to 5 Structures are of course not limited to the simple links shown. Rather, much more complicated structures with a large number of transistors could be used can be realized, with the transistors in particular each having a plurality of inputs and can have outputs. In a particular embodiment of the invention zone 4 in FIGS. 1, 2 and 4 can be so thin that zone 2 contains bases 5, 6 of the transistors touched directly.

19 Patentansprüche 6 Figuren19 claims 6 figures

Claims (19)

?atentansprüche r Integrierte Halbleiteranordnung mit mehreren, in einem Halbleiterkörper vorgesehenen aktiven Bauelementen und zugehörigen Signalverbindungsleitungen, die leitbahnfrei mit einer Betriebsspannung beaufschlagbar sind, d a d u r c h g e k e n n z e i c h n e t , daß auf der Oberfläche und/oder im Innern des Halbleiterkörpers (1) großflächig eine erste leitende Schicht (32) für alle Bauelemente vorgesehen ist, an der die Betriebsspannung auf der vom Halbleiterkörper (1) abgewandten Seite anlegbar ist und die wenigstens an den Stellen der aktiven Bauelemente oder ganzflächig mit dem Halbleiterkörper (1) in elektrischem Kontakt steht. ? patent claims r Integrated semiconductor arrangement with several, in active components provided in a semiconductor body and associated signal connection lines, to which an operating voltage can be applied without conducting paths, d a d u r c h g e k e n n n n e i n e t that on the surface and / or in the interior of the semiconductor body (1) A first conductive layer (32) is provided over a large area for all components at which the operating voltage is on the side facing away from the semiconductor body (1) can be applied and at least at the locations of the active components or over the entire area is in electrical contact with the semiconductor body (1). 2. Integrierte Halbleiteranordnung nach Anspruch 1, d a -d u r c h g e k e n n z e i c h n e t , daß die erste leitende Schicht (32) auf der der integrierten Schaltung abgewandten Seite großflächig mit einer zweiten leitenden Schicht (31) bedeckt ist, an der die Betriebsspannung liegt und deren Schichtwiderstand viel kleiner ist als der Schichtwiderstand der ersten leitenden Schicht (32). 2. Integrated semiconductor arrangement according to claim 1, d a -d u r c it is noted that the first conductive layer (32) on the Integrated circuit side facing away from a large area with a second conductive Layer (31) is covered, on which the operating voltage is and its sheet resistance is much smaller than the sheet resistance of the first conductive layer (32). 3. Integrierte Halbleiteranordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß der Schichtwiderstand der ersten leitenden Schicht (32) größer als der Schichtwiderstand der Signalverbindungsleitungen der integrierten Schaltung ist. 3. Integrated semiconductor device according to claim 1 or 2, d a d u r c h e k e n n n z e i c h n e t that the sheet resistance of the first conductive Layer (32) greater than the sheet resistance of the signal connection lines integrated circuit is. 4. Integrierte Halbleiteranordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t daß die erste leitende Schicht (32) aus dem gleichen Halbleitermaterial wie die damit verbundene integrierte Schaltung besteht. 4. Integrated semiconductor arrangement according to one of claims 1 to 3, that the first conductive layer (32) made of the same semiconductor material as the integrated circuit connected to it consists. 5. Integrierte Halbleiteranordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t daß die erste leitende Schicht (32) aus leitendem Kunststoff besteht.5. Integrated semiconductor arrangement according to one of claims 1 to 3, that the first conductive layer (32) made of conductive plastic. 6. Integrierte Halbleiteranordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t daß die erste leitende Schicht (32)#eine leitende Flüssigkeit ist.6. Integrated semiconductor arrangement according to one of claims 1 to 3, it is indicated that the first conductive layer (32) #a conductive liquid. 7. Integrierte Halbleiteranordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t daß die Leitfähigkeit der ersten leitenden Schicht (32) stark anisotrop ist und daß die Leitfähigkeit senkrecht zur großen Oberfläche der leitenden Schicht größer als paralles zur großen Oberfläche ist.7. Integrated semiconductor arrangement according to one of claims 1 to 3, that the conductivity of the first conductive Layer (32) is strongly anisotropic and that the conductivity is perpendicular to the large Surface of the conductive layer is larger than paralles to the large surface. 8. Integrierte Halbleiteranordnung nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t daß die erste leitende Schicht (32) in elektrischem Kontakt mit Kollektor- und/oder Basiszonen von Transistoren ist.8. Integrated semiconductor arrangement according to one of claims 1 to 6, that the first conductive layer (32) is in electrical contact with collector and / or base zones of transistors. 9. Integrierte Halbleiteranordnung nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t daß bipolare Transistoren so angeordnet sind, daß die der ersten leitenden Schicht (32) zugewandten Zonen die Kollektoren und die der ersten leitenden Schicht (32) abgewandten Zonen die Emitter sind.9. Integrated semiconductor arrangement according to one of claims 1 to 7, d a d u r c h e k e n n n z e i c h n e t that bipolar transistors are so arranged are that the first conductive layer (32) facing zones are the collectors and the regions facing away from the first conductive layer (32) are the emitters. 10. Integrierte Halbleiteranordnung nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t daß in einem Halbleiterkörper (1) benachbart zu mindestens einer ersten Zone (2) eines ersten Leitungstyps in Abstand voneinander befindliche zweite Zonen (5, 6) eines zweiten teitungstyps vorgesehen sind, daß die zweiten Zonen (5, 6) durch hochohmige Bereiche (4) des Halbleiterkörpers (1) voneinander getrennt sind und daß benachbart zu den zweiten Zonen dritte Zonen (7, 8, 9) des ersten Leitungstyps vorgesehen sind, welche voneinander getrennte zweite Zonen miteinander verbinden, derart, daß an mindestens einer Verbindungsstelle einer zweiten und einer dritten Zone (beispielsweise 6 und 9) ein sperrender Kontakt vorhanden ist.10. Integrated semiconductor arrangement according to one of claims 1 to 9, that is adjacent in a semiconductor body (1) to at least one first zone (2) of a first conductivity type at a distance from one another located second zones (5, 6) of a second line type provided are that the second zones (5, 6) through high-resistance areas (4) of the semiconductor body (1) are separated from each other and that adjacent to the second zones third zones (7, 8, 9) of the first line type are provided, which are separate from one another connect second zones to one another in such a way that at at least one connection point a second and a third zone (e.g. 6 and 9) a blocking contact is available. 11. Integrierte Halbleiteranordnung nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t daß in einem Halbleiterkörper (1) benachbart zu mindestens einer ersten Zone (2) eines ersten Leitungstyps in Abstand voneinander befindliche zweite Zonen (5, 6) eines zweiten Leitungstyps vorgesehen sind, daß die zweiten Zonen durch hochohmig Bereiche (4) des Halbleiterkörpers voneinander getrennt sind und daß benachbart zu den zweiten Zonen metallische Belegungen (21, 22, 23) vorgesehen sind, welche voneinander getrennte zweite Zonen miteinander verbinden, derart, daß an mindestens einer Verbindungsstelle einer metallischen Belegung (beispielsweise 23) und einer zweiten Zone (beispielsweise 6) ein sperrender Kontakt vorhanden ist.11. Integrated semiconductor arrangement according to one of claims 1 to 9, that is adjacent in a semiconductor body (1) to at least one first zone (2) of a first conductivity type at a distance from one another located second zones (5, 6) of a second conductivity type are provided that the second zones by high-resistance areas (4) of the semiconductor body from one another are separated and that adjacent to the second zones metallic coverings (21, 22, 23) are provided which connect separate second zones with one another, in such a way that at least one connection point of a metallic covering (for example 23) and a second zone (for example 6) there is a blocking contact. 12. Integrierte Halbleiteranordnung nach den Ansprüchen 10 und 11, d a d u r c h g e k e n n z e i c h n e t , daß an mindestens einer Verbindungsstelle einer zweiten und einer dritten Zone (beispielsweise 11) beziehungsweise an einer Verbindungsstelle (beispielsweise 25) einer metallischen Belegung (beispielsweise 23) mit einer zweiten Zone (beispielsweise 6) ein ohmscher Kontakt vorhanden ist.12. Integrated semiconductor arrangement according to claims 10 and 11, d u r c h e k e n n n z e i c h n e t that at at least one connection point a second and a third zone (e.g. 11) and on one, respectively Connection point (for example 25) of a metallic covering (for example 23) there is an ohmic contact with a second zone (for example 6). 13. Integrierte Halbleiteranordnuiig nach Anspruch 11, d a -d u r c h g e k e n n z e i c h n e t , daß eine dritte Zone (beispielsweise 9) sowie eine metallisierte Belegung (beispielsweise 23) ah den Verbindungsstellen mit zweiten Zonen (beispielsweise 5, 6) nur sperrende Kontakte bildet.13. Integrated semiconductor device according to claim 11, d a -d u r c h g e k e n n n z e i c h n e t that a third zone (for example 9) as well a metallized assignment (for example 23) ah the connection points with the second Zones (for example 5, 6) only forms blocking contacts. 14. Integrierte Halbleiteranordnung nach einem der Ansprüche 10 bis 13, d a d u r c h g e k e n n z e i c h n e t daß die Kontaktbereiche mindestens einer dritten Zone (beispielsweise 9) beziehungsweise einer metallischen Belegung (beispielsweise 23) und mindestens zweier zweiten Zonen unterschiedlich groß sind.14. Integrated semiconductor arrangement according to one of claims 10 to 13, that the contact areas are at least a third zone (for example 9) or a metallic coating (for example 23) and at least two second zones are of different sizes. 15. Integrierte Halbleiteranordnung nach einem der Ansprüche 10 bis 13, d a d u r c h g e k e n n z e i c h n e t , daß die erste Zone (2) hochdotiert ist.15. Integrated semiconductor arrangement according to one of claims 10 to 13, that the first zone (2) is highly doped is. 16. Integrierte Ilalbleiteranordnung nach einem der Ansprüche 10 bis 14, d a d u r c h g e k e n n z e i c h n e t daß die zweiten und dritten Zonen (5, 6; 7, 8, 9) oder die metallischen Belegungen (21, 22, 23) streifenförmig ausgebildet sind.16. Integrated Ilalbleiteranordnung according to any one of claims 10 to 14, noting that the second and third zones (5, 6; 7, 8, 9) or the metallic coverings (21, 22, 23) are strip-shaped are. 17. Integrierte Halbleiteranordnung nach Anspruch 16, d a -d u r c h g e k e n n z e i c h n e t , daß die streifenförmigen zweiten und dritten Zonen (5j 6; 7, 8, 9) oder die metallischen -Belegungen (21, 22, 23) etwa orthogonal zueinander verlaufen.17. Integrated semiconductor arrangement according to claim 16, d a -d u r c it is noted that the strip-shaped second and third zones (5j 6; 7, 8, 9) or the metallic coatings (21, 22, 23) approximately orthogonal to one another get lost. 18. Integrierte Halbleiteranordnung nach einem der Ansprüche 1 bis 17, d a d u r c h g e k e n n z e i c h n e t , daß die sich durch die Folge der ersten, zweiten und dritten Zonen (2; 5, 6; 7, 8, 9) beziehungsweise durch die Folge der ersten und zweiten Zonen (2; 5, 6) ergebenden Fnnktionselemente im Halbleiterkörper (1) in drei Koordinatenrichtungen wiederholt vorgesehen sind.18. Integrated semiconductor arrangement according to one of claims 1 to 17, d a d u r c h e k e n n n z e i c h n e t, that the result of the first, second and third zones (2; 5, 6; 7, 8, 9) respectively by the sequence functional elements resulting in the first and second zones (2; 5, 6) in the Semiconductor body (1) are provided repeatedly in three coordinate directions. 19. Integrierte Halbleiteranordnung nach Anspruch 18, d a -d u r c h g e k e n n z e i c h n e t , daß die dritten Zonen (7, 8, 9) beziehungsweise die metallischen Belegungen (21, 22, 23) im Halbleiterkörper (1) in den drei Koordinatenrichtungen verlaufen.19. Integrated semiconductor arrangement according to claim 18, d a -d u r c h e k e n n n z e i c h n e t that the third zones (7, 8, 9) respectively the metallic coatings (21, 22, 23) in the semiconductor body (1) in the three coordinate directions get lost. L e e r s ei t eRead more
DE2435371A 1974-07-23 1974-07-23 Integrated multi-component semiconductor device - has common conductive layer in contact with substrate on components points Withdrawn DE2435371A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2435371A DE2435371A1 (en) 1974-07-23 1974-07-23 Integrated multi-component semiconductor device - has common conductive layer in contact with substrate on components points
DE19762641546 DE2641546A1 (en) 1974-07-23 1976-09-15 Integrated circuit with several active components - has conducting layer on chip surface which is connected to active components and to supply voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2435371A DE2435371A1 (en) 1974-07-23 1974-07-23 Integrated multi-component semiconductor device - has common conductive layer in contact with substrate on components points

Publications (1)

Publication Number Publication Date
DE2435371A1 true DE2435371A1 (en) 1976-02-05

Family

ID=5921290

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2435371A Withdrawn DE2435371A1 (en) 1974-07-23 1974-07-23 Integrated multi-component semiconductor device - has common conductive layer in contact with substrate on components points

Country Status (1)

Country Link
DE (1) DE2435371A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2641546A1 (en) * 1974-07-23 1978-03-16 Siemens Ag Integrated circuit with several active components - has conducting layer on chip surface which is connected to active components and to supply voltage
EP0231970A2 (en) * 1986-01-31 1987-08-12 Philips Patentverwaltung GmbH Thick-film wiring on a ceramic substrate plate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3299329A (en) * 1963-07-05 1967-01-17 Westinghouse Electric Corp Semiconductor structures providing both unipolar transistor and bipolar transistor functions and method of making same
DE1802899A1 (en) * 1968-06-21 1970-02-26 Philips Nv Semiconductor device
DE1614872C3 (en) * 1966-12-30 1974-01-24 Texas Instruments Inc., Dallas, Tex. (V.St.A.) Semiconductor device
DE2344099B2 (en) * 1973-08-31 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Integrated semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3299329A (en) * 1963-07-05 1967-01-17 Westinghouse Electric Corp Semiconductor structures providing both unipolar transistor and bipolar transistor functions and method of making same
DE1614872C3 (en) * 1966-12-30 1974-01-24 Texas Instruments Inc., Dallas, Tex. (V.St.A.) Semiconductor device
DE1802899A1 (en) * 1968-06-21 1970-02-26 Philips Nv Semiconductor device
DE2344099B2 (en) * 1973-08-31 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Integrated semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z: Nachrichtentechnik, Bd. 21, 1971, Heft 6, S. 233-236 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2641546A1 (en) * 1974-07-23 1978-03-16 Siemens Ag Integrated circuit with several active components - has conducting layer on chip surface which is connected to active components and to supply voltage
EP0231970A2 (en) * 1986-01-31 1987-08-12 Philips Patentverwaltung GmbH Thick-film wiring on a ceramic substrate plate
EP0231970A3 (en) * 1986-01-31 1989-12-27 Philips Patentverwaltung Gmbh Thick-film wiring on a ceramic substrate plate

Similar Documents

Publication Publication Date Title
DE2905022C2 (en)
DE1489893B1 (en) INTEGRATED SEMI-CONDUCTOR CIRCUIT
DE2334405B2 (en) Large-scale integrated (LSI) semiconductor circuit and method for manufacturing a large number of such semiconductor circuits
DE1284519B (en) Composite semiconductor device and method for making the same
DE2554612A1 (en) INTEGRATED SEMI-CONDUCTOR CIRCUIT
DE2029219B2 (en) Diffused, integrated semiconductor resistor
DE2621791A1 (en) INTEGRATED TRANSISTOR WITH ANTI-SATURATION SCHOTTKY DIODE
DE1943302A1 (en) Integrated circuit arrangement
DE1764570C3 (en) A method of manufacturing a semiconductor device having complementary NPN and PNP transistors
DE1514855B2 (en) SEMI-CONDUCTOR DEVICE
DE2353770C3 (en) Semiconductor device
DE1564864C2 (en) Method for manufacturing a semiconductor device
DE2045567A1 (en) Semiconductor integrated circuit device
DE1514867C3 (en) Integrated semiconductor diode
DE1614250C3 (en) Semiconductor arrangement with groups of intersecting connections
DE2852200A1 (en) INTEGRATED LOGICAL CIRCUIT
DE2263075C3 (en) Electrical power supply for a monolithically integrated semiconductor arrangement
DE2823629C2 (en) Planar semiconductor device
DE2435371A1 (en) Integrated multi-component semiconductor device - has common conductive layer in contact with substrate on components points
DE2046053B2 (en) Integrated circuit
DE2922926C2 (en) Optically ignitable, monolithic two-way thyristor with two connections
DE2608214A1 (en) INTEGRATED, HIGH RESISTANCE SEMI-CONDUCTOR STRUCTURE
DE2624409C2 (en) Schottky transistor logic arrangement
DE2344099A1 (en) Integrated semiconductor cct. - has zones of opposite conductivity separated by high ohmic regions and third bridging zones
EP0515815B1 (en) Semi-conductor device with PN junction and electrode arrangement

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee