DE2433025A1

DE2433025A1 - METHOD AND DEVICE FOR CONTROLLING AND MONITORING ELECTRICAL SWITCHING OPERATIONS, IN PARTICULAR IN MOTOR VEHICLES

Info

Publication number: DE2433025A1
Application number: DE19742433025
Authority: DE
Inventors: Reiner Dipl Ing Dillenburg
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1974-07-10
Filing date: 1974-07-10
Publication date: 1976-01-22
Also published as: GB1494240A

Description

R. 2 172R. 2 172

1. 7. 197^ Ve/Do1. 7. 197 ^ Ve / Thu

Anlage zur
PatentanmeldungAttachment to
Patent application

Robert Bosch GmbH, 7 Stuttgart 1

Verfahren und Vorrichtung zum Steuern und Kontrollieren von elektrischen Schaltvorgängen, insbesondere in Kraftfahrzeugen Method and device for controlling and monitoring electrical switching processes, in particular in motor vehicles

Die Erfindung betrifft ein Verfahren zum Steuern und Kontrollieren von elektrischen Schaltvorgängen, insbesondere in Kraftfahrzeugen, durch wenigstens eine an eine Energiequelle angeschlossene Versorgungsleitung und wenigstens eine Steuerleitung zur Informationsübertragung zwischen einem Zentralsender und mehreren, jeweils wenigstens einem SchaltVorgang zugeordneten Empfangsstationen und eine Vorrichtung zur Durchführung des Verfahrens.The invention relates to a method for controlling and checking of electrical switching processes, in particular in motor vehicles, by at least one to an energy source connected supply line and at least one control line for information transmission between a central transmitter and several receiving stations, each assigned to at least one switching process, and a device to carry out the procedure.

509884/0674509884/0674

In elektrischen Anlagen mit einer Vielzahl von Verbrauchern, Kontrolleinrichtungen und Befehisstationen, beispielsweise in Bordnetzen von Kraftfahrzeugen, ist infolge der großen Zahl der Verbraucher und des geringen zur Verfügung stehenden Platzes die Leitungsführung von den Schaltern und den Versorgungsquellen zu den einzelnen Verbrauchern höchst aufwendig. Durch Sicherheitsvorschriften und den zunehmenden Bedienungs- und Wartungskomfort wird der Umfang der elektrischen Einrichtungen in einem Kraftfahrzeug und damit die Zahl der zu verlegenden Kabel in nächster Zeit weiter zunehmen. Neben dem Platzbedarf erhöht sich zunehmend auch der Kupferbedarf und die Unübersichtlichkeit der Anlage. Der wachsende Umfang der erforderlichen Leitungen fällt besonders deswegen ins Gewicht, weil aus Gründen der mechanischen Festigkeit ein Mindestquerschnitt der einzelnen Leitungen nicht unterschritten werden darf, obwohl teilweise nur Meß- oder Steuerströme im Milliampere-Bereich fließen.In electrical systems with a large number of consumers, control devices and command stations, for example in on-board networks of motor vehicles, is due to the large number of consumers and the low the available space the cable routing of the switches and the supply sources to the individual consumers extremely expensive. Through safety regulations and the increasing ease of use and maintenance the amount of electrical equipment in a motor vehicle and thus the number of those to be laid Cable will continue to increase in the near future. In addition to the space requirement, the copper requirement and the confusion of the system. The growing number of lines required is therefore particularly noticeable Weight, because for reasons of mechanical strength a minimum cross-section of the individual lines is not undershot may be, although sometimes only measuring or control currents in the milliampere range flow.

Um mit weniger Leitungen zwischen den Versorgungsquellen, den Schaltern und den einzelnen Verbrauchern auszukommen, sind Verfahren bekannt, bei denen von einem Zentralsender über eine Steuerleitung einzelne Signale im Multiplexverfahren an Empfänger abgegeben werden, die wiederum einen zugeordneten Verbraucher einschalten. Ganz allgemein werden bei einem Multiplexsystem mehrere Signale auf einem gemeinsamen übertragungsweg quasi gleichzeitig übertragen. Man spricht von mehreren Kanälen, deren übertragungsweg gemeinsam, deren typisches Merkmal jedoch verschieden ist, beim Frequenz-Multiplex beispielsweise das typische Frequenzband, beim Zeit-Multiplex das typische Zeitintervall. Im ersten Fall weist der Zentralsender dabei einen quarz-In order to get by with fewer lines between the supply sources, the switches and the individual consumers, methods are known in which individual signals are multiplexed from a central transmitter via a control line are given to recipients, who in turn switch on an assigned consumer. In general In a multiplex system, several signals are transmitted quasi simultaneously on a common transmission path. One speaks of several channels whose transmission path is common, but whose typical feature is different, in frequency multiplex, for example, the typical frequency band; in time multiplex, the typical time interval. In the first case, the central transmitter has a quartz

509884/0674509884/0674

gesteuerten Oszillator mit einem breiten Frequenzbereich auf. Dieser Frequenzbereich ist in mehrere Kanäle mit einer kleineren Bandbreite unterteilt. Pro Kanal ist ein Sendeoszillator notwendig, der im Multiplexverfahren Signale auf die Steuerleitung schaltet. Die einzelnen mit den Verbrauchern verbundenen Empfänger weisen im Eingangskreis einen Quarzfilter mit einem nachgeschalteten Verstärker auf. Durch selektive Auswertung der einzelnen, auf der Steuerleitung ankommenden Signale können die dem jeweiligen Empfänger zugeordneten Verbraucher eingeschaltet werden.controlled oscillator with a wide frequency range. This frequency range is divided into several channels divided into a smaller bandwidth. One transmit oscillator is required per channel, which is multiplexed Signals on the control line. The individual recipients connected to the consumers point in the input circle a quartz filter with a downstream amplifier. Through selective evaluation of the individual, Signals arriving on the control line can switch on the consumers assigned to the respective receiver will.

Durch die Sender unterschiedlicher Frequenz und die in den Eingangskreisen der Empfänger vorgesehenen Filter ist das Verfahren bzw. die dazu erforderliche Einrichtung aufwendig und teuer. Außerdem kann es insbesondere in Kraftfahrzeugen, in denen sehr hohe Temperaturschwankungen auftreten können, zu Arbeitspunktverschiebungen der elektrischen Bauelemente und damit zu Beeinträchtigungen der Signalübertragung kommen. Einrichtungen zur Kompensation des Temperatureinflusses verteuern aber die Signalübertragungseinrichtung noch mehr. Nachteilig ist auch, daß bei steigender Teilnehmerzahl die Frequenzbandfilter immer genauer arbeiten müssen und darum ebenfalls zu teuer werden.With the transmitters of different frequencies and the filters provided in the input circuits of the receiver the process and the equipment required for it are complex and expensive. In addition, it can be used especially in motor vehicles, in which very high temperature fluctuations can occur, to shifts in the electrical operating points Components and thus impairment of signal transmission come. However, devices for compensating the temperature influence make the signal transmission device more expensive even more. It is also disadvantageous that the frequency band filter becomes more and more accurate as the number of participants increases have to work and are therefore too expensive.

Die gleichen Nachteile bestehen beim Zeitmultiplexsystem, wo insbesondere ebenfalls mit steigender Teilnehmerzahl die erforderlichen Zeitnormale durch die wachsenden Genauigkeit sansprüche zu aufwendig werden. Auch hier können Temperaturschwankungen zu Verschiebungen der Zeitnormale führen.The same disadvantages exist with the time division multiplex system, especially with the increasing number of subscribers the required time standards are becoming too expensive due to the increasing accuracy requirements. Here too you can Temperature fluctuations lead to shifts in the time normal.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zu entwickeln, um durch Übertragung ausschließlich binärer Größen eine Steuerung und überwachung vieler elektrischer Einheiten über nur wenige Lei-The invention is based on the object of developing a method and a device to by transmission exclusively binary quantities, control and monitoring of many electrical units via just a few lines

-M-509884/067U -M-509884/067 U

tungen zu erreichen. Es soll eine hohe Ausfall- und Betriebssicherheit erreicht werden und der elektrische Schaltungsaufwand soll bei Hinzufügen weiterer Verbraucher nur unerheblich ansteigen. Um eine Massenproduktion, vorzugsweise für Kraftfahrzeuge, zu gewährleisten, soll das elektrische System voll integrierbar sein.accomplishments. A high level of failure and operational safety should be achieved and the electrical Circuit complexity should only increase insignificantly when additional consumers are added. To mass production, preferably for motor vehicles, to ensure that the electrical system should be fully integrable.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß der zu übertragenden, digitalen Informationsfolge ein aus einer bestimmten Reihenfolge von digitalen Signalen bestehender Adress-Code zugefügt ist, wobei jede Empfangsstation nur auf einen bestimmten, ihr zugeordneten Adress-Code anspricht.This object is achieved according to the invention in that the digital information sequence to be transmitted is a Address code consisting of a specific sequence of digital signals is added, with each receiving station only responds to a specific address code assigned to it.

Der Erfindung liegt weiterhin die Aufgabe zugrunde, eine Vorrichtung zur Durchführung des Verfahrens zu entwickeln.The invention is also based on the object of developing a device for carrying out the method.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß im Zentralsender eine Ablauffolgesteuerung für Einlesevorgänge und Auslesevorgänge von Informationen bzw. Anweisungen sowie zur zyklischen Betätigung eine Adress-Code-Steuerung vorgesehen ist, daß in jeder Empfangsstation ein Schieberegister zum seriellen Einlesen von Anweisungssignalfolgen vorgesehen ist, daß eine den jeweils zugeordneten Adress-Code erkennende Decodierschaltung zum Auslösen von elektrischen Sehaltvorgängen von an die Empfangsstation angeschlossenen elektrischen Einheiten, insbesondere Verbrauchern, aufgrund der Anweisungssignale vorgesehen ist und daß eine Steuerschaltung bei ansprechender Decodierung zum Einlesen und seriellen Auslesen der Rückmeldungen der Schaltvorgänge in das bzw. aus dem Schieberegister vorgesehen ist.This object is achieved according to the invention in that a sequence control for read-in processes is provided in the central transmitter and readout processes of information or instructions as well as an address code control for cyclical actuation it is provided that in each receiving station a shift register for the serial reading of instruction signal sequences it is provided that a decoding circuit recognizing the respectively assigned address code for triggering electrical Hold processes from connected to the receiving station electrical units, in particular consumers, is provided on the basis of the instruction signals and that a control circuit with appealing decoding for reading in and serial reading out of the feedback of the switching processes is provided in or out of the shift register.

Weitere vorteilhafte Ausgestaltungen und zweckmäßige Weiterbildungen der Erfindung ergeben sich in Verbindung mit den Unteransprüchen aus der nachfolgenden Beschreibung von Aus-Further advantageous refinements and expedient developments of the invention emerge in connection with the subclaims from the following description of

- 5 -509884/067A- 5 -509884 / 067A

führungsbeispielen und aus den zugehörigen Zeichnungen. Es zeigen:management examples and from the associated drawings. Show it:

Fig. 1 ein Prinzipschaltbild eines digitalen Adress-Code-Multiplexsystems mit einem Zentralsender und drei Empfangs st ationen,1 shows a basic circuit diagram of a digital address-code multiplex system with a central transmitter and three reception stations,

Fig. 2 ein Blockschaltbild einer Empfangsstation,2 shows a block diagram of a receiving station,

Fig. 3 ein Beispiel einer Informationsfolge beim Anrufen einer Empfangsstation,3 shows an example of a sequence of information when calling a receiving station,

Fig. k ein Befehlsspeicher mit einer Dreifach-Verzögerungsschaltung für eine Empfangsstation, K shows an instruction memory with a triple delay circuit for a receiving station,

Fig. 5 ein Signaldiagramm zur Erläuterung der in Fig. k dargestellten Schaltung,Fig. 5 is a signal diagram for explaining the circuit shown in Fig k.,

Fig. 6 ein Schaltbild eines Verbraucher-Leistungsschalters mit Schwellwertkontrolles6 shows a circuit diagram of a consumer circuit breaker with threshold control

Fig. 7 eine Kontrolleinrichtung zur überwachung analoger Meßwerte, 7 shows a control device for monitoring analog measured values,

Fig. 8 ein Signaldiagramm zur Erläuterung der in Fig. 7 dargestellten Kontrolleinrichtung,FIG. 8 is a signal diagram for explaining that shown in FIG Control device,

Fig. 9 ein Blockschaltbild eines Zentralsenders,9 is a block diagram of a central transmitter,

Fig. Io ein Schaltbild einer logischen Verknüpfungsschaltung für Verbraucher,Fig. Io is a circuit diagram of a logic combination circuit for consumers,

Fig. 11 eine Schaltung bei Verwendung nur einer Leitung für Takt und Information und11 shows a circuit using only one line for clock and information and

Fig; 12 ein Signaldiagramm zur Erläuterung der in Fig. 11 dargestellten Schaltung.Fig; 12 is a signal diagram for explaining the circuit shown in FIG.

509884/0674 ~ ^S' ~ 509884/0674 ~ ^S '~

In dem in Pig. 1 dargestellten Prinzipschaltbild eines Multiplexsystems sind die zahlreichen elektrischen Leitungen zwischen Gebern, Verbrauchern und überwachungseinrichtungen durch eine Datenleitung 11 ersetzt, die als Ringleitung den Zentralsender 12 mit drei Empfangsstationen 13 bis 15 verbindet, über diese Datenleitung 11 werden Sehaltfunktionen und überwachungswerte in codierter Form in Multiplexverfahren übertragen. Energie- und Datenübertragung sind unabhängig voneinander. Eine gesondere Versorgungsleitung 16 übernimmt die Leistungsversorgung und verläuft, ebenso wie eine dritte Leitung, die Taktleitung 17, parallel zur Datenleitung 11. Jede Teilnehmerstation 13 bis 15 hat acht Datenausgänge Bl bis B8 und acht Dateneingänge RMl bis RM8. Eine elektrische Batterie 18 ist zwischen die Versorgungsleitung 16 und Masse geschaltet. In einer Empfangsstation 13 bis 15 werden acht separate Kanäle, also z.B. acht Verbraucher, zusammengefaßt. Die Empfangsstationen werden zyklisch nacheinander vom Zentralsender über ihren Adress-Code angesprochen und erhalten entsprechend der Kanalzahl acht Anweisungen. Nach einem Takt zur Umsehalttren-' nung werden die acht Rückmeldungen in umgekehrter Richtung, von der Empfangsstation zur Zentralstation zurückgesendet. Nach einer Pause, die das synchrone Einlesen der nächsten Adresse ermöglicht, beginnt der Datenaustausch mit der nächsten Empfangsstation. An die Ringleitung 11, 16, 17 können noch beliebige weitere Empfangsstationen angeschlossen werden. Die Zahl der maximal möglichen Empfangsstationen ist durch die Länge des Adress-Code-Worts begrenzt. So können beispielsweise mit einem 4-bit-Wort 16 verschiedene Empfangsstationen angesprochen werden. Auch die Zahl der Dateneingänge und -ausgänge ist beliebig und hängt von der Länge einer Anweisungssignalfolge für eine Empfangsstation ab.In the one in Pig. 1 shown block diagram of a multiplex system the numerous electrical lines between encoders, consumers and monitoring devices are through replaced a data line 11, which connects the central transmitter 12 with three receiving stations 13 to 15 as a ring line, via this data line 11 becomes maintenance functions and monitoring values transmitted in coded form in multiplexing. Energy and data transmission are independent of each other. A special supply line 16 takes over the power supply and runs, as does a third line, the Clock line 17, parallel to the data line 11. Each subscriber station 13 to 15 has eight data outputs B1 to B8 and eight data inputs RM1 to RM8. An electric battery 18 is connected between the supply line 16 and ground. Eight separate channels are used in a receiving station 13 to 15, E.g. eight consumers, combined. The receiving stations are addressed cyclically one after the other by the central transmitter via their address code and received according to the Number of channels eight instructions. After a beat to switch The eight responses are sent back in the opposite direction from the receiving station to the central station. To After a pause that enables the next address to be read in synchronously, data exchange with the next receiving station begins. Any further receiving stations can be connected to the ring line 11, 16, 17. The number of maximum possible receiving stations is limited by the length of the address code word. For example, with 16 different receiving stations are addressed with a 4-bit word will. The number of data inputs and outputs is also arbitrary and depends on the length of an instruction signal sequence for a receiving station.

Die Empfangsstationen 13 bis 15 stellen drei Beispiele für mögliche Einsätze der Empfangsstationen dar. Die Empfangsstation 13 dient der überwachung von Schaltern, Grenzwertgebern oder überwachungseinrichtungen, deren Augenblickswert in jedem Programmzyklus des Zentralsenders abgefragt werden soll. Obwohl die Datenausgänge Bl bis B8 nicht angeschlossen sind,The receiving stations 13 to 15 represent three examples of possible uses of the receiving stations. The receiving station 13 is used to monitor switches and limit switches or monitoring devices whose instantaneous value in each Program cycle of the central transmitter is to be queried. Although the data outputs Bl to B8 are not connected,

509884/0674 - 7 -509884/0674 - 7 -

bestehen die Informationen in der Anweisungssignalfolge acht mal aus einem 1-Signal. Dies bewirkt, wie später noch ausführlich erläutert wird, daß alle Dateneingänge RMl bis RM8 abgefragt werden. Jeder dieser acht Dateneingänge RM ist über die zu überwachende Schalteinrichtung 19 mit einer Leitung verbunden, an der ständig ein l-^Signal anliegt. Je nach Schaltstellung einer solchen Schalteinrichtung 19 liegt somit am betreffenden Dateneingang RM ein Signal oder kein Signal an.the information is in the instruction sequence eight times from a 1 signal. This has the effect, as will be explained in detail later it is explained that all data inputs RM1 to RM8 be queried. Each of these eight data inputs RM is connected to a line via the switching device 19 to be monitored connected to which a l- ^ signal is constantly present. Depending on Switching position of such a switching device 19 is thus a signal or no signal at the relevant data input RM Signal on.

Im folgenden seien die in der Digitaltechnik verwendeten Ausdrücke 1-Signal und O-Signal kurz erläutert. Ein 1-Signal bezeichnet dabei ein Potential, das in der Größenordnung der Versorgungsspannung liegt und ein O-Signal bezeichnet ein Potential, das ungefähr dem Massepotential entspricht.The expressions 1-signal and 0-signal used in digital technology are briefly explained below. A 1 signal denotes a potential that is in the order of magnitude of the supply voltage and an 0 signal denotes a Potential that roughly corresponds to the ground potential.

Die Empfangsstation 14 ist zum Einschalten und überwachen von Verbrauchern 21 eingesetzt. Diese Verbraucher 21 sind in Reihe mit den Schaltstrecken von Leistungsschalter 22 zwischen die Versorgungsspannung U und Masse geschaltet. Die Leistungsschalter 22 werden durch die Datenausgänge Bl bis B8 gesteuert. Jeder Leistungsschalter 22 ist über eine Pehlererkennungs stufe 23, die vorzugsweise als Schwellwertschalter ausgebildet ist, mit dem zugeordneten Dateneingang RM verbunden.Die Pehlererkennungsstufen 23 dienen dazu, Fehler, wie z.B. Kurzschlüsse oder Leitungsunterbrechungen in den Verbrauchern zu erkennen.The receiving station 14 is to be switched on and monitored used by consumers 21. These consumers 21 are in series with the switching paths of circuit breaker 22 connected between the supply voltage U and ground. The circuit breakers 22 are through the data outputs Bl to B8 controlled. Each circuit breaker 22 is via a fault detection stage 23, which is preferably a threshold switch is designed, connected to the assigned data input RM Error detection levels 23 are used to detect errors such as short circuits or line interruptions in the Recognize consumers.

Die Empfangsstation 15 ist als kombinierte Station geschaltet, d.h. die Datenein- und -ausgänge 1 bis 4 sind entsprechend der Empfangsstation 14 und die Datenein- und -ausgänge 5 bis 8 entsprechend der Empfangsstation 13 geschaltet.The receiving station 15 is connected as a combined station, i.e. the data inputs and outputs 1 to 4 are corresponding to the receiving station 14 and the data inputs and outputs 5 to 8 switched according to the receiving station 13.

An die Empfangsstationen sind noch weitere denkbare Verbraucher, Schalt- und Kontrolleinrichtungen, anschliessbar. Als Beispiel dafür sei die später in Fig. 7 beschriebene Anordnung angeführt .There are other conceivable consumers at the receiving stations, Switching and control devices, can be connected. The arrangement described later in FIG. 7 is given as an example of this .

- 8 509884/067A - 8 509884 / 067A

Als Beispiel sei im folgenden die Einschaltung eines Verbrauchers 21 mit Hilfe der Empfangsstationen 13 und 14 beschrieben. Der Zentralsender 12 spricht zunächst die Empfangsstation an und erhält z.B. die Rückmeldung, daß am Dateneingang RMl ein 1-Signal liegt, d.h. daß der zugeordnete Schalter 19 geschlossen ist. Die übrigen Empfangsstationen werden nun im folgenden in einer bestimmten Reihenfolge angesprochen und wenn die Reihe an die Empfangsstation 14 kommt, so erscheint am Datenausgang Bl das i-Signal des Dateneingangs RMl der Empfangsstation.13· Das übertragene 1-Signal wird im Zentralsender 12 solange gespeichert, bis im nächsten Sendezyklus eine erneute Anfrage an der Empfangsstation 13 eine Bestätigung des geschlossenen Schalters ergibt, worauf das zugeordnete 1-Signal erneut im Zentralsender 12 gespeichert wird oder aber ein wiedergeöffneter Schalter 19 eine Löschung im zugeordneten Speicher des Zentralsenders 12 bewirkt. Gleichzeitig mit dem Einschalten des Verbrauchers 21 erfolgt durch die zugeordnete Pehlererkennungsstufe 23 eine Rückmeldung, falls der Anweisung an den Verbraucher 21 nicht ordnungsgemäß· gefolgt wurde.As an example, the activation of a consumer 21 with the aid of the receiving stations 13 and 14 is described below. The central transmitter 12 first addresses the receiving station and receives, for example, the feedback that the data input RMl a 1-signal is present, i.e. that the associated switch 19 is closed is. The other receiving stations are now addressed and in a specific order below when the series comes to the receiving station 14, the i-signal of the data input RMl appears at the data output Bl Receiving station.13 · The transmitted 1-signal is in the central transmitter 12 stored until a new request at the receiving station 13 is confirmed in the next transmission cycle of the closed switch results, whereupon the assigned 1-signal is stored again in the central transmitter 12 or a reopened switch 19 causes a deletion in the assigned memory of the central transmitter 12. Simultaneously When the consumer 21 is switched on, the associated error detection stage 23 sends a response, if the instruction to the consumer 21 has not been followed properly.

In Pig. 2 ist eine Empfangsstation 13 bzw. 14 bzw. 15 dargestellt. Die Empfangsstation ist so konzipiert, daß sie in CMOS-Technik integriert und in einem Gehäuse mit 24 Anschlüssen untergebracht werden kann. Für alle Verbraucher, Schalt- und Kontrolleinrichtungen ist derselbe Empfangsstationstyp verwendbar. Die Taktleitung 17 und die Datenleitung 11 sind über je eine, als Schmitt-Trigger ausgebildete Schwellwertstufe 3o, 31 zur dynamischen Störunterdrückung mit einem 13-bit-Schieberegister 32 verbunden. Für das Schieberegister 32 sind die im Handel unter den Bezeichnungen SSS4O13, SSS4O15 und SSS4O35 erhältlichen Bauteile in aneinandergefügter Form verwendbar. Die Ausgänge Il bis 18 sind mit Eingängen eines Befehlspeichers 33 verbunden, der eine Dreifach-Verzögerungsschaltung enthält. Die acht Ausgänge Bl bis B8 des Befehlsspeichers 33 entsprechen den in Fig. 1 dargestellten Datenausgängen. Weitere Ausgänge Ql bis Q4 des Schieberegisters 32 sind mit einer Decodierschaltung 34 verbunden, die vier weitere, festprogrammierte Eingänge 35 bis 38 aufweist. EineIn Pig. 2, a receiving station 13 or 14 or 15 is shown. The receiving station is designed in such a way that it is integrated in CMOS technology and in a housing with 24 connections can be accommodated. The same type of receiving station can be used for all consumers, switching and control devices. The clock line 17 and the data line 11 are each via a threshold value stage designed as a Schmitt trigger 3o, 31 for dynamic interference suppression with a 13-bit shift register 32 connected. For the shift register 32, those are commercially available under the names SSS4O13, SSS4O15 and SSS4O35 components available in juxtaposed form can be used. The outputs II to 18 are with inputs one Instruction memory 33 connected, which contains a triple delay circuit. The eight outputs B1 to B8 of the command memory 33 correspond to the data outputs shown in FIG. Further outputs Ql to Q4 of the shift register 32 are connected to a decoder circuit 34, the four has further, permanently programmed inputs 35 to 38. One

5Q9884/0674 _ _g _5Q9884 / 0674 _ _g _

solche Decodierschaltung besteht im Prinzip aus einem Äquivalenz-Gatter pro bit des zu decodierenden Binärworts, in diesem Fall ein 4-bit-Binärwort. Stimmen die vier Binärsignale des 4-bit-Worts mit den Signalen der fest programmierten Eingänge 35 bis 38 überein, so erscheint an jedem Ausgang der vier Äquivalenz-Gatter ein 1-Signal. Ein Und-Gatter verknüpft diese vier Ausgänge, so daß am Ausgang der Decodierschaltung 34 ein 1-Signal erscheint, wenn das zu decodierende 4-bit-Binärwort den fest an den Eingängen 35 bis 38 anliegenden Signalen entspricht. Ein weiterer Ausgang S des Schieberegisters 32 und der Ausgang der Decodierschaltung 34 sind mit einem Und-Gatter 39 verknüpft. Der Ausgang des Und-Gatters 39 ist sowohl mit dem Befehlsspeicher 33» wie auch mit dem Steuereingang einer ersten Schaltstufesuch a decoding circuit consists in principle of an equivalence gate per bit of the binary word to be decoded, in this case a 4-bit binary word. Are the four binary signals correct of the 4-bit word corresponds to the signals of the permanently programmed inputs 35 to 38, then appears on a 1 signal for each output of the four equivalence gates. A AND gate links these four outputs, so that a 1-signal appears at the output of the decoding circuit 34 when this is too decoding 4-bit binary word corresponds to the signals permanently present at inputs 35 to 38. Another exit S of the shift register 32 and the output of the decoding circuit 34 are linked to an AND gate 39. Of the The output of the AND gate 39 is both with the command memory 33 'and with the control input of a first switching stage

40 und mit dem Serial-Farallel-Umschalteingang S/P des Schieberegisters 32 verbunden. Der Ausgang S des Schieberegisters 32 ist weiterhin mit einem Start-Eingang einer Zählstufe 41 verbunden und zudem noch - zum seriellen Auslesen aus dem Schieberegister 32 - über die Schaltstrecke einer zweiten Schaltstufe 42 mit der Datenleitung 11. Die Zählstufe 4l besteht im Prinzip aus einem digitalen Zähler, der auf einen Startimpuls an seinem Start-Eingang hin beginnt, Taktimpulse C der Taktleitung 17 aufwärtszuzählen. Hat der Zähler seinen höchsten Zählinhalt erreicht, im speziellen Fall hier die Zahl 8, so wird er wieder auf den Zählerstand O zurückgesetzt. Eine mit den Ausgängen des Zählers verbundenes, in der Zeichnung nicht dargestelltes Oder-Gatter gibt an seinem Ausgang während der Zähldauer 1-Signale ab ο Der Ausgang der Zählstufe40 and with the serial-farallel switchover input S / P of the shift register 32 connected. The output S of the shift register 32 is also connected to a start input of a counting stage 41 connected and also - for serial reading from the shift register 32 - via the switching path of a second Switching stage 42 with the data line 11. The counting stage 4l exists in principle from a digital counter that begins with a start pulse at its start input, clock pulses C of the clock line 17 to count up. Does the meter have its reaches the highest count, in the special case here the number 8, it is reset to the count O again. An OR gate connected to the outputs of the counter, not shown in the drawing, is at its output 1 signals from ο the output of the counting stage during the counting period

41 ist sowohl mit dem Rücksetzeingang R des Schieberegisters 32 verbunden, der nur auf die ersten 5 Register wirkt, wie auch über die Schaltstrecke der ersten Schaltstufe 40 an den Steuereingang der zweiten Schaltstufe 42 angeschlossen.41 is both connected to the reset input R of the shift register 32, which only affects the first 5 registers, such as also connected to the control input of the second switching stage 42 via the switching path of the first switching stage 40.

Der Befehlsspeicher 33 ist mit acht Steuereingängen einer Rückmeldesteuerung 43 verbunden. Diese Rückmeldesteuerung 43 besteht im wesentlichen aus acht steuerbaren Schaltern, die zwischen die bereits in Fig. 1 beschriebenen DateneingängenThe instruction memory 33 is one with eight control inputs Feedback control 43 connected. This feedback control 43 consists essentially of eight controllable switches between the data inputs already described in FIG

- Io 5G9884/067A - Io 5G9884 / 067A

RMl bis RM8 und die Eingänge Rl bis R8 des Schieberegisters 32 geschaltet sind. Dabei entspricht der Eingang Rl dem Ausgang S, die Eingänge R2 bis R5 den Ausgängen Ql bis Q4 und die Eingänge R6 bis R8 den Ausgängen Il bis 13.RMl to RM8 and the inputs Rl to R8 of the shift register 32 are connected. The input corresponds to Rl to the output S, the inputs R2 to R5 to the outputs Ql to Q4 and the inputs R6 to R8 to the outputs Il to 13.

Die Wirkungsweise der in Fig. 2 dargestellten Empfangsstation wird im folgenden anhand der in Fig. 3 dargestellten Anweisungssignalfolge erläutert. Die ersten dreizehn bit jedes Datenworts werden in das 13-bit-Schieberegister seriell eingelesen, und zwar in der Reihenfolge Synchronisationsbit s, Adress-Code ql bis q*f und die acht Anweisungen bl bis b8 der acht separaten Kanäle. Die Entscheidung, ob die Anweisungen in den Befehlsspeicher 33 eingespeichert werden sollen oder nicht, wird von der Decodierschaltung 3²I getroffen, die die eingelesene Adresse ql bis q4 auf Äquivalenz "mit der durch äußere Beschaltung an den Klemmen 35 bis 38 festgelegten Adresse prüft. Die Decodierung wird jedoch am Ausgang des UND-Gatters 39 nur bei gleichzeitig anliegendem Synchronisationsbit s freigegeben. Dadurch wird die Decodierung während des richtigen Taktes erreicht. Das am Ausgang des UND-Gatters 39 während des dreizehnten Taktes erzeugte Signal bereitet nun vier Funktionen vor, die im vierzehnten Takt ausgeführt werden: Zum ersten werden die acht Anweisungen bl bis b8 im Befehlsspeicher 33 gespeichert. Zum zweiten wird am Eingang S/P des Schieberegisters 32 von serieller auf parallele Arbeitsweise umgeschaltet. Dadurch können mit einem Takt alle acht Rückmeldungen rl bis r8 von den Eingängen RMl bis RM8 übernommen werden. Zum Dritten wird die Zählstufe 41 gestartet * durch die acht Takte lang die Register 14 bis 18 auf Null gesetzt werden, so daß nicht die eigenen Rückmeldungen erneut eingespeichert werden. Zum Vierten wird die erste Schaltstufe ¹Io, die im Wesentlichen aus einem Flip-Flop besteht, geschaltet, so daß während der acht Zähltakte der Zählstufe 41 überThe mode of operation of the receiving station shown in FIG. 2 is explained below with reference to the instruction signal sequence shown in FIG. The first thirteen bits of each data word are read serially into the 13-bit shift register in the sequence synchronization bit s, address code ql to q * f and the eight instructions bl to b8 of the eight separate channels. The decision as to whether the instructions are to be stored in the instruction memory 33 or not is made by the decoding circuit 3 ² I, which checks the read addresses q1 to q4 for equivalence with the address specified by external wiring at terminals 35 to 38. However, the decoding is only enabled at the output of the AND gate 39 when the synchronization bit s is present at the same time. As a result, the decoding is achieved during the correct cycle. The signal generated at the output of the AND gate 39 during the thirteenth cycle now prepares four functions, the are executed in the fourteenth cycle: First, the eight instructions bl to b8 are stored in the instruction memory 33. Second, a switch is made from serial to parallel mode of operation at input S / P of shift register 32. As a result, all eight responses rl to r8 from the inputs RMl to RM8. Thirdly, the counting stage 41 is started * du For the eight clocks registers 14 to 18 are set to zero so that your own feedback is not stored again. Fourth, the first switching stage ¹ Io, which essentially consists of a flip-flop, is switched, so that during the eight counting cycles of the counting stage 41 over

- 11 5 0 9 8 8 4/0 67 k - 11 5 0 9 8 8 4/0 67 k

die Schaltstrecke der ersten Schaltstufe 4o die zweite Schaltstufe 42 so gesteuert wird, daß die seriell erscheinenden Rückmeldungen über die zweite Schaltstufe 42 in die Datenleitung 11 zurückgesendet werden können.the switching path of the first switching stage 4o the second Switching stage 42 is controlled so that the serially appearing feedback via the second switching stage 42 in the data line 11 can be sent back.

Der Befehlsspeicher enthält je Kanal eine Verzögerung, die aus einer Serie gleicher Signale alle Störungen ausblendet, sofern sie nicht häufiger als zweimal hintereinander auftreten ■, Kommt eine neue Anweisung In wird erst abgewartet, ob sie häufiger als zweimal hintereinander übertragen wird, um im dritten Sendezyklus gespeichert zu werden. Wird im dritten Sendezyklus die Anweisung dann wirksam, so wird gleichzeitig die Rückmeldesteuerung betätigt, um die an den Rückmeldeeingängen RMl bis RM8 anliegenden Rückmeldungen auf das Schieberegister 32 zu ■ übertragen.The instruction memory contains each channel a delay equal of a series signals hides all disorders, they provided no more than twice in a row occur ■, comes a new statement in will only be seen if it is more commonly transmitted than twice in succession to the third transmission cycle to be saved. If the instruction then becomes effective in the third transmission cycle, the feedback control is activated at the same time in order to transfer the feedbacks present at the feedback inputs RM1 to RM8 to the shift register 32.

Durch die Umschaltung von serieller auf parallele Arbeitsweise des Schieberegisters 32 entsteht während des vierzehnten Takts eine Informationspause. Ab dem darauffolgenden Takt-besteht wieder die serielle Arbeitsweise und die Rückmeldungen rl bis r8 werden seriell über die zweite Schaltstufe 42 in die Datenleitung 11 zurückgelesen. Es werden somit 22 bit bzw. 22 Takte benötigt, um eine Empfangsstation anzusprechen. Um eine genügende Sicherheit gegenüber Störungen zu erreichen, wird anschließend eine 22 Takte andauernde Pause eingelegt, bevor die nächste Empfangsstation angesprochen wird.By switching from serial to parallel mode of operation of the shift register 32 occurs during the fourteenth A pause for information. From the next cycle onwards, the serial mode of operation and the Acknowledgments rl to r8 are read back serially via the second switching stage 42 into the data line 11. It 22 bits or 22 clocks are therefore required to address a receiving station. A sufficient security to achieve interference, a 22-cycle pause is then inserted before the next Receiving station is addressed.

Durch Hinzufügen weiterer Register an das Schieberegister 32 kann die Zahl der an die Empfangsstation angeschlossenen Verbraucher, bzw. Schalt- oder Kontrolleinrichtungen nahezu beliebig erweitert bzw. gekürzt werden. Auch die Zahl der Empfangsstationen kann beliebig erweitert werden. Wird bei-By adding more registers to shift register 32, the number of stations connected to the receiving station Consumers or switching or control devices can be expanded or shortened almost at will. Also the number of Receiving stations can be expanded as required. Is at-

- 12 -- 12 -

509884/0674509884/0674

spielsweise statt einem 4-bit-Adress-Code ein 5-bit-Adress-Code verwendet, so erhöht sich die Zahl der möglichen Empfangsstationen von 16 auf 32.For example, if a 5-bit address code is used instead of a 4-bit address code, the number of possible receiving stations from 16 to 32.

In Fig. 4 ist der Befehlsspeicher 33 mit Dreifachverzögerung im Einzelnen dargestellt. Acht Eingänge sind mit den Ausgängen Il bis 18 des Schieberegisters 32 verbunden. Da Jedem Eingang dieselbe Schaltung zugeordnet ist, wird im folgenden nur der dem Ausgang Il zugeordnete Eingang beschrieben. Dieser Eingang ist sowohl, mit einem Eingang eines Antivalenzgatters 33o, wie auch mit dem Eingang D eines D-Flip-Flops 331 verbunden. Der Ausgang des Antivalenzgatters 33o ist mit dem Zähleingang eines Schieberegisters 332 verbunden. Für dieses Schieberegister kann beispielsweise das 4-bit-Schieberegister SSS4ol5, das im Handel erhältlich ist, verwendet werden. Der Ausgang des UND-Gatters 39 ist über eine Klemme 333 mit dem Eingang D eines weiteren D-Flip-Flops 33^ verbunden. Am Takteingang dieses Flip-Flops 334 liegt die Taktfrequenz C. Der Ausgang Q des Flip-Flops 33¹I ist sowohl mit dem Takteingang des Schieberegisters 332, wie auch mit den übrigen Takteingängen der den anderen Befehlsspeichereingängen zugeordneten Schieberegistern verbunden. Drei Ausgänge al bis a3 des Schieberegisters 332 sind an drei Eingänge eines" NOR-Gatters 335 angeschlossen. Der Ausgang CJ des Flip-Flops 33^ ist an einen weiteren Eingang des NOR-Gatters 335, wie auch an den entsprechenden Eingang der übrigen NOR-Gatter angeschlossen, die den anderen Befehlsspeichereingängen zugeordnet sind. Der Ausgangs des NOR-Gatters 335 ist an den Takteingang des Flip-Flops 331 angeschlossen. Der Ausgang C^ des Flip-Flops 331 ist an einen weiteren Eingang des Antiyalenzgatters 33o zurückgeführt. Der Ausgang Q des Flip-Flops 331 ist sowohl mit dem Datenausgahg Bl wie auch mit dem zugeordneten Schalter der Rückmeldesteuerung 43 verbunden.In Fig. 4, the instruction memory 33 is shown in detail with a triple delay. Eight inputs are connected to the outputs II to 18 of the shift register 32. Since the same circuit is assigned to each input, only the input assigned to output II is described below. This input is connected both to an input of an antivalence gate 33o and to input D of a D flip-flop 331. The output of the antivalence gate 33o is connected to the counting input of a shift register 332. For example, the 4-bit shift register SSS4ol5, which is commercially available, can be used for this shift register. The output of the AND gate 39 is connected via a terminal 333 to the input D of a further D flip-flop 33 ^. The clock frequency C is at the clock input of this flip-flop 334. The output Q of the flip-flop 33 ¹ I is connected both to the clock input of the shift register 332 and to the other clock inputs of the shift registers assigned to the other command memory inputs. Three outputs a1 to a3 of the shift register 332 are connected to three inputs of a "NOR gate 335. The output CJ of the flip-flop 33 ^ is to another input of the NOR gate 335, as well as to the corresponding input of the rest of the NOR gate. The output of the NOR gate 335 is connected to the clock input of the flip-flop 331. The output C ^ of the flip-flop 331 is fed back to a further input of the anti-alence gate 33o. The output Q of the flip-flop 331 is connected both to the data output B1 and to the associated switch of the feedback control 43.

- 13 509884/067Λ - 13 509884 / 067Λ

Im folgenden ist die Wirkungsweise der in Pig. 4 dargestellten Schaltung anhand des in Fig. 5 dargestellten Signaldiagramms beschrieben. An der Klemme 333 erscheint in jedem Programmzyklus einmal ein Signal U333, wenn die Decodierschaltung 3^ eine für die betreffende Empfangsstation bestimmte Anweisungssignalfolge erkannt hat. Im Diagramm sind drei solche Zyklen, bzw. drei solche Signale dargestellt. Mit dem darauffolgenden Taktimpuls C erscheint am Ausgang Q des Flip-Flops 334 ein Signal U33^, welches als Taktimpuls für das Schieberegister und die übrigen Schieberegister dient. Am Ausgang Q des Flip-Flops 331 liege zunächst ein Null-Signal_s d.h. am Ausgang Q und damit an einem Eingang des Antivalenzgatters 33o ein 1-Signal. Auf ein 1-Signal bl vom Ausgang Il des Schieberegisters 32 hin wechselt der Ausgang des Antivalenzgatters 33o zum Zeitpunkt ti von einem 1-Signal zu einem Null-Signal. Dieses Null-Signal wird beim nächsten Signal U334 auf den ersten Schieberegisterausgang al übertragen. Dieser Vorgang wiederholt sich dreimal, wobei die anliegenden Signale bei jedem neuen Impuls U334 von einem Eingang a auf den nächsten weitergeschoben werden. Zum Zeitpunkt t3 führen alle Ausgänge a des Schieberegisters 332 ein Null-Signal. Da am Ausgang Q^ des Flip-Flops 33^ zu diesem Zeitpunkt ebenfalls ein Null-Signal anliegt, er-' scheint am Ausgang des NOR-Gatters 335 ein 1-Signal U335· Dieses dient als Taktfrequenz für das Flip-Flop 331 und überträgt das 1-Signal bl auf den Ausgang Q des Flip-Flops 331ü so daß am Ausgang Bl ein 1-Signal UBl anliegt, durch welches eine Anweisung_s beispielsweise in einem Verbraucher, ausgeführt wird.The following is the mode of action in Pig. 4 is described with reference to the signal diagram shown in FIG. A signal U333 appears at terminal 333 once in each program cycle if the decoding circuit 3 ^ has recognized an instruction signal sequence intended for the relevant receiving station. Three such cycles or three such signals are shown in the diagram. With the subsequent clock pulse C, a signal U33 ^ appears at the output Q of the flip-flop 334, which signal serves as a clock pulse for the shift register and the other shift registers. At the output Q of the flip-flop 331 there is initially a zero signal _s, ie at the output Q and thus a 1 signal at an input of the antivalence gate 33o. In response to a 1 signal bl from the output II of the shift register 32, the output of the antivalence gate 33o changes from a 1 signal to a zero signal at the instant ti. This zero signal is transferred to the first shift register output a1 with the next signal U334. This process is repeated three times, with the signals present being shifted from one input a to the next with each new pulse U334. At time t3, all outputs a of shift register 332 carry a zero signal. Since a zero signal is also present at the output Q ^ of the flip-flop 33 ^ at this point in time, a 1-signal U335 appears at the output of the NOR gate 335. This serves as the clock frequency for the flip-flop 331 and transmits the 1-signal bl on the output Q of the flip-flop 331ü so that a 1-signal UBl is present at the output Bl, by means of which an instruction _{s is} executed, for example in a consumer.

Der· Verzögerungsfaktor der Anordnung kann durch die Zahl der Ausgänge a des Schieberegisters 332 eingestellt werden. In unserem Fall der Dreifach-Verzögerung sind drei Signale hintereinander erforderlich, um einen Befehl auszulösen»The delay factor of the arrangement can be given by the number of the outputs a of the shift register 332 can be set. In our triple delay case, there are three signals required one after the other to trigger a command »

-IA--IA-

609884/0674609884/0674

Da am Ausgang Q des Flip-Flops 331 jetzt ein Null-Signal liegt, werden durch weitere 1-Signale bl die Ausgänge a des Schieberegisters 332 taktweise wieder auf 1-Signale gesetzt. Wenn daher am Ausgang Il des Schieberegisters statt 1-Signalen Null-Signale erscheinen, so dauert es wiederum drei Zyklen, bis ein solches Null-Signal auf den Ausgang Bl übertragen wird. Das Multiplexsystem funktioniert selbstverständlich auch ohne diese Verzögerungsschaltung, jedoch würde jeder Störimpuls ein unbeabsichtigtes Ein- bzw. Ausschalten beispielsweise eines Verbrauchers bewirken. Die durch die Verzögerungsschaltung bewirkte längere Ansprechzeit ist nicht gravierend. Bei einer Taktfrequenz C von 21o kHz und 16 Empfangsstationen mit je acht Informationsausgängen I ergäbe sich bei einer Dreifach-Verzögerung eine Ansprechzeit von ungefähr Io msec statt 3,3 msec.Since there is now a zero signal at the output Q of the flip-flop 331, the outputs a of the shift register 332 is again set to 1 signals clockwise. If, therefore, at the output II of the shift register Instead of 1-signals, zero-signals appear, so it takes a while again three cycles until such a zero signal is transmitted to the output B1. The multiplex system works Of course, even without this delay circuit, but every interference pulse would be an unintended one Cause switching on or off, for example, a consumer. The caused by the delay circuit longer response time is not serious. With a clock frequency C of 21o kHz and 16 receiving stations each with eight information outputs I would result with a triple delay a response time of around Io msec instead of 3.3 msec.

In Fig. 6 ist ein Beispiel einer Schaltung für einen Verbraucher 21, einen Leistungsschalter 22 und eine Fehlererkennungsstufe 23 gezeigt. Der Leistungsschalter 22 besteht aus einem npn-Leistungstransistor 22o, dessen Basis über einen Basisvorwiderstand 221 mit einem der Datenausgänge B verbunden ist..Die Versorgungsleitung 16 ist über die Kollektor-Emitter-Strecke des Transistors 22o und über einen. dazu in Reihe geschalteten Strom-Spannungs-Wandler 222 mit · zwei parallelgeschalteten Verbrauchern 21 verbunden, die außerdem noch mit Masse verbunden sind. Die beiden Verbraucher 21 sind beispielsweise zwei Kfz-Abblendbirnen. Die Pehlererkennungsstufe 23 enthält zwei Schwellwertstufen 23o und 231, deren beide Eingänge an den Emitter des Transistors 22o bzw. an den Strom-Spannungs-Wandler 222, und deren beide Ausgänge an ein erstes UND-Gatter 232₃ bzw. an ein zweites UND-Gatter 233 angeschlossen sind. Der Datenausgang B ist zusätzlich noch mit je einem weiteren Eingang der beiden UND-Gatter 232, 233 verbunden. Die beiden Ausgänge der UND-Gatter 232, 233 sind an zwei Dateneingänge RMx, RMy angeschlossen.6 shows an example of a circuit for a consumer 21, a power switch 22 and an error detection stage 23. The power switch 22 consists of an npn power transistor 22o, the base of which is connected to one of the data outputs B via a base series resistor 221. The supply line 16 is via the collector-emitter path of the transistor 22o and via a. Current-voltage converters 222 connected in series for this purpose are connected to two loads 21 connected in parallel, which are also connected to ground. The two consumers 21 are, for example, two motor vehicle dimming bulbs. The fault detection stage 23 contains two threshold value stages 23o and 231, the two inputs of which are connected to the emitter of the transistor 22o or to the current-voltage converter 222, and the two outputs of which are connected to a first AND gate 232 ₃ or a second AND gate 233 are connected. The data output B is also connected to a further input of each of the two AND gates 232, 233. The two outputs of the AND gates 232, 233 are connected to two data inputs RMx, RMy.

50 9 88.4/0 67450 9 88.4 / 0 674

- 15 -- 15 -

Die Wirkungsweise der in Pig. 6 dargestellten Schaltung besteht darin, daß die erste Schwellwertstufe 23o an ihrem Ausgang ein 1-Signal abgibt, wenn die Spannung am Emitter des Transistors 22o über ein festgelegtes Maß hinaus ansteigt und daß die zweite Schwellwertstufe 231 ebenfalls ein 1-Signal abgibt, wenn durch den Strom-Spannungswandler 222 ein unzulässig hoher Strom fließt. Der erste Fall tritt auf, wenn einer oder beide Verbraucher 21 eine Unterbrechung der elektrischen Leitung aufweisen, z.B. der Bruch eines Glühfadens in einer elektrischen Birne. Der zweite. Fall tritt ein, wenn ein Kurzschluß in einem der angeschlossenen Verbraucher vorliegt. Durch ein Signal an einem Ausgang B des Befehlsspeichers 33 wird der Transistor 22o in den stromleitenden Zustand geschaltet und schaltet dadurch die Verbraucher ein. Erfolgt keine Einschaltung, so erscheinen an den Ausgängen beider Schwellwertstufen 23o, 231 Fehlersignale, die wegen des gleichzeitig anliegenden Signals am Ausgang B auf die beiden Dateneingänge RM übertragen werden. Von der betreffenden Empfangsstation werden somit Fehlermeldungen an den Zentralsender zurückgesandt. Bei einer Leitungsunterbrechung bezw. einem Kurzschluß in den Verbrauchern 21 erscheint ein Signal am Ausgang RMx bzw. am Ausgang RMy, so daß im Zentralsender aufgrund der Rückmeldung erkannt werden kann, um welchen der beiden Fälle es sich handelt.How the Pig. 6 shown circuit is that the first threshold stage 23o at its Output emits a 1-signal when the voltage at the emitter of the transistor 22o rises above a specified level and that the second threshold value stage 231 also has a 1 signal outputs when an impermissibly high current flows through the current-voltage converter 222. The first case occurs when one or both loads 21 have an interruption in the electrical line, e.g. the breakage of a filament in an electric bulb. The second. This occurs when there is a short circuit in one of the connected loads is present. By a signal at an output B of the instruction memory 33, the transistor 22o is in the current-conducting Switched state and thereby switches on the consumers. If it is not switched on, appear at the outputs both threshold levels 23o, 231 error signals due to of the signal present at the same time at output B can be transmitted to the two data inputs RM. From the concerned The receiving station will thus send error messages back to the central transmitter. In the event of a line break or a short circuit in the consumers 21 appears a signal at the output RMx or at the output RMy, so that in the central transmitter based on the feedback, it can be recognized which of the two cases is involved.

In Fig. 7 ist eine Anordnung zum Erfassen bzw. übertragen analoger Meßwerte, vorzugsweise von Kontrolleinrichtungen, dargestellt. Im Beispiel ist ein Flüssigkeitsstandsmesser gezeigt, der als Benzinstands- oder ölstandskontrolle und -anzeige eingesetzt sein kann. Ein Widerstand 5o ist zwischen die Versorgungsleitung 16 und Masse geschaltet. Ein Abgriff 51 des Widerstands 5o ist fest mit einem Schwimmer 52 verbunden, der auf der Flüssigkeit schwimmt und bei Abnahme bzw. Zunahme des Flüssigkeitspegels somit den abgegriffenen Widerstandswert bzw. die abgegriffene Spannung verändert. Der Abgriff 51 ist7 shows an arrangement for acquiring or transmitting analog measured values, preferably from control devices. The example shows a liquid level meter that can be used as a fuel level or oil level control and display. A resistor 5o is connected between the supply line 16 and ground. A tap 51 of the resistor 5o is firmly connected to a float 52, which floats on the liquid and thus changes the tapped resistance value or the tapped voltage when the liquid level decreases or increases. The tap 51 is

- 16 509884/0674 - 16 509884/0674

mit dem Eingang eines Analog-Digital-Wandlers 53 verbunden, dessen Ausgang an einen Dateneingang RM einer Empfangsstation angeschlossen ist. Die ganze Anordnung kann anstelle von einem der in Fig. 1 dargestellten Schalter eingesetzt sein.connected to the input of an analog-to-digital converter 53, whose output is connected to a data input RM of a receiving station. The whole arrangement can take the place of one of the switches shown in Fig. 1 can be used.

Die Wirkungsweise der in Pig. 7 dargestellten Anordnung ist im folgenden anhand der in Fig. 8 dargestellten Signaldiagramme erläutert. Entsprechend den in Fig. 5 gewählten Signal-Bezeichnungen wird die Flüssigkeitsstandmeßanordnung in jedem Zyklus durch ein Signal U333 angesprochen. Da es sich gemäß Fig. 1 um einen fest programmierten Teilnehmer handelt," erscheint dieses Signal U333 in jedem Programmzyklus, wodurch die Rückmeldung abgefragt wird. Die am Widerstand 5o abgegriffene analoge Spannung wird durch den Analog-Digital-Wandler 53 in eine Impulsfolge U53 umgewandelt. Die erzeugte Frequenz muß dabei kleiner als die Zyklusfrequenz sein. Es erfolgt im Prinzip je Zyklus eine Abtastung der Signalfolge U53· In jedem Zyklus wird somit ein Wert abgefragt und - wie später noch erläutert wird - bis zum darauffolgenden Zyklus in einem Rückmeldespeicher im Zentralsender 12 gespeichert. Dieser gespeicherte Wert ist als Signalfolge Us im Diagramm dargestellt. Im darauffolgenden Zyklus wird dieser gespeicherte Wert entweder bestätigt oder gelöscht. Die Signalfolge Us wird - wie später ebenfalls noch erläutert wird - in einen Digital-Analog-Wandler im Zentralsender 12 wieder in eine analoge Spannung umgesetzt und einem analogen Meßinstrument zugeführt, auf dem dann der Flüssigkeitsstand ablesbar ist. Die Signalfolgen U53¹ und Us¹ stellen die Verhältnisse bei einem anderen Pegelstand des Schwimmers 52, d.h. bei einer anderen Frequenz des Analog-Digital-Wandlers 53 dar.How the Pig. The arrangement shown in FIG. 7 is explained below with reference to the signal diagrams shown in FIG. In accordance with the signal designations selected in FIG. 5, the liquid level measuring arrangement is addressed in each cycle by a signal U333. Since it is a permanently programmed subscriber according to FIG. 1, "this signal U333 appears in every program cycle, whereby the feedback is queried. The analog voltage tapped at the resistor 5o is converted by the analog-digital converter 53 into a pulse train U53 .. the frequency generated must be smaller than the cycle frequency takes place, in principle, each cycle of sampling of the signal sequence U53 · in each cycle is thus polled, a value, and - as will be explained later - until the next cycle in a feedback memory in the central station 12 This stored value is shown in the diagram as a signal sequence Us. In the following cycle, this stored value is either confirmed or deleted analog voltage converted and fed to an analog measuring instrument, on which the Flü ssigkeitsstand is readable. The signal sequences U53 ¹ and Us ¹ represent the conditions at a different level of the float 52, ie at a different frequency of the analog-digital converter 53.

In Fig. 9 ist das Prinzipschaltbild eines Zentralsenders 12 dargestellt. Er hat die Aufgabe, folgende Funktionen zu übernehmen: Das Einlesen und Speichern der zurückgemeldeten Größen r, das sind die überwachungsgrößen, die Schalterzustände und die Grenzwertgeberzustände. Zum zweiten das Bilden der zuThe basic circuit diagram of a central transmitter 12 is shown in FIG. 9. It has the task of taking on the following functions: Reading in and saving the reported values r, that is, the monitoring values, the switch states and the limit switch states. Second, the formation of the to

- 17 509884/0674 - 17 509884/0674

sendenden Informationen b durch vorzugsweise logische Verknüpfung der gespeicherten Schalterzustände. Zum Dritten das Senden dieser Informationen b zusammen mit dem Adress-Code q, um einer bestimmten Empfangsstation auch die ihr zugedachten Informationen zukommen lassen zu können. Zum Vierten anzuzeigen, wenn Grenzwerte überschritten wurden bzw. analoge Meßwerte wiederzugeben.sending information b by preferably logical linking of the stored switch states. To the Third party sending this information b together with the address code q to a specific receiving station to be able to send the information intended for it. Fourth to indicate when limit values are exceeded or to reproduce analog measured values.

Das serielle Auslesen der Informationen b mit der dazugehörenden Adresse q übernimmt das mit der Datenleitung 11 verbundene Adressenschieberegister 12o und das Informationsschieberegister 121. Für diese beiden Register können die im Handel erhältlichen Schieberegister SSSllol*! eingesetzt werden. Das Einlesen der Rückmeldung erfolgt in das mit der Datenleitung 11 ebenfalls verbundene Rückmeldeschieberegister 122, für das der handelsübliche Typ SSS4ol5 verwendbar ist.The serial reading out of the information b with the associated address q takes over that with the data line 11 connected address shift register 12o and the information shift register 121. For these two registers, the commercially available shift register SSSllol *! used will. The feedback is read into the feedback shift register which is also connected to the data line 11 122, for which the commercially available type SSS4ol5 can be used.

Statt eines Schieberegisters kann selbstverständlich prinzipiell auch ein Speicher verwendet werden. Ebenso kann statt der beiden Register 12o, 121 ein einziges Register bzw. ein einziger Speicher eingesetzt sein.Instead of a shift register, a memory can of course also be used in principle. Likewise can Instead of the two registers 12o, 121, a single register or a single memory can be used.

Die Ausgänge des Rückmeldeschieberegisters 122, in unserem Falle acht, sind an jeweils acht Eingänge von Rückmeldespeichern 123 bis 125 angeschlossen. Der mittlere Rückmeldespeicher 12¹I hat nur fünf Speicherplätze. Es sind hier vier Rückmeldungen über ein UND-Gatter 126 miteinander verknüpft, so daß drei Speicherplätze eingespart werden können. Die Ausgänge des Rückmeldespeichers 123 sind über eine logische Verknüpfungsschaltung 127 mit Eingängen einer Ausgangsschalteranordnung 129 verbunden. Durch diese logische Verknüpfungsschaltung 127 werden verschiedene aufeinander einwirkende Einzelanweisungen verknüpft und als neue Befehle einer Ausgangsschalteranordnung zugeführt. Die Zahl der Ausgangsschalteranordnungen 128 bis 13o entspricht der Zahl der Rückmeldespeicher 123 bis 125, bzw. der Zahl der Empfangsstationen. Zur Vereinfachung sind in Fig. 9 jedoch lediglich drei Systeme dargestellt. Die Ausgänge der AusgangsschalteranordnungenThe outputs of the feedback shift register 122, eight in our case, are each connected to eight inputs of feedback memories 123 to 125. The middle feedback ^{memory 12 1} I has only five storage locations. Four responses are linked to one another via an AND gate 126, so that three memory locations can be saved. The outputs of the feedback memory 123 are connected to inputs of an output switch arrangement 129 via a logic combination circuit 127. By means of this logical combination circuit 127, various individual instructions that act on one another are combined and supplied as new commands to an output switch arrangement. The number of output switch arrangements 128 to 13o corresponds to the number of feedback memories 123 to 125, or the number of receiving stations. For the sake of simplicity, however, only three systems are shown in FIG. 9. The outputs of the output switch assemblies

9884/06749884/0674

- 18 -- 18 -

128 bis 13o sind mit Eingängen des Informationsschieberegisters 121 verbunden. Ein Adressenzähler I31 zählt die einzelnen Adress-Codes durch und ist mit seinen Ausgängen an Eingänge sowohl des Adressenschieberegisters 12o wie auch an Eingänge einer Speicher- und Schaltersteuerung I32 angeschlossen. Die Ausgänge derjenigen Rückmeldespeicher 124, 125s durch die keine neuen Befehle ausgeführt, sondern lediglich Kontrollmaßnahmen vorgenommen werden sollen, sind mit einer Kontrolleinrichtung 60 verbunden. Diese Kontrolleinrichtung besteht im Wesentlichen aus optischen oder akustischen Anzeigevorrichtungen, die dazu dienen, Störungen oder überschrittene Grenzwerte zu melden oder aber analoge Meßwerte von Kontrollstationen anzuzeigen. Hierzu werden vorzugsweise Kontrolleuchten 600 eingesetzt. Für besonders schwerwiegende Fehler, wie z.B. Kurzschlüsse, ist der betreffende Speicherplatz im Rückmeldespeicher zusätzlich noch mit einem Fehlerspeicher 60I verbunden. Der Ausgang des Fehlerspeichers ist mit der logischen Verknüpfungsschaltung 127 verbunden und unterbricht den Strom zum betreffenden, mit einem Kurzschluß behafteten Verbraucher so lange, bis nach Beseitigung des Fehlers durch einen Rücksetzeingang 6o2 der Fehlerspeicher 6ol wieder zurückgesetzt wird. Die bisher beschriebene Anordnung wird durch eine Programmsteuereinheit 133 in zeitlich fest programmierter Weise gesteuert. Eine solche Programmsteuereinheit 133 muß zu festgelegten Zeitpunkten in fest vorbestimmter Reihenfolge Signale an die mit ihr verbundenen gesteuerten Einheiten abgeben. Solche Programmsteuerungen sind bekannt und werden in allen vollautomatischen Prozeßsteuerungen benötigt und verwendet. Sie bestehen im wesentlichen aus einem quarzgesteuerten Oszillator, der eine Grundtaktfrequenz C erzeugt. Durch verschiedene Frequenzteiler werden mehrere verschieden untersetzte Frequenzen erzeugt. Durch logische Verknüpfung und/oder zeitliche Verzögerung, insbesondere durch Zählstufen, dieser untersetzten Frequenzen können verschiedene Signalfolgen erzeugt werden, wie sie zur Steuerung der angeschlossenen Teilnehmer benötigt werden.128 to 13o are connected to inputs of the information shift register 121. An address counter I31 counts the individual address codes and is with its outputs at inputs both of the address shift register 12o as well as connected to inputs of a memory and switch control I32. The outputs of those feedback memories 124, 125s through which no new commands are executed, but rather only control measures are to be carried out are connected to a control device 60. These The control device essentially consists of optical or acoustic display devices that serve to To report malfunctions or exceeded limit values or but display analog readings from control stations. Control lights 600 are preferably used for this purpose. For particularly serious errors, such as short circuits, the relevant memory space is also available in the feedback memory still connected to a fault memory 60I. The output of the error memory is with the logic combination circuit 127 connected and interrupts the current to the relevant consumer, which is subject to a short circuit until the error memory 6ol is reset again after the error has been eliminated by a reset input 6o2 will. The arrangement described so far is programmed permanently in time by a program control unit 133 Way controlled. Such a program control unit 133 must at fixed times in fixed predetermined Sequence of sending signals to the controlled units connected to it. Such program controls are known and are required and used in all fully automatic process controls. They essentially consist from a crystal-controlled oscillator that generates a basic clock frequency C. Through different frequency dividers several differently scaled down frequencies are generated. By logical connection and / or time delay, in particular by counting stages, these reduced frequencies can be generated different signal sequences, such as those used for Control of the connected participants are required.

- 19 509884/0674 - 19 509884/0674

Durch die Programmsteuereinheit 133 wird dem Adressenzähler 131 eine um den Faktor 44 untersetze Grundtaktfrequenz zugeführt. Dies gewährleistet, daß alle 44 Takte (siehe Fig.3) der am Ausgang des Adresszählers 133 anliegende Adress-Code um eine Stelle weitergezählt wird. Für den Adressenzähler 131 kann das handelsübliche Bauteil SSS4o24 eingesetzt werden. Der als 4-bit-Binärzahl vorliegende Adress-Code wird in der Speicher- und Schaltersteuerung 132 decodiert. Diese Schalter- und Speichersteuerung 132 besteht im Prinzip aus einem Demultiplexer, für den das handelsübliche Bauteil RCA CD4o28 eingesetzt werden kann, an d,essen vier Eingängen die 4-bit-Binärzahl anliegt, durch die einer der l6 Ausgänge auf ein 1-Signal gesetzt wird. Durch dieses 1-Signal wird einer der Rückmeldespeicher 123 bis 125 angesteuert, der dadurch den Inhalt des Rückmeldeschieberegisters 122 parallel übernimmt. Zu gleicher Zeit wird durch die Speicher- und Schaltersteuerung 132 die betreffende Ausgangsschalteranordnung 128 bis 130 betätigt, worauf die an der betreffenden Ausgangsschalteranordnung anliegenden Signale an den Eingängen des Informationsschieberegisters 121 anliegen.A basic clock frequency reduced by a factor of 44 is fed to the address counter 131 by the program control unit 133. This ensures that every 44 cycles (see FIG. 3) the address code present at the output of the address counter 133 is incremented by one place. The commercially available component SSS4o24 can be used for the address counter 131. The address code present as a 4-bit binary number is decoded in the memory and switch control 132. This switch and memory controller 132 consists in principle of a demultiplexer, for which the commercially available component RCA CD4o28 can be used, at the four inputs the 4-bit binary number is applied, through which one of the 16 outputs is set to a 1 signal will. One of the feedback memories 123 to 125 is controlled by this 1-signal, which thereby takes over the contents of the feedback shift register 122 in parallel. At the same time, the relevant output switch arrangement 128 to 130 is actuated by the memory and switch control 132, whereupon the signals present at the relevant output switch arrangement are present at the inputs of the information shift register 121.

Schaltet der Adressenzähler nach 44 Takten auf die nächste Adresse, so geschieht im Einzelnen folgendes: Sowohl der Adressenzähler 131, wie auch die dadurch gesteuerte Speicherund Schaltersteuerung 132 sind auf ihren nächsten Zustand ' übergegangen, so daß der Adress-Code q und die Informationen b am Adressenschieberegister 12o und am Informationsschieberegister 122 anliegen. Auf einen Impuls von der Programmsteuereinheit 133 hin werden die beiden Schieberegister 12o, 121 kurzfristig von serieller auf parallele Arbeitsweise umgeschaltet, wodurch die anliegenden Werte übernommen werden. Anschließend werden im Rhythmus der Taktfrequenz C diese gespeicherten Werte in die Schieberegister 32 sämtlicher Empfangsstationen seriell eingelesen, d. h. aus den Schieberegistern 12o, 121 ausgelesen. Nur eine Empfangsstation, deren Codierung der Adresse entspricht, speichert die acht Informationsbit in ihrem Befehlsspeicher 33 ein. Während derIf the address counter switches to the next address after 44 cycles, the following occurs in detail: Both the address counter 131 and the memory and switch control 132 controlled by it have switched to their next state, so that the address code q and the information b am Address shift register 12o and the information shift register 122 are present. In response to a pulse from the program control unit 133, the two shift registers 12o, 121 are briefly switched from serial to parallel mode of operation, as a result of which the applied values are accepted. These stored values are then read serially into the shift registers 32 of all receiving stations, ie read from the shift registers 12o, 121 at the rhythm of the clock frequency C. Only one receiving station whose coding corresponds to the address stores the eight information bits in its command memory 33. During the

- 2o - . 509884/0674- 2o -. 509884/0674

Takte Ik bis 22 sendet diese Empfangsstation allein ihre Rückmeldung zur Zentrale, wo sie seriell in das Rückmeldeschieberegister 122 eingelesen wird. Das Rückmeldeschieberegister 122 erhält von der Programmsteuereinheit 133 nur an dieser Stelle acht Takte lang die Taktfrequenz C. Dies verhindert, daß während dem AusleseVorgang aus den Schieberegistern 12o, 121 gleichzeitig in das Rückmeldeschiebere- · gister 122 eingelesen werden kann.Clocks Ik to 22, this receiving station only sends its feedback to the control center, where it is read serially into the feedback shift register 122. The feedback shift register 122 receives the clock frequency C from the program control unit 133 for eight clocks only at this point.

Wenn der Adressenzähler 131 wieder um eine Stelle weiterschaltet, so wird, wie bereits beschrieben, wieder eine Übertragung von Informationen der nächsten Ausgangsschalteranordnung auf das Informationsschieberegister 121 vorgenommen. Weiterhin wird der Inhalt des Rückmeldeschieberegisters 122 auf einen Impuls von der Speicher- und Schaltersteuerung 132 hin in einen der Rückmeldespeicher 123 bis 125 übernommen,When the address counter 131 advances one place again, thus, as already described, there is again a transmission of information from the next output switch arrangement made to the information shift register 121. Furthermore, the content of the feedback shift register 122 transferred to one of the feedback memories 123 to 125 in response to a pulse from the memory and switch control 132,

Wenn ein Sendezyklus durchlaufen ist, haben alle 16 -Empfangsstationen ihre Rückmeldungenen an den Zentralsender übergeben und die Rückmeldespeicher enthalten alle Betriebszustände, die beispielsweise im Kraftfahrzeug überwacht werden. Daraus resultiert nun die Reaktion der Zentrale. Ist ein Null-Signal gespeichert, so erfolgt keine Reaktion, d.h. keine neuen Befehle und keine Fehlermeldungen. Ist ein 1- Signal gespeichert, so sind vier Fälle zu unterscheiden: Entspricht der betreffende Speicher einem Grenzwertgeber, so heißt dies, daß der Grenzwert überschritten ist und eine Anzeige, vorzugsweise eine Kontrolleuchte 600 aktiviert wird. Entspricht der Speicher einem Schalter, so wird über die logische Verknüpfungsschaltung 127 eine gewünschte Befehlskombination gebildet. Dies wird anhand von Fig. Io noch näher erläutert werden. Entspricht der Speicher einem Verbraucher, so bedeutet dies eine Fehlermeldung und eine zugeordnete Kontrolleuchte 600, bzw. ein Fehlerspeicher 60IWhen a transmission cycle has been completed, all have 16 receiving stations transfer their feedback to the central transmitter and the feedback memories contain all operating states, which are monitored in the motor vehicle, for example. This now results in the reaction of the headquarters. is If a zero signal is stored, there is no reaction, i.e. no new commands and no error messages. Is a 1 signal are stored, a distinction must be made between four cases: If the memory in question corresponds to a limit indicator, this means that the limit value has been exceeded and a display, preferably a control lamp 600, is activated. If the memory corresponds to a switch, the logic combination circuit 127 is used to generate a desired combination of commands educated. This will be explained in more detail with reference to Fig. Io. If the storage corresponds to a consumer, this means an error message and an associated control lamp 600 or an error memory 60I

- 21 -- 21 -

509884/067Λ509884 / 067Λ

tritt in Tätigkeit. Entspricht der Speicher einer Analogwert-Rückmeldung, so springt der Speicherzustand gemäß der anhand der Fig. 7 und 8 beschriebenen Weise um. Die Auswertung dieses Signalwechsels erfolgt durch einen Digital-Analog-Wandler 6o3 (Frequenz-Spannungs-Wandler), dessen Ausgangssignal in einem analogen Meßinstrument 6o4 angezeigt wird.comes into action. If the memory corresponds to an analog value feedback, the memory status jumps according to the manner described with reference to FIGS. 7 and 8. This signal change is evaluated by a digital-to-analog converter 6o3 (frequency-to-voltage converter), its output signal in an analog measuring instrument 6o4 is displayed.

Ausgangsschalteranordnungen 128, 13o, die fest mit einem 1-Signal programmiert sind, sind an Empfangsstationen angeschlossenen elektrischen Einheiten zugeordnet, die bei jedem Zyklus angesprochen, d.h. abgefragt werden sollen. Solche elektrischen Einheiten sind Schalter und Kontrolleinrichtungen. Ausgangsschalteranordnungen 129 j die Verbrauchern zugeordnet sind, sind abhängig programmiert, d.h. mit einer logischen Verknüpfungsschaltung 127 verbunden.Output switch assemblies 128, 13o, which are fixed to a 1 signal are programmed, are connected to receiving stations assigned to electrical units that are to be addressed, i.e. queried, with each cycle. Such electrical units are switches and control devices. Output switch arrangements 129 j the consumers are programmed dependent, i.e. connected to a logic combination circuit 127.

In Fig. Io ist eine logische Verknüpfungsschaltung 127 näher dargestellt, die zwischen den Rückmeldespeicher 123 und die Ausgangsschalteranordnung 129 geschaltet ist. Im Beispiel sind die Speicherplätze des Rückmeldespeichers 123 von oben nach unten für das Standlicht, das Abblendlicht, das Fernlicht, das Parklicht links, das Parklicht rechts, den Rückfahrtscheinwerfer und die Bremslichter eines Kraftfahrzeugs vorgesehen. Da entsprechend den gesetzlichen Vorschriften das Standlicht bei Einschalten des Standlichtschalters, des Abblendlichtschalters und des Fernlichtschalters brennen soll, sind die entsprechenden Speicherplätze im ODER-GatterA logic combination circuit 127 is shown in greater detail in FIG shown, which is connected between the feedback memory 123 and the output switch arrangement 129. For example are the memory locations of the feedback memory 123 from above down for the parking light, the low beam, the high beam, the left parking light, the right parking light, the reversing light and the brake lights of a motor vehicle are provided. Since according to the legal regulations the parking lights are on when the parking light switch, the low beam switch and the high beam switch are switched on the corresponding memory locations are in the OR gate

140 miteinander verknüpft. Der Ausgang des ODER-Gatter l4o ist an je einen Eingang von vier weiteren ODER-Gattern l4l bis 144 angeschlossen. Die Ausgänge dieser vier ODER-Gatter140 linked together. The output of the OR gate l4o is connected to one input each of four further OR gates l4l to 144. The outputs of these four OR gates

141 bis 144 sind Ausgangsschaltern zugeordnet, die den Funktionen Standlicht links, Standlicht rechts, Rücklicht links und Rücklicht rechts in der Reihenfolge von oben nach unten entsprechen. Der dem Parklicht links zugeordnete Rückmeldespeicherplatz ist an je einen zweiten Eingang der ODER-141 to 144 are assigned to output switches that correspond to the Functions left parking light, right parking light, left rear light and right rear light in the order from top to bottom below correspond. The feedback memory space assigned to the parking light on the left the OR-

509884/0674 -22-509884/0674 -22-

. - 22 -. - 22 -

Gatter I¹Il, 143 angeschlossen. Entsprechend verhält es sich mit dem Rückmeldespeicherplatz für Parklicht rechts. Somit ist gewährleistet, daß z.B. beim Befehl Parklicht links über die ODER-Gatter l4l, 143 das linke Standlicht und das linke Rücklicht eingeschaltet werden und bei Betätigung beispielsweise des Fernlichts oder des Abblendlichts, deren RückmeldeSpeicherplätze zusätzlich mit entsprechenden Ausgangsschalten verbunden sind, sowohl beide Rücklichter als auch beide Standlichter und das betreffende Hauptlicht eingeschaltet werden. Der direkt mit seinem Ausgangsschalter verbundene Rückmeldespeicherplatz für den Rückfahrscheinwerfer besitzt keine Verknüpfung. Der Rückmeldespeicherplatz für die Bremslichter ist über ein UND-Gatter 145 mit einem entsprechenden Ausgangssehalter verbunden. Der zweite Eingang des UND-Gatters 145 ist an den Fehlerspeicher 6ol angeschlossen. Am Ausgang des Fehlerspeichers 6öl liegt gewöhnlich ein 1-Signal, so daß die Bremslichter ungehindert eingeschaltet werden können. Liegt ein Fehlersignal (z.B. Kurzschluß) für die Bremslichter vor, so ändert sich das Ausgangssignal des Fehlerspeichers 6ol von einem 1-Signal auf ein Null-Signal. Das UND-Gatter 145 ist jetzt gesperrt und die Bremslichter können nicht mehr eingeschaltet werden.Gate I ¹ Il, 143 connected. The same applies to the feedback memory space for the parking light on the right. This ensures that, for example, when the parking light command is left via the OR gates l4l, 143, the left parking light and the left rear light are switched on and, when the high beam or the low beam, for example, whose feedback memory locations are activated, both rear lights are switched on Both parking lights and the relevant main light are also switched on. The feedback memory location for the reversing light, which is directly connected to its output switch, has no link. The feedback memory location for the brake lights is connected to a corresponding output holder via an AND gate 145. The second input of the AND gate 145 is connected to the error memory 6ol. There is usually a 1 signal at the output of the fault memory 6öl, so that the brake lights can be switched on without hindrance. If there is an error signal (for example a short circuit) for the brake lights, the output signal of the error memory 6ol changes from a 1 signal to a zero signal. The AND gate 145 is now blocked and the brake lights can no longer be switched on.

Die in Fig. Io dargestellte logische Verknüpfungsschaltung 127 soll lediglich als Beispiel dienen. Es können selbstverständlich beliebige andere Verknüpfungen hergestellt werden, die teils durch eigenen Wunsch, teils durch gesetzliche Vorschriften begründet sein mögen.The logic combination circuit shown in Fig. Io 127 is only intended to serve as an example. Any other desired linkages can of course be established which may be justified partly by one's own wish, partly by legal regulations.

Für die Informationsübertragung zwischen den Empfangsstationen und dem Zentralsender wurde in der Beschreibung willkürlich einer Fehlermeldung ein 1-Signal zugeordnet. Äquivalent dazu können natürlich einer Fehlermeldung auch ein Null-Signal zugeordnet werden, so daß immer dann einFor the transmission of information between the receiving stations and the central transmitter, the description A 1-signal is arbitrarily assigned to an error message. An error message can of course also be equivalent to this a zero signal can be assigned, so that always a

$09884/0674 - ^ _$ 09884/0674 - ^ _

— 9 X —- 9 X -

l-Signal anliegt, wenn kein Fehler auftritt.l-signal is present if no error occurs.

Jeder Empfangsstation mehrere elektrischen Einheiten, wie Verbraucher, Schalt- und Kontrolleinrichtungen zuzuordnen hat den Vorteil, mit einer geringeren Zahl von Empfangsstationen auszukommen und gleichzeitig kürzere Sendedurchlaufzeiten zu erreichen. Die Informationsdichte wird dadurch erhöht.Each receiving station has several electrical units, such as consumers, switching and control devices has the advantage of having a lower number get along from receiving stations and at the same time to achieve shorter transmission lead times. This increases the information density.

Wie in Fig. 11 und 12 dargestellt ist, können statt der drei Leitungen zwischen den einzelnen Stationen, der Datenleitung 11, der Versorgungsleitung und der Taktleitung 17 auch nur zwei Leitungen verwendet werden, indem die Datenleitung 11 und die Taktleitung.17 als einzige Leitung 11/17 ausgebildet werden. Der Zentralsender 12 sendet dann ein aus Takt C und Information U 12o überlagertes Signal U 151. Dazu ist in jeder Empfangsstation, z.B. 13, eine monostabile Schaltstufe 44 nötig, die durch die Anstiegsflanke der überlagerten Signale U I5I getriggert und die nach T/2 den vorliegenden Pegel des jeweils vorliegenden überlagerten Signals in die Empfangsstation einliest. Damit wird die Information um T/2 verschoben in der Empfangsstation wirksam. T bedeutet dabei die Periodendauer der Taktfrequenz C. Mit den Rückflanken der Signale U44 werden die jeweils am Eingang des Schieberegisters 32 anliegenden Signale U 15I in das Schieberegister 32 übernommen. Dem Vorteil, eine Leitung einzusparen, steht der Nachteil gegenüber, daß zur Zeit monostabile Schaltstufen noch nicht ohne weiteres voll integrierbar sind. Die Erzeugung des überlagerten Signals U 151 geschieht am Ausgang des Zentralsenders 12 durch ein UND-Gatter I50 und ein ODER-Gatter 151. Es sind weiterhin zwei Hilfs-Taktfrequenzen Cl und C2 erforderlich, die vorzugsweise in der Programmsteuereinheit 133 erzeugt werden. Dies kann dadurch geschehen, indem die Taktfrequenz C zwei Monoflops mit Haltezeiten £4 und ±5 startet. 02 und die Information U 12o werden im UND-Gatter I50 verknüpft, dessen Ausgangssignal mit Cl im ODER-Gatter I5I verknüpft wird. VomAs shown in FIGS. 11 and 12, instead of the three lines between the individual stations, the data line 11, the supply line and the clock line 17, only two lines can be used, with the data line 11 and the clock line.17 being the only line 11 / 17 are trained. The central transmitter 12 then sends a signal U 151 superimposed from clock C and information U 12o. For this, a monostable switching stage 44 is required in each receiving station, e.g. 13, which is triggered by the rising edge of the superimposed signals U I5I and which is triggered after T / 2 reads the present level of the present superimposed signal into the receiving station. This means that the information becomes effective in the receiving station, shifted by T / 2. T means the period of the clock frequency C. The signals U 15I present at the input of the shift register 32 are transferred to the shift register 32 with the trailing edges of the signals U44. The advantage of saving one line is offset by the disadvantage that at present monostable switching stages cannot yet be fully integrated without further ado. The superimposed signal U 151 is generated at the output of the central transmitter 12 by an AND gate I50 and an OR gate 151. Two auxiliary clock frequencies C1 and C2, which are preferably generated in the program control unit 133, are also required. This can be done by the clock frequency C starting two monoflops with hold times £ 4 and ± 5. 02 and the information U 12o are linked in the AND gate I50, the output signal of which is linked with Cl in the OR gate I5I. From the

$09884/0674 -24-$ 09884/0674 -24-

Ausgang des ODER-Gatters 151 wird dann das überlagerte Signal U I5I über die Leitung 11/17 an die Empfangsstation gesendet. SpannungsSchwankungen von beispielsweise 3 Volt bis 18 Volt werden unkritisch, da die vorgesehenen CMOS-Schaltkreise für diesen Spannungsbereich ausgelegt werden können. Eine Bordnetz-Spannungsstabilisierung ist daher nicht erforderlich. Spannungsspitzen, die darüberhinaus durch Lastabschaltungen und Zündspitzen auftreten, können vorzugsweise durch Beschaltung mit Widerstands-Diodenkombinationen begrenzt werden. Durch die Vorschaltung der Schmitt-Trigger 3o, 31 vor jeder Empfangsstation kann der dynamische Störabstand noch stärker verbessert werden. Fehler durch höhere Störspannungen, die zu einer Verfälschung der Datenwörter führen, werden durch Redundanz unwirksam.. Eine Zustandsänderung wird erst dann veranlaßt, wenn vorzugsweise dreimal in ununterbrochener Folge die Neuanweisung übertragen wurde. Die Störausblendung ist durch die getrennte Synchronisation aller Datenwörter besonders wirkungsvoll. Störungen können dadurch keinen ganzen Sendezyklus verfälschen, sondern nur einen Teil eines Datenworts, im ungünstigsten Fall ein ganzes Datenwort. The output of the OR gate 151 then becomes the superimposed Signal U I5I via line 11/17 to the receiving station sent. Voltage fluctuations of, for example, 3 volts up to 18 volts are not critical, as the provided CMOS circuits are designed for this voltage range can. A vehicle electrical system voltage stabilization is therefore not required. Voltage peaks, beyond that can occur through load shutdowns and ignition peaks preferably by wiring with resistor-diode combinations be limited. By connecting the Schmitt trigger 3o, 31 in front of each receiving station, the dynamic signal-to-noise ratio can be improved even more. Errors due to higher interference voltages that lead to corruption of the data words are ineffective due to redundancy. A change of status is only initiated if the new instruction has preferably been transmitted three times in uninterrupted sequence. The interference suppression is particularly effective due to the separate synchronization of all data words. This means that no interference can occur falsify the entire transmission cycle, but only part of a data word, in the worst case a whole data word.

- 25 5098 8 4/0674 - 25 5098 8 4/0674

Claims

Expectations

Method for controlling and monitoring electrical switching processes, in particular in motor vehicles at least one supply line connected to an energy source and at least one control line for Information transfer between a central transmitter and several, each assigned to at least one switching process Receiving stations, characterized in that the digital information sequence to be transmitted (bl to b8) an address code consisting of a certain sequence of digital signals (ql. to q * O is added, each receiving station (13 to 15) only responding to a specific address code (ql to q4) assigned to it.

2. The method according to claim 1, characterized in that all receiving stations cyclically through the central transmitter (12) (13 to 15) are addressed.

3. The method according to claim 1 or 2, characterized in that that by each addressed receiving station (13 to 15) the central transmitter (12) a response (rl to r8) is given will. 5 0 9884 / 067A

- 26 -

1}, method according to claim 3, characterized in that that from the central transmitter (12) through logical processing of the feedback (rl to r8) instructions to certain Receiving stations (13 to 15) can be triggered.

5. The method according to claim 1, characterized in that the instruction signal sequences (q, b) of the central transmitter (12) consist of (m + n) -bit words, where m is the number of address code bits (q) for selection of 2 ^m receiving stations (13 to 15) and η is the number of information bits (b).

6. The method according to claim 5, characterized in that after each instruction signal sequence (q, b) an n-bit feedback (r) takes place, and that only after a pause of preferably (m + 2n + 1) clocks the next instruction signal sequence (q, b) begins.

7. Device for carrying out the method according to one of the preceding claims, characterized in that in the central transmitter (12) from a sequence control (132, 133) for reading processes and reading processes of information or instructions and for the cyclical actuation of an address code control ( 131 is provided), in that a shift register (32) is provided for serially reading instruction signal sequences in each receiving station (13 to 15), that the respective associated address code (q) recognizing Decodiersehaltung (3 ¹ O electric to trigger

509884/0674 '-27-

Switching operations of electrical units (19 to 23) connected to the receiving station (13 to 15), in particular consumers, switching and control devices, on the basis of which instruction signals are provided, and that a control circuit (39 to 4l) when responding the decoding circuit (34) for reading and serial readout of the feedback (r) of the switching operations in or from the shift register is provided is.

8. Apparatus according to claim 7, characterized in that that at each receiving station (13 to 15) one of the number of information bits (b) per address code corresponding Number of electrical units can be connected.

9. Apparatus according to claim 8, characterized in that one of a supply line (16), a data line (11) and a clock line (17) existing ring line the central transmitter (12) and the receiving stations (13 to 15) connects with each other.

10. Apparatus according to claim 8, characterized in that

that in the central transmitter (12) a preferably as a feedback shift register (122) trained memory stage is provided in which the feedback (r) of the receiving stations (13 to 15) can be read, and that each receiving station (13 to 15) one of the sequence control (132, 133) ■ actuatable feedback memory arrangement (123 to 125) assigned

509884/0674 -28-

is arranged to accept the data from the feedback shift register (122).

11.Vorrichtung according to claim lo, characterized in that that in the central transmitter (12) of each receiving station (13 to 15) one of the sequence control (132, 133) operable output switch arrangement (128 to 13o) assigned is on which the data to be read out for the receiving stations (13 to 15) are present.

12.Vorrichtung according to claim 11, characterized in that that electrical units (19), in particular switching and control devices, in each sequence cycle are addressed by the central transmitter (12) via receiving stations (13, 15), assigned output switches (128, 13o) are permanently connected to a line to which a logic 1 signal is applied.

13.Vorrichtung according to claim 11, characterized in that that electrical units (21), in particular power consumers, after switching on a switching device (19) are addressed by the central transmitter via receiving stations (14, 15), assigned output switches (129) are connected to feedback memories (123) assigned to outputs.

14, device according to claim Io, characterized in, that the outputs of intended for fault messages

- 29 50988 4 / 067A

Feedback despeiehern (124, 125) with error display devices (6oo), in particular control lamps, are connected.

15yorrichtung according to claim 13, characterized in that in the case of mutually influencing switching processes between the feedback memory (123) and the output switch arrangement (129) a logic combination circuit (127) is provided.

l6, device according to claim 13, characterized in that the outputs of intended for serious fault messages Feedback memories (124) are connected to the logic circuit (127) via error memory stages (6ol).

17. The device according to claim 11, characterized in that an information shift register (121) connected to the outputs of the output switch arrangements (128 to 13o) and an address code shift register (12o) are provided, and that both registers for switching from parallel reading to serial readout of the assigned data and vice versa are connected to the sequence control (132, 133).

18.Vorrichtung according to claim 8, characterized in that a counting stage (41) which can be started after the end of the reading process, preferably by a synchronization signal (s), is provided is that the highest count of the counting stage (4l) corresponds to the number of responses and that at least one by the counting stage (41) controllable switching stage (4o, 42) is provided by which during the counting process of the counting stage

509884 / Q67A - 30 -

(41) a shift register output (S) for serial reading of the feedback (r) can be connected to the data line (11) is.

19.Vorrichtung according to claim 18, characterized in that that the counting stage (41) with the inputs (14 to 18) of the Shift register is connected to which no feedback (r) is pending, in order for the duration of the counting process Counting stage (4l) to set these inputs to a zero signal.

2o.Vorrichtung according to claim 8, characterized in that between the shift register (32) and the electrical connected to the relevant receiving station (13 to 15) Units (19 to 23) an instruction memory (33) which can be controlled by the decoding circuit (34) is provided.

21A device according to claim 2o, characterized in that the instruction memory (33) is assigned a delay arrangement through which an instruction is only issued after at least single repetition in the relevant electrical unit (19 to 23) becomes effective.

22. The device according to claim 2o, characterized in that a feedback control (43) through the command memory (33) is controllable between the electrical units (19 to 23) connected to the receiving station (13 to 15) and the shift register (32) is switched.

- 31 S09884 / 067A

23. Device according to one of the preceding claims, characterized characterized in that for monitoring continuously changing processes the relevant, an analog voltage delivering electrical unit (5o to 52) via an analog-to-digital converter (53) with the receiving station (13, 15) is connected.

24. The device according to claim 23, characterized in that the associated feedback memory (12 ² I) in the central transmitter (12) is connected to a digital display device.

2C device according to claim 23, characterized in that the associated feedback memory (12 ¹ I) in the central transmitter (12) is connected to an analog display device (6o4) via a digital-to-analog converter (603).

26. Device according to one of the preceding claims, characterized in that the clock line (11) and information line (17) a single line (11/17) is provided.

27. The device according to claim 26, characterized in that that the superimposition of the clock frequency (C or Cl, C2) with the information (U 12o) takes place through logic gates.

28. The device according to claim 26, characterized in that the decoding of the clock frequency (C) and information ^ Ü12o) superimposed signal (U I5I) by a shift register (32) of a receiving station (13) upstream monostable switching stage (kk) takes place. 5 0 9 8 8 U / 0 6 7 U

ORIGINAL INSPECTED