DE2431813A1 - Diffusion inhibiting barrier layers - produced in semiconductor zones by nitrogen or oxygen ion implantation and heat treatment - Google Patents

Diffusion inhibiting barrier layers - produced in semiconductor zones by nitrogen or oxygen ion implantation and heat treatment

Info

Publication number
DE2431813A1
DE2431813A1 DE2431813A DE2431813A DE2431813A1 DE 2431813 A1 DE2431813 A1 DE 2431813A1 DE 2431813 A DE2431813 A DE 2431813A DE 2431813 A DE2431813 A DE 2431813A DE 2431813 A1 DE2431813 A1 DE 2431813A1
Authority
DE
Germany
Prior art keywords
diffusion
layer
implanted
ions
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2431813A
Other languages
German (de)
Other versions
DE2431813C2 (en
Inventor
Juergen Dipl Ing Dr Graul
Helmuth Dipl Phys Dr Murrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19742431813 priority Critical patent/DE2431813C2/en
Publication of DE2431813A1 publication Critical patent/DE2431813A1/en
Application granted granted Critical
Publication of DE2431813C2 publication Critical patent/DE2431813C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

A diffusion-inhibiting layer in a semiconductor slab prevents a diffusion from an already doped zone during a heat treatment required in a subsequent process stage. Ions (N2) are implanted into the surface layer of the already doped zone and these enter into a chemical combination with the semiconductor material during heat treatment. This produces a diffusion-inhibiting layer for dopants. This is a simple way of producing integrated circuits with special qualities such as a reduced capacitance.

Description

Verfahren zum Herstellen einer diffusionshemmenden Schicht in einem HalbLeiterkörper Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer diffusionshemmenden Schicht in einem Halbleiterkörper, die eine Diffusion aus einem bereits dotierten Bereich während einer zur weiteren Fertigstellung des (der) aus dem Halbleiterkörper herzustellenden Haibleiterbauelementes (Halbleiterbauelemente) erforderlichen Temperaturbehandlung hemmt.Process for producing a diffusion-inhibiting layer in one Semiconductor Bodies The present invention relates to a method of manufacturing a diffusion-inhibiting layer in a semiconductor body that allows diffusion from an already doped area during a further completion of the (the) semiconductor component (semiconductor components) to be produced from the semiconductor body inhibits required temperature treatment.

Bei der Herstellung von Haibleiterbauelementen werden bekanntlich die Bereiche unterschiedlichen Beitfähigkeitstyps bezienungsweise Dotierungsbereiche durch aufeinanderfolgende Temperaturprozesse erzeugt, während denen die einzelnen Diffusionsschritte durchgeführt werden. Derartige unterschiedliche Dotierungsbereiche sind beispielsweise die Basiszone, die Emitterzone, eine Buried-layer-Schicht oder eine Epitaxieschicht.In the manufacture of semiconductor components are known the areas of different capability types or doping areas generated by successive temperature processes, during which the individual Diffusion steps are carried out. Such different doping areas are for example the base zone, the emitter zone, a buried layer layer or an epitaxial layer.

Dabei werden einzelne Dotierungsbereiche durch nachfolgende Temperaturbehandlungen in ihren Dotierungsprofilen geändert.Individual doping areas are thereby removed by subsequent temperature treatments changed in their doping profiles.

Insbesondere diffundiert Dotierstoff der Buried-layer-Schicht der Kollektorzone während der epitaktischen Abscheidung einer Epitaxieschicht in die Epitaxieschicht. Dieser Vorgang hat bei "flachen" Transistorstrukturen, also bei Transistoren mit geringer Basisweite, negative Auswirkungen auf die elektrischen Eigenschaften des Halbfeiterbauelementes. Diese negativen Auswirkungen können beispielsweise in zu hohen Kapazitäten bestehen.In particular, dopant diffuses the buried layer layer Collector zone during the epitaxial deposition of an epitaxial layer in the Epitaxial layer. This process has "flat" transistor structures, ie Transistors with a small base width, negative effects on the electrical Properties of the semi-extended component. These negative effects can for example consist in too high capacities.

Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren anzugeben, das eine Diffusion aus bereits dotierten Bereichen während späteren Temperaturbehandlungen zur Herstellung des Haibleiterbauelementes verhindert.It is therefore the object of the present invention to provide a method this is a diffusion from already doped areas during later temperature treatments for the production of the semiconductor component prevented.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in die Oberflächenschicht des bereits dotierten Bereiches Ionen implantiert werden, die bei einer nachfolgenden Temperaturbehandlung eine chemische Verbindung mit dem Material des Halbleiterkörpers eingehen und dadurch eine diffusionshemmende Schicht für Dotierungsmaterialien bilden.This object is achieved according to the invention in that in the surface layer of the already doped area ions are implanted, which in a subsequent Temperature treatment creates a chemical bond with the material of the semiconductor body enter and thereby form a diffusion-inhibiting layer for doping materials.

Als diffusionshemmende Ionen eignen sich besonders Stickstoff oder Sauerstoff. Wenn der Halbleiterkörper aus Silicium besteht, so bilden diese Ionen bei der nachfolgenden Temperaturbehandlung Siliciumnitride oder Siliciumoxide, wodurch im implantierten Bereich eine diffusionshemmende Schicht entsteht.Particularly suitable as diffusion-inhibiting ions are nitrogen or Oxygen. If the semiconductor body consists of silicon, these form ions in the subsequent temperature treatment silicon nitrides or silicon oxides, whereby a diffusion-inhibiting layer is created in the implanted area.

Bei einer genügend hohen Energie der implantierten Ionen liegt die diffusionshemmende Schicht unter der Oberfläche des Halbleiterkörpers. Die nachfolgende Temperaturbehandlung führt neben der chemischen Reaktion zwischen den implantierten Ionen und dem Material des Halbleiterkörpers zu einer Regeneration des durch die Implantation gestörten Kristallgitters an der Oberfläche des Halbleiterkörpers. Damit ist es möglich, über der implantierten, diffusionshemmenden Schicht auf herkömmliche Weise eine Epitaxieschicht aufwachsen zu lassen.If the energy of the implanted ions is high enough, the diffusion-inhibiting layer under the surface of the semiconductor body. The following Temperature treatment results in addition to the chemical reaction between the implanted Ions and the material of the semiconductor body to a regeneration of by the Implantation of a disturbed crystal lattice on the surface of the semiconductor body. This makes it possible to use conventional ones over the implanted, diffusion-inhibiting layer Way to grow an epitaxial layer.

Die Erfindung ermöglicht also auf einfache Weise die Herstellung einer diffusionshemmenden Schicht, wodurch insbesondere in einer integrierten Schaltung vorges9hene Halbleiterbauelemente mit speziellen Eigenschaften, zum Beispiel einer verringerten Kapazität, ermöglicht werden.The invention thus enables the production of a in a simple manner diffusion-inhibiting layer, whereby in particular in an integrated circuit intended semiconductor components with special properties, for example one reduced capacity.

Nachfolgend wird ein Aus führungsbeis piel der Erfindung an Hand der Zeichnung näher erläutert. Es zeigen: Fig. 1 einen Schnitt durch einen Halbleiterkörper vor der Abscheidung einer Epitaxieschicht mit einer implantierten, diffusionshemmenden Schicht, und Fig. 2 einen Schnitt durch einen nach dem erfindungsgemäßen Verfahren hergestellten Transistor.The following is an exemplary embodiment of the invention with reference to the Drawing explained in more detail. 1 shows a section through a semiconductor body before the deposition of an epitaxial layer with an implanted, diffusion-inhibiting Layer, and FIG. 2 shows a section through one according to the method according to the invention manufactured transistor.

An Hand der Fig. 1 und 2 wird das erfindungsgemäße Verfahren zur Herstellung eines integrierten npn-Transistors mit einer diffusionshemmenden Schicht aus Siliciumnitrid/Silicium an der Oberfläche einer Buried-layer-Schicht erläutert: In einem p-dotierten Halbleiterkörper 1 aus Silicium befindet sich eine starke n-dotierte Schicht 2. Die Schicht 2 bildet bei einem später herzustellenden npn-Transistor eine Buriedlayer-Schicht. Sie wird mittels einer in der Zeichnung nicht dargestellten Maskierungsschicht in den Halbleiterkörper 1 eindiffundiert. Auf die Oberfläche 3 des IIalbleiterkörpers 1 wird eine Maskierungsschicht 4 aus Siliciumdioxid aufgebracht, in die mittels der Photolack- und Ätztechnik Fenster 5 und 6 geätzt werden. Die Maskierungsschicht 4 kann auch aus anderen Materialien, zum Beispiel Photolack, bestehen. Die Fenster 5 und 6 sind über den Bereichen der Schicht 2 angeordnet, in denen diffusionshemmende Schichten erzeugt werden sollen. ueber die Fenster 5 und 6 werden Stickstoffionen mit einer Energie, die größer ist als 150 KeV, mit einer Dosis in der Größenordnung zwischen 1015 nnd 1018 cm implantiert. Die implantierten Stickstoffionen weisen in der Schicht 2 eine Gauß-Verteilung auf, deren Maximum bei der Energie von 150 KeV in Silicium etwa 0,4 #um unter der Oberfläche 3 liegt. Die maximale Stickstoffkonzentration beträgt etwa 5 . 1021 cm 3, wobei die Oberflächenkonzentration der Stickstoffionen kleiner als 1018 cm 3 ist. Diese Werte gelten für eine implantierte Dosis von 1017 cm#2.The method according to the invention for production is illustrated with reference to FIGS. 1 and 2 an integrated npn transistor with a diffusion-inhibiting layer made of silicon nitride / silicon explained on the surface of a buried layer: In a p-doped semiconductor body 1 made of silicon there is a strong n-doped layer 2. The layer 2 forms in the case of an npn transistor to be produced later, a buried layer layer. she will into the semiconductor body by means of a masking layer (not shown in the drawing) 1 diffused. A masking layer is applied to the surface 3 of the semiconductor body 1 4 made of silicon dioxide, in the window by means of the photoresist and etching technology 5 and 6 are etched. The masking layer 4 can also be made of other materials, for example photoresist. Windows 5 and 6 are above the areas of the Layer 2 arranged, in which diffusion-inhibiting layers are to be produced. About the windows 5 and 6 nitrogen ions with an energy that is greater than 150 KeV, implanted with a dose on the order of between 1015 and 1018 cm. The implanted nitrogen ions have a Gaussian distribution in layer 2, their maximum at the energy of 150 KeV in silicon about 0.4 μm below the surface 3 lies. The maximum nitrogen concentration is around 5. 1021 cm 3, where the surface concentration of nitrogen ions is less than 1018 cm 3. These Values apply to an implanted dose of 1017 cm # 2.

Eine nachfolgende Temperaturbehandlung bei Temperaturen über 0 1 000 C führt zu einer teilweisen Verbindung der implantierten Stickstoffatome mit Siliciumatomen des Bereiches 2, so daß im Bereich der implantierten Stickstoffionen ein Konglomerat aus-Silicium, Stickstoff und Siliciumnitrid in implantierten Schichten 7 und 8 vorliegt, die in der Zeichnung durch Strichlinien angedeutet sind. Diese Schichten 7, 8 dienen als Diffusionsbarrieren. Durch die Temperaturbehandlung wird gleichzeitig das Kristallgitter der nur geringfügig mit Stickstoffionen implantierten Oberfläche 3 des Bereiches 2 regeneriert, so daß diese zum Aufwachsen einer Epitaxieschicht geeignet ist.A subsequent heat treatment at temperatures above 0 1,000 C leads to a partial connection of the implanted nitrogen atoms with silicon atoms of the area 2, so that a conglomerate in the area of the implanted nitrogen ions of silicon, nitrogen and silicon nitride is present in implanted layers 7 and 8, which are indicated in the drawing by dashed lines. These layers 7, 8 are used as diffusion barriers. The temperature treatment also creates the crystal lattice the surface 3 of the area which is only slightly implanted with nitrogen ions 2 regenerated, so that it is suitable for growing an epitaxial layer.

Es ist selbstverständlich auch möglich, die diffusionshemmenden Schichten 7, 8 zuerst herzustellen und anschließend die Dotierung des eine Buried-layer-Schicht bildenden Bereiches 2 mittels Ionenimplantation durch die diffusionshemmenden Schichten 7v 8 hindurch vorzunehmen.It is of course also possible to use the diffusion-inhibiting layers 7, 8 first produce and then the doping of a buried layer layer forming area 2 by means of ion implantation through the diffusion-inhibiting layers 7v 8 through.

Nach der Entfernung der Maskierungsschicht 4 wird epitaktisch auf der Oberfläche 3 des Halbleiterkörpers 1 und des Bereiches 2 eine Epitaxieschicht 10 abgeschieden. Dabei wachsen die nicht mit diffusionshemmenden Schichten 7, 8 abgedeckten Teile des Bereiches 2 in die Epitaxieschicht 10 hinein. Mittels der üblichen Photolack- und Ätztechnik werden in die n-dotierte Epitaxieschicht 10 eine p-dotierte Basiszone 11, eine stark n-dotierte Emitterzone 12, ein stark n-dotiertes Kollektoranschlußgebiet 13 und p-dotierte Isolationsbereiche 14, 15 eingebracht. Schließlich wird eine Siliciumdioxidschicht 18 mit Fenstern 19, 20 und 21 erzeugt, die zur Kontaktierung dienen.After the removal of the masking layer 4, it is epitaxial the surface 3 of the semiconductor body 1 and the area 2 an epitaxial layer 10 deposited. The layers 7, 8 which are not diffusion-inhibiting grow covered parts of the area 2 into the epitaxial layer 10. Using the usual photoresist and etching technology are in the n-doped epitaxial layer 10 a p-doped base zone 11, a heavily n-doped emitter zone 12, a heavily n-doped one Collector connection area 13 and p-doped insulation areas 14, 15 introduced. Finally, a silicon dioxide layer 18 with windows 19, 20 and 21 is produced, which are used for contacting.

Die Isolationsbereiche 14, 15 bilden eine Isolationswanne um einen npn-Transistor, der aus der Emitterzone 12, der Basiszone 13 und der als Kollektorzone dienenden Epitaxieschicht 10 besteht. Pür diesen npn-Transistor stellt der Bereich 2 eine Buried-layer-Schicht dar.The isolation areas 14, 15 form an isolation trough around one npn transistor, which consists of the emitter zone 12, the base zone 13 and the collector zone serving epitaxial layer 10 consists. The area represents for this npn transistor 2 represents a buried layer.

6 Patentansprche 2 Figuren 6 claims 2 figures

Claims (6)

#atentansprüche 9 Verfahren zum Herstellen einer diffusionshemmenden Schicht in einem Halbleiterkörper, die eine Diffusion aus einem bereits dotierten Bereich während einer zur weiteren Fertig-. # patent claims 9 method for producing a diffusion-inhibiting Layer in a semiconductor body that allows diffusion from an already doped Area during one to further finished. stellung des (der) aus dem Halbleiterkörper herzustellenden Halbleiterbauelementes (Halbleiterbauelemente) erforderlichen Temperaturbehandlung hemmt, d a d u r c h g e -k e n n z e i c h n e t , daß in die Oberflächenschicht des bereits dotierten Bereiches (2) Ionen implantiert werden, die bei einer nachfolgenden Temperaturbehandlung eine chemische Verbindung mit dem Material des Halbleiterkörpers eingehen und dadurch eine diffusionshemmende Schicht (7, 8) für Dotierungsmaterialien bilden. Position of the semiconductor component (s) to be produced from the semiconductor body (Semiconductor components) required temperature treatment inhibits, d u r c h G e -k e n n n z e i c h n e t that in the surface layer of the already doped Area (2) ions are implanted during a subsequent temperature treatment enter into a chemical bond with the material of the semiconductor body and thereby form a diffusion-inhibiting layer (7, 8) for doping materials. 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß bei einem aus Silicium bestehenden Halbleiterkörper Stickstoffionen implantiert werden. 2. The method according to claim 1, d a d u r c h g e k e n n -z e i c h n e t that in a semiconductor body consisting of silicon nitrogen ions be implanted. 3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e -k e n n z e i c h n e t , daß die Ionen mit einer Energie implantiert werden, die größer ist als 150 KeV. 3. The method according to claim 1 or 2, d a d u r c h g e -k e n n z Make sure that the ions are implanted with an energy that is greater than 150 KeV. 4. Verfahren nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß die Ionen mit einer Dosis zwischen 1015 und 1018 cm 2 implantiert werden. 4. The method according to any one of claims 1 to 3, d a d u r c h g e it is not noted that the ions with a dose between 1015 and 1018 cm 2 are implanted. 5. Verfahren nach Anspruch 4, d a d u r c h g e k e n n -z e i c h n e t , daß die Ionen mit einer Dosis von 1017 cm 2 implantiert werden. 5. The method according to claim 4, d a d u r c h g e k e n n -z e i c n e t that the ions are implanted with a dose of 1017 cm 2. 6. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 5 zur Herstellung einer diffusionshemmenden Schicht (7, 8) in einer Buried-layer-Schicht eines npn- oder pnp-Transistors oder eines invers betriebenen npn- oder pnp-Transistors, bei dem die Buried-layer-Schicht als Emitter wirkt.6. Use of the method according to any one of claims 1 to 5 for Production of a diffusion-inhibiting layer (7, 8) in a buried layer layer an npn or pnp transistor or an inversely operated npn or pnp transistor, in which the buried layer acts as an emitter.
DE19742431813 1974-07-02 1974-07-02 Process for forming a diffusion-inhibiting, buried layer in the manufacture of a semiconductor component Expired DE2431813C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19742431813 DE2431813C2 (en) 1974-07-02 1974-07-02 Process for forming a diffusion-inhibiting, buried layer in the manufacture of a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742431813 DE2431813C2 (en) 1974-07-02 1974-07-02 Process for forming a diffusion-inhibiting, buried layer in the manufacture of a semiconductor component

Publications (2)

Publication Number Publication Date
DE2431813A1 true DE2431813A1 (en) 1976-01-22
DE2431813C2 DE2431813C2 (en) 1983-10-20

Family

ID=5919529

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742431813 Expired DE2431813C2 (en) 1974-07-02 1974-07-02 Process for forming a diffusion-inhibiting, buried layer in the manufacture of a semiconductor component

Country Status (1)

Country Link
DE (1) DE2431813C2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032315A1 (en) * 1969-06-30 1971-01-28 International Business Machines Corp , Armonk, NY (V St A ) Semiconductor arrangement with emitterge coupled inverse transistors
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
US3638081A (en) * 1968-08-13 1972-01-25 Ibm Integrated circuit having lightly doped expitaxial collector layer surrounding base and emitter elements and heavily doped buried collector larger in contact with the base element
DE1564849B2 (en) * 1966-05-28 1974-07-18 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Method for producing a protective layer on a semiconductor body

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1564849B2 (en) * 1966-05-28 1974-07-18 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Method for producing a protective layer on a semiconductor body
US3638081A (en) * 1968-08-13 1972-01-25 Ibm Integrated circuit having lightly doped expitaxial collector layer surrounding base and emitter elements and heavily doped buried collector larger in contact with the base element
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
DE2032315A1 (en) * 1969-06-30 1971-01-28 International Business Machines Corp , Armonk, NY (V St A ) Semiconductor arrangement with emitterge coupled inverse transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Applied Physics letters, Vol. 23, Nr. 8, 1973, S. 455-457 *

Also Published As

Publication number Publication date
DE2431813C2 (en) 1983-10-20

Similar Documents

Publication Publication Date Title
DE2507366C3 (en) Method for suppressing parasitic circuit elements
DE2812740A1 (en) METHOD OF MANUFACTURING A VERTICAL BIPOLAR INTEGRATED CIRCUIT
DE2644939A1 (en) ETCHING PROCESS FOR FLATTENING A SILICONE SUBSTRATE
DE2823967C2 (en)
DE2744059A1 (en) METHOD FOR THE COMMON INTEGRATED PRODUCTION OF FIELD EFFECT AND BIPOLAR TRANSISTORS
DE2615754C2 (en)
EP0048288B1 (en) Method of doping semiconductor devices by ion implantation
DE2449012C2 (en) Process for the production of dielectrically isolated semiconductor areas
EP0006510A1 (en) Method of forming adjacent impurity regions of different doping in a silicon substrate
DE2124764A1 (en) Method for producing a semiconductor arrangement
DE2617293B2 (en) Method for manufacturing a semiconductor component
DE3340143A1 (en) BURNED BREAKDOWN DIODE IN AN INTEGRATED CIRCUIT AND METHOD FOR PRODUCING THE SAME
DE2611559C3 (en) Process for the production of semiconductor structures
EP0003330B1 (en) Process for producing integrated semiconductor devices having adjacent heavily doped semiconductor regions of the opposite-conductivity type
DE3039009C2 (en) Junction field effect transistor
EP0028786B1 (en) Ion implantations method
DE2904480B2 (en) Semiconductor integrated circuit and method of making it
DE2942236A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE2758283A1 (en) INTEGRATED SEMICONDUCTOR STRUCTURES AND PROCESS FOR THEIR PRODUCTION
EP0520214B1 (en) Method of forming a doped region in a substrate and use in the fabrication of a bipolar transistor
DE2219696A1 (en) Procedure for creating isolation areas
DE2600375C3 (en) Semiconductor arrangement with at least two complementary transistors and method for their production
DE3883459T2 (en) Method of manufacturing complementary contactless vertical bipolar transistors.
DE2431813A1 (en) Diffusion inhibiting barrier layers - produced in semiconductor zones by nitrogen or oxygen ion implantation and heat treatment
DE2230749A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR COMPONENTS

Legal Events

Date Code Title Description
8125 Change of the main classification

Ipc: H01L 21/265

8126 Change of the secondary classification

Ipc: H01L 29/72

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee