DE2427346C2

DE2427346C2 - Circuit arrangement for time-division multiplex transmission of asynchronously occurring binary values of data

Info

Publication number: DE2427346C2
Application number: DE19742427346
Authority: DE
Inventors: Johannes Dipl.-Ing. 8000 München Singer
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1974-06-06
Publication date: 1976-06-10

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Zeitmultiplex-Übertragung asynchron auftretender Binärwerte von Daten, wobei jedem Binärwertwechsel im Rahmen eines Grobrastertaktes ein Impulstelegramm mit mehreren Bits zugeordnet wird. Dabei werden die Daten einem Binärwertwechseldiskriminator zugeführt, der nach dem Auftreten eines Binärwertwechsels und bei Eintreffen eines Abtastsignals einen Einschreibbefehl abgibt, der die Einspeicherung des Impulstelegramms in ein Register bewirkt.The invention relates to a circuit arrangement for time-division multiplex transmission of asynchronously occurring Binary values of data, with each binary value change in the context of a coarse raster cycle Pulse telegram is assigned with several bits. In doing so, the data becomes a binary value change discriminator supplied after the occurrence of a binary value change and upon arrival of a scanning signal issues a write command which causes the pulse telegram to be stored in a register.

Wenn die Binärwertwechsel der zu übertragenden Binärwerte asynchron und damit zu einem beliebigen Zeitpunkt auftreten, kann zur Einphasung derartiger Binärwerte in ein sendeseitiges Zeitmultiplex-Ubertraeungssystem das als »Mehrfachabtastung und Codiening mit gleitendem Index« bekannte Verfahren verwendet werden. Danach wird jedem. Bmärwertwechsel auf der Sendeseite im Rahmen eines Grobrastertaktes ein Impulstelegramm mit mehreren Bits zugeordnet, und dieses Impulstelegramm wird im Rahmen eines Zeitmultiplexsignals übertragen. Beispielsweise kann ein derartiges Impulstelegramm aus drei Bits gebildet werden die sendeseitig seriell in das Zeitmultiplexsystem eingespeist werden. Diese serielle Einspeisung des Impulstelegramms erfolgt somit während der Abgabe mehrerer Grobrastertakte und während der Dauer der einzelnen Binärwerte. Im allgemeinen ist die Einspeisung des Impulsteiegramms vor Auftreten des nächsten Binärwertwechseis beendet. Dies ist insbesondere dann der Fall, wenn unverzerrte Binärwerte der Daten vorliegen. Falls jedoch einzelne verzerrte Binärwerte auftreten, kann es vorkommen, daß der nächste Binärwertwechsel bereits vor Einspeisung des Impulstelegramms auftritt, so daß ein falsches Impulstelegramm abgegeben wird.If the binary value change of the binary values to be transmitted is asynchronous and thus to any Occurrence in time can for phasing such binary values in a transmission-side time-division multiplex transmission system that as »multiple sampling and coding known procedures can be used with a sliding index. After that, everyone will. Change of market value A pulse telegram with several bits is assigned on the transmission side as part of a coarse raster cycle, and this pulse telegram is transmitted as part of a time division multiplex signal. For example, can such a pulse telegram is formed from three bits are fed serially into the time division multiplex system on the transmission side. This serial feed of the The pulse telegram is therefore carried out during the delivery of several rough raster cycles and for the duration of the individual binary values. In general the feed is of the impulse gradient before the next one occurs Binary value change ended. This is especially the case if the data have undistorted binary values are present. However, if individual distorted binary values occur, it can happen that the next Binary value change occurs before the pulse telegram is fed in, so that an incorrect pulse telegram is delivered.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, mittels der die Abgabe des Impulstelegramms auch dann gesichert ist, wenn gelegentlich verzerrte Binärwerte auftreten.The invention is based on the object of specifying a circuit arrangement by means of which the delivery of the pulse telegram is secured even if distorted binary values occur occasionally.

Erfindungsgemäß ist eine Zähleinrichtung vorgesehen, die die Anzahl der Grobrastertakte zählt, die ab dem Auftreten des Einschreibbefehls auftreten und die vor Erreichen eines vorgegebenen Zählerstandes die Abgabe eines weiteren Einschreibbefehls sperrt.According to the invention a counting device is provided, which counts the number of coarse raster clocks that occur from the occurrence of the write command and which blocks the issuing of a further write command before a predetermined count is reached.

Die erfindungsgemäße Schaltungsanordnung ermöglicht die Übertragung von Daten auch dann, wenn einzelne Binärwerte dieser Daten verzerrt sind und die Daten mit der Grenzgeschwindigkeit über einen Kanal übertragen werden. Durch die erfindungsgemäße Schaltung wird somit eine Erweiterung des Verzerrungsbereichs erreichtThe circuit arrangement according to the invention enables the transmission of data even if individual binary values of this data are distorted and the data with the limit speed over a channel be transmitted. The circuit according to the invention thus extends the distortion range achieved

Bei einem bevorzugten Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung ist als Zähleinrichtung ein Schieberegister vorgesehen, dem seriell ein Binärsignal mit vorgegebenem logischen Wert eingegeben wird, dem die GrobraMertakte als Schiebeimpulse zugeführt werden und dem der Einschreibbefehl als Rücksetzimpuls zugeführt wird. Dieses Schieberegister gibt über eine ihrer Speicherzellen ein Signal ab, das die Abgabe des nächsten Einschreibbefehls ermöglicht. Dieses bevorzugte Ausführungsbeispiel zeichnet sich durch besonders geringen technischen Aufwand aus. Außerdem sind die verwendeten Schieberegister preisgünstig als integrierte Bausteine erhältlich.In a preferred embodiment of the circuit arrangement according to the invention is used as a counting device a shift register is provided to which a binary signal with a predetermined logic value is serially is entered, to which the GrobraMertuhrs are fed as shift pulses and to which the write-in command is supplied as a reset pulse. This shift register emits a signal via one of its memory cells that enables the next write command to be issued. This preferred embodiment is characterized by particularly low technical effort. Also, the shift registers used are Available inexpensively as integrated modules.

Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der F i g. 1 bis 4 beschrieben, wobei in mehreren Figuren dargestellte gleiche Teile mit gleichen Bezugszeichen gekennzeichnet sind. Es zeigtIn the following, exemplary embodiments of the invention are illustrated with reference to FIGS. 1 to 4 described, where The same parts shown in several figures are identified by the same reference numerals. It shows

Fi g. 1 ein Blockschaltbild eines Zeitmultiplex-Datenübertragungssystems, Fi g. 1 is a block diagram of a time division multiplex data transmission system,

F i g. 2 ein erstes Ausführungsbeispiel einer sendesei· tigen Kanaleinheit, bei der ein Schieberegister zui Überwachung der Abgabe des Impulsdiagramms verwendet wird,F i g. 2 shows a first exemplary embodiment of a channel unit on the transmission side, in which a shift register is added Monitoring of the delivery of the pulse diagram is used,

F i g. 3 ein zweites Ausführungsbeispiel einer sende· seitigen Kanaleinheit, mit der unter Verwendung eine: Zählers und einer Kippstufe die Überwachung eine: Impulsteiegramms durchgeführt wird undF i g. 3 shows a second exemplary embodiment of a channel unit on the transmission side with which, using a: Counter and a flip-flop monitoring a: Impulsteiegramms is carried out and

Fig.4 Signale, die beim Betrieb der in den Fig.:Fig. 4 signals that are generated when the in the fig .:

und 3 dargestellten Kanaleinheiten auftreten.and 3 channel units shown occur.

F i g. 1 zeigt schematisch die Datenquellen DQ1, DQ2 ... DQn, die sendeseilige Steuerplatte SS, die sendeseitigen Kanaleinheiten KSi, KS2 ... KSn, die sendeseitige Übertragungseinrichtung US, die empfangsseitige Übertragungseinrichtung UE, die empfangsseitigen Kanaleinheiten KEi, KE2 ... KEn, die empfangsseitige Steuerplatte Sf und die Dstensenken DSl. DS2 ... DSn. Als Datenquellen DQi bis DQu können beispielsweise Fernschreibgeräte oder Datensicht-Eingabegeräte vorgesehen sein. Es wird angenommen, daß die von den Datenquellen DQ abgegebenen Binärwerte asynchron und somit zu beliebigen Zeiten auftreten und den Kanaleinheiten KSi bis KSn zugeführt werden, die eine Einphasung der Binärwerte in ein Zeitmultiplexsignal vornehmen, das über die Übei tragungseinrichtung US und UE übertragen wird. Zur Einphasung der Daten werden mehrere Signale benötigt die mit den Bezugszeichen B, C, D, £ F bezeichnet sind und die mit der Steuerplatte SS erzeugt werden.F i g. 1 shows schematically the data sources DQ1, DQ2 ... DQn, the control plate SS on the transmitter side, the channel units KSi, KS 2 ... KSn on the transmitter side, the transmission device US on the transmitter side, the transmission device UE on the receiver side, the channel units KEi, KE 2 ... on the receiver side. KEn, the receiving-side control plate Sf and the Dstensenken DSl. DS 2 ... DSn. Teleprinters or data view input devices, for example, can be provided as data sources DQi to DQu. It is assumed that the binary values output by the data sources DQ occur asynchronously and thus at any time and are fed to the channel units KSi to KSn , which phase the binary values into a time-division multiplex signal that is transmitted via the transmission device US and UE. To phase the data, several signals are required which are designated by the reference characters B, C, D, £ F and which are generated with the control plate SS.

Empfangsseitig wird das Zeitmultiplexsignal von der Übertragungseinrichtung UE den Kanaleinheiten KE i bis KEn zugeführt, die die einzelnen Datensignale isolieren und den Datensenken DS1 bis DSn zuleiten. Als Datensenken können beispielsweise wieder Fernschreibgeräte oder Datensichtgeräte vorgesehen sein.On the receiving side, the time-division multiplex signal is fed from the transmission device UE to the channel units KE i to KEn, which isolate the individual data signals and pass them on to the data sinks DS 1 to DSn. Teleprinters or data display devices can again be provided as data sinks, for example.

Fig.4 zeigt einige der Signale, die von der Steuerplatte SS abgegeben werden. Die Abszissennehtungen beziehen sich auf die Zeit L Die Binärwerte von Binärsignalen werden gelegentlich mit den Bezugszeichen 0 und 1 bezeichnet. Auf die einzelnen Signale der F i g. 4 wird bei der Beschreibung der F i g. 2 und 3 ausführlicher eingegangen.Fig. 4 shows some of the signals given by the control board SS. The abscissa values relate to the time L. The binary values of binary signals are sometimes denoted by the reference symbols 0 and 1. The individual signals in FIG. 4 is used in the description of FIG. 2 and 3 have been discussed in more detail.

F i g. 2 zeigt die Kanaleinheit KSIi als Ausführungsbeispiel einer der in F i g. 1 dargestellten sendeseitigen Kanaleinheiten KS i bis KSn. Diese Kanaleinheit KS/i besteht aus dem Binärwertwechseldiskriminator PL, aus den Schieberegistern SÄ 1, SR 2 und aus den UND-Gliedern GTi, GT2. Im Binärwertwechseldiskriminator PL wird eine Information gespeichert, die Binärwertwechsel des Signals A kennzeichnet Das Signal A ist in F i g. 4 oben dargestellt Zum Zeitpunkt des Signals H wird die gespeicherte Information abgefragt und falls ein Binärwertwechsel von A = 0 nach A = 1 oder von A = 1 nach A = 0 stattgefunden hat, wird über den Ausgang des Binärwertwechseldiskriminators PL das Signal K = 1 abgegeben. Dem Signal A entspricht eines der Signale A 1 bis An, die gemäß Fig. 1 von den Datenquellen DQX bis DQn abgegeben werden.F i g. FIG. 2 shows the channel unit KSIi as an exemplary embodiment of one of the types shown in FIG. 1 shown transmission-side channel units KS i to KSn. This channel unit KS / i consists of the binary value change discriminator PL, of the shift registers SÄ 1, SR 2 and of the AND gates GTi, GT2. In the binary value change discriminator PL , information is stored which characterizes the binary value change of the signal A. The signal A is shown in FIG. 4 shown above At the time of the signal H , the stored information is queried and if a binary value change from A = 0 to A = 1 or from A = 1 to A = 0 has taken place, the signal K = 1 is output via the output of the binary value change discriminator PL . The signal A corresponds to one of the signals A 1 to An which, according to FIG. 1, are emitted by the data sources DQX to DQn.

Die Schieberegister SÄ 1 und SÄ 2 haben je drei Eingänge a, b, c. Über die Eingänge a erfolgt die serielle Eingabe von Daten. Über die Eingänge b werden Schiebeimpulse zugeführt.The shift registers SÄ 1 and SÄ 2 each have three inputs a, b, c. The serial input of data takes place via the inputs a. Shift pulses are supplied via inputs b.

Über den Eingang c des Schieberegisters SÄ 1 wird kurzzeitig eine Umschaltung des Schieberegisters SÄ 1 von serieller Betriebsweise auf parallele Betriebsweise vorgenommen. Über den Eingang c des ,Schieberegisters SÄ 2 erfolgt eine Rückstellung, so daß in allen Zellen q 1, q'2, q3 der Binärwert 0 gespeichert ist. Im folgenden wird die Arbeitsweise der in Fig.2 dargestellten Kanaleinheit an Hand der in Fig.4 dargestellten Signale erläutert.The shift register SÄ 1 is briefly switched over from the serial mode of operation to the parallel mode of operation via the input c of the shift register SÄ 1. A reset takes place via the input c of the shift register SÄ 2, so that the binary value 0 is stored in all cells q 1, q'2, q3. In the following, the mode of operation of the channel unit shown in FIG. 2 is explained using the signals shown in FIG.

Das Signal A stellt die Binärwerte der zu übertragenden Daten dar. Es wird angenommen, daß die Binärwertwechsel asynchron und damit zu beliebigen 7pitnnnkten auftreten können. Insbesondere wurde gemäß F i g. 4 angenommen, daß kurz nach dem Zeitpunkt / 2 ein Binärwertwechsel von A = 0 zu A = 1 auftritt Die Signale B, C. D, E, F werden mit der in F i g. 1 dargestellten Steuerplatte SS erzeugt und sind phasenstarr miteinander verkoppelt Die Binärwertwechsel des Signals A verschieben sich somit gegenüber den als starr zu denkenden Signalen B, Q D, Eund F. Mit dem Signal B wird ein Grobrastertakt festgelegt wobei die einzelnen Impulse des Signals B derart häufig sind, daß während der Dauer des Signals A — \ mehrere Impulse des Signals B auftreten. Es wird angenommen, daß vor dem Zeitpunkt ί 0 in allen Zellen s 1, s 2, s 3, s4 des Schieberegisters SÄ 1 der Binärwert 0 gespeichert ist daß zum Zeitpunkt 10 der Binärwert A = 0 über den Eingang a des Schieberegisters SÄ1 in die Zelle si eingespeichert und daß von der letzten Zelle s4 der Binärwert 0 an das UND-Glied GTl abgegeben wird, der zu den durch das Signal F gegebenen Zeitpunkten als Signal L = Q weitergeleitet wird. Dabei werden auch vor dem Zeitpunkt f 0 dauernd Impulse des Signals UaIs Schiebeimpulse über den Eingang b zugeführtThe signal A represents the binary values of the data to be transmitted. It is assumed that the binary value changes can occur asynchronously and therefore at any point in time. In particular, according to FIG. 4 it is assumed that shortly after time / 2 a binary value change from A = 0 to A = 1 occurs. The signals B, C. D, E, F are compared with the one shown in FIG. Generates control panel shown 1 SS and are phase-locked together coupled The Binärwertwechsel of the signal A shift thus compared to the as rigidly thinking signals B, QD, E and F. With the signal B, a coarse raster clock is set in which the individual pulses of the signal B are so often that during the duration of the signal A - \ several pulses of the signal B occur. It is assumed that the binary value 0 is stored in all cells s 1, s 2, s 3, s4 of the shift register SÄ 1 before the time ί 0, that at the time 1 0 the binary value A = 0 via the input a of the shift register SÄ1 in the cell si is stored and that the binary value 0 is output from the last cell s4 to the AND element GT1, which is passed on at the times given by the signal F as signal L = Q. In this case, even before time f 0, pulses of the signal UaIs shift pulses are continuously fed via input b

Mit den Impulsen des Signals B werden die Grobrasterintervalle ίΟ-/4, ί4-ί8, ί8-ί12, ί 12-ί 16 und M6-f 20 festgelegt Mit den Signalen C und D werden jedem dieser Grobrasterintervalle vier Feinrasterintervalle zugeordnet und durch die Binärwerte der Signale C und D gekennzeichnet Beispielsweise werden dem Grobrasterintervall iO—/4, die Feinrasterintervalle tu-ti, fl-f2, t2-i3, i3-f4 zugeordnet. In ähnlicher Weise sind auch den anderen Grobrasterintervallen je vier Feinrasterintervalle zugeordnet. Die Impulse des Signals fliegen innerhalb der Feinrasterintervalle. Die Impulse des Signals E werden zeitweise vom UND-Glied GT2 freigegeben und als Signal H dem Binärwertwechseldiskriminator PL zugeführt Die Impulse des Signals H liegen somit ebenfalls innerhalb der Feinrasterintervalle.The pulses of signal B are used to define the coarse raster intervals ίΟ- / 4, ί4-ί8, ί8-ί12, ί 12-ί 16 and M6-f 20. With signals C and D , four fine raster intervals are assigned to each of these coarse raster intervals and through the binary values of signals C and D, for example, the coarse grid interval iO- / 4, the fine grid intervals tu-ti, fl-f2, t2-i3, i3-f4 are assigned. In a similar way, the other coarse grid intervals are each assigned four fine grid intervals. The impulses of the signal fly within the fine grid intervals. The pulses of the signal E are temporarily released by the AND gate GT2 and fed as signal H to the binary value change discriminator PL. The pulses of the signal H are thus also within the fine grid intervals.

Der Binärwertwechseldiskriminator PL überprüft dauernd, ob ein Binärwertwechsel auftritt und signalisiert mit dem Signal K das Auftreten des Signals A = 1 während der Dauer des Feinrasterintervalls f2 —ί3. Während der Dauer des Signals K wird das Schieberegister SÄ 1 auf Paralleleingabe umgestellt so daß die Signale D = O bzw. C = 1 bzw. A = 1 in die Zellen s 1 bzw. s 2 bzw. s3 eingespeichert werden.The binary value change discriminator PL continuously checks whether a binary value change occurs and signals with the signal K the occurrence of the signal A = 1 during the duration of the fine grid interval f2 -ί3. During the duration of the signal K , the shift register SÄ 1 is switched to parallel input so that the signals D = O or C = 1 or A = 1 are stored in cells s 1 and s 2 and s3, respectively.

sisi s2s2 s3s3 5454 f3f3 00 11 11 00 (4(4th 11 00 11 11 r8r8 11 11 00 11 fl2fl2 11 11 11 00

55 Wie auch die Tabelle zeigt, ist im Schieberegister SÄ1 zum Zeitpunkt f3 das Wort 0110 gespeichert wobei insbesondere das in den ersten drei Speicherzellen si, s2, s3 gespeicherte Wort 011 ein Impulstelegramm darstellt das einerseits das Auftreten eines Binärwertwechsels und andererseits das Feinrasterintervall signalisiert zu dem der Binärwertwechsel stattfand. Mit den Signalen D=O und C = 1 wird ja genau das Feinrasterintervall 12 — f 3 angegeben. Wäre der Binärwertwechsel um ein Feinrasterintervall später erfolgt, dann wäre mit C=I und D = 1 das Feinrasterintervall ί3-ί4 signalisiert worden. Nach dem Auftreten des Impulses K wird das Schieberegister SÄ 1 wieder seriell betrieben und über den Eingang a werden laufend die Binärwerte A = 1 eingespeichert. 55 As the table also shows, the word 0110 is stored in the shift register SÄ1 at the point in time f3, whereby the word 011 stored in the first three memory cells si, s2, s3 in particular represents a pulse telegram that signals the occurrence of a binary value change on the one hand and the fine grid interval on the other hand the binary value change took place. With the signals D = O and C = 1, precisely the fine grid interval 12 - f 3 is specified. If the binary value change had taken place one fine grid interval later, then the fine grid interval ί3-ί4 would have been signaled with C = I and D = 1. After the occurrence of the pulse K , the shift register SÄ 1 is operated again in series and the binary values A = 1 are continuously stored via the input a.

Mit den Schiebeimpulsen des Signals B sind im Schieberegister SR1 nach den Zeitpunkten r4 bzw. <8 bzw. f 12 die Worte 1011 bzw. 1101 bzw. 1110 gespeichert und zu den Zeitpunkten i4, f 8,f12 werden zeitlich nacheinander über die Zelle sA die Binärwerte 110 des Impulstelegramms an das UND-Glied GTl ausgegeben. Auf diese Weise wird das Impulstelegramm als Teil des Signals L zu den durch das Signal F bestimmten Zeitpunkten abgegeben. Die Impulsfolgefrequenz des Signals F ist im allgemeinen wesentlich größer als dargestellt, weil pro Grobrasterintervall bei insgesamt η Datenquellen DQ1 bis DQn insgesamt π Impulse des Signals F auf treten.With the shift pulses of the signal B , the words 1011 or 1101 or 1110 are stored in the shift register SR 1 after the times r4 or <8 or f 12, and at the times i4, f 8, f12, the words 1011 or 1101 or 1110 are successively transferred to the cell sA the binary values 110 of the pulse telegram are output to the AND element GT1. In this way, the pulse telegram is output as part of the signal L at the times determined by the signal F. The pulse repetition frequency of the signal F is generally much greater than shown, because a total of π pulses of the signal F occur per coarse raster interval with a total of η data sources DQ 1 to DQn.

Im Fall des Signals A wird angenommen, daß nach dem ungefähr im Zeitpunkt f2 auftretenden ersten positiven Binärwertwechsel ein zweiter Binärwertwechsel zum Zeitpunkt 118 erfolgt. In diesem Fall wird das Impulsdiagramm ordnungsgemäß abgegeben. Der zweite Binärwertwechsel könnte sogar wesentlich früher etwa bis zum Zeitpunkt f 13 auftreten, ohne die Abgabe des Impulsdiagramms zu stören, dessen letztes Bit zum Zeitpunkt ί 12 in der Zelle 5 4 gespeichert ist. Wenn dagegen der zweite Binärwertwechsel, wie beim Signal Ali dargestellt, bereits zum Zeitpunkt MO erfolgt, dann wird das Impulstelegramm verfälscht, weil dann kurz nach dem Zeitpunkt ί 10 ein Signal K erzeugt und damit der Inhalt des Schieberegisters SR1 vorzeitig vor dem Zeitpunkt 112 geändert würde.In the case of the signal A is assumed that occurs after the approximately occurring at the time of initial positive f2 Binärwertwechsel a second Binärwertwechsel at time 1 eighteenth In this case, the timing diagram is output correctly. The second change in binary values could even occur much earlier, for example up to time f 13, without disturbing the output of the pulse diagram, the last bit of which is stored in cell 5 4 at time ί 12. If, on the other hand, the second binary value change, as shown for signal Ali , already takes place at time MO, then the pulse telegram is falsified because a signal K is then generated shortly after time ί 10 and thus the content of shift register SR 1 prematurely before time 1 12 would be changed.

Um auch im Fall des verkürzten Signals AIX ordnungsgemäße Impulstelegramme abzugeben, werden an Stelle der Signale H bzw. K die Signale HIi bzw. KJl unter Verwendung des Schieberegisters SR 2 erzeugt, das kurz nach dem Zeitpunkt ί 2 mit dem Signal KJi gelöscht wird, so daß in allen drei Zellen q 1, q 2, q 3 der Binärwert 0 gespeichert ist Zum Zeitpunkt i3 ist somit das Wort 000 im Schieberegister SR 2 gespeichert Ober den Schaltungspunkt P1 wird dauernd der Binärwert 1 über den Eingang a dem Schieberegister SR 2 zugefühlt und zum Zeitpunkt 14 übernommen, so daß dann das Wort 100 gespeichert ist Zum Zeitpunkt (8 rückt dieser Binärwert 1 in die Zelle q 2 und zum Zeitpunkt f 12 in die Zelle q 3. Solange von der Zelle q 3 der Binärwert 0 abgegeben wird, ist das UND-Glied GT2 gesperrt und es werden keine Impulse des Signals E als Signal HIi dem Binärwertwechseldiskriminator zugeführt. Ab dem Zeitpunkt ί 12 wird jedoch mit dem Binärwert 1 der Zelle q>3 das Signal HIi freigegeben und in weiterer Folge wird nach dem Zeitpunkt ί 12 vom Binärwertwechseldiskriminator PL das Signal KIX abgegeben. Mit diesem Signal KJi wird der Inhalt des Schieberegisters SR 1 gelöscht und ein zweites Impulstelegramm mit D=O bzw. C=O bzw. A = 0 in die Zellen si bzw. s2 bzw. s3 eingeschrieben. Mit dem Signal KJi wird nach dem Zeitpunkt f 12 wieder der Inhalt des Schieberegisters SR 2 gelöscht, so daß über die Zelle q3 ein 0-Signal abgegeben und kein weiteres Signal HIi dem Binärwertwechseldiskriminator PL zugeführt wird. Somit kann auch das zweite Impulstelegramm ordnungsgemäß als Signal Labgegeben werden. Fig.3 zeigt die Kanaleinheit KSI2 als weiteres Ausführungsbeispiel einer der in F i g. 1 dargestellten Kanaieinheiten KSi bis KSn. Außer den bereits erläuterten Bauteilen enthält die Kanaleinheit KS/2 die Kippstufe KI, das UND-Glied GT3 und den Zähler ZL Die Erzeugung des Impulstelegramms erfolgt wie im Fall der Fi g. 2 unter Verwendung des Binärwertwechseldiskriminators PL und des Schieberegisters SR 1. Um im Falle des Signals A Ii eine vorzeitige Löschung des Schieberegisters SR1 zu verhindern, wird die Kippstufe KI mit dem Signal KIi nach dem Zeitpunkt 12 von ihrem Ruhezustand (M = 1) in ihren Arbeitszustand (M = 0) versetzt währenddem sie mit dem Signal M = 0 das UND-Glied GT3 sperrt und die Abgabe weiterer Impulse des Signals HIi unterbindet. Die Dauer, während der das UND-Glied FT3 gesperrt bleibt wird mit dem Zähler ZL eingestellt Dabei wird zunächst mit dem Signal M=O nach dem Zeitpunkt / 2 der Zähler ZL gestartet und es werden dem Zähler die Impulse des Signals BaIs Zählimpulse zugeführt Es wird angenommen, daß mit den zu den Zeitpunkten f 4, ί 8, ί 12 zugeführten Zählimpulsen des Signals B der Zählerstand drei erreicht wird, so daß zum Zeitpunkt ί 12 über den Ausgang des Zählers ZL ein Signal an die Kippstufe KI abgegeben und diese in ihren Ruhezustand (M=I) zurückversetzt wird. Auf diese Weise wird nach dem Zeitpunkt fl2 ein Impuls des Signals HIi zum Binärwertwechseldiskriminator PL hindurchgelassen Mit der erneuten Erzeugung eines Signals KJi wird wieder die Einspeicherung des zweiten Impulstelegramms, wie bereits beschrieben, eingeleitetIn order to deliver correct pulse telegrams even in the case of the shortened signal AIX , instead of the signals H and K, the signals HIi and KJl are generated using the shift register SR 2 , which is deleted shortly after the time ί 2 with the signal KJi, see above that q in all three cells 1, q 2, q 3 of the binary value 0 is stored at the time i3 is thus the word 000 in the shift register SR 2 stored upper the circuit point P 1 is constant, the binary value 1 supplied feels about the A input of the shift register SR 2 and taken at time 1 4, so that then the word 100 is stored the time (8 this binary value 1 moves into the cell and q 2 f at time 12 q in the cell 3. as long as the cell of q 3 of the binary value 0 leave , the AND gate GT2 is blocked and no pulses of the signal E are fed to the binary value change discriminator as signal HIi. From the time ί 12, however, the signal HIi is enabled with the binary value 1 of the cell q> 3 and in white Subsequently, after the time ί 12, the binary value change discriminator PL emits the signal KIX. With this signal KJi , the content of the shift register SR 1 is deleted and a second pulse telegram with D = O or C = O or A = 0 is written into cells si or s2 or s3. With the signal KJi , the content of the shift register SR 2 is cleared again after the time f 12, so that a 0 signal is output via the cell q3 and no further signal HIi is fed to the binary value change discriminator PL . This means that the second pulse telegram can also be properly given as a signal Lab. FIG. 3 shows the channel unit KSI2 as a further exemplary embodiment of one of the types shown in FIG. 1 shown channel units KSi to KSn. In addition to the components already explained, the channel unit KS / 2 contains the flip-flop KI, the AND element GT3 and the counter ZL. The pulse telegram is generated as in the case of FIG. 2 using the Binärwertwechseldiskriminators PL and the shift register SR 1. In order to prevent premature extinction of the shift register SR1 in the case of the signal A Ii, the flip-flop KI with the signal KIi after the time 12 from its quiescent state (M = 1) in their Working state (M = 0) offset while it blocks the AND gate GT3 with the signal M = 0 and prevents the delivery of further pulses of the signal HIi. The period during which remains the AND gate FT3 locked is set to the counter ZL It is first started with the signal M = O according to the time / 2, the counter ZL and there will be the counter is supplied with the pulses of the signal Bais counts is assumed that with the counting pulses of signal B supplied at times f 4, ί 8, ί 12, count three is reached, so that at time ί 12 a signal is sent to flip-flop KI via the output of counter ZL and this in its Rest state (M = I) is reset. In this way, after the point in time fl2, a pulse of the signal HIi is allowed to pass through to the binary value change discriminator PL . With the renewed generation of a signal KJi , the storage of the second pulse telegram is initiated again, as already described

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims

Patent claims:

1. Circuit arrangement for the time-division multiplex transmission of asynchronously occurring binary values of data, with a pulse telegram with several bits being assigned to each binary value change within the framework of a coarse raster cycle, and with the data being fed to a binary value change discriminator which, after the occurrence of a binary value change and when a Scanning signal issues a write command which causes the impulse control gram to be stored in a register, characterized in that a counting device (SR2 in FIG. 2, ZL in FIG. 3) is provided which counts the number of coarse raster clocks (B) which from the occurrence of the write-in command (K, KJX) and which blocks the issuing of a further write-in command (K, KIX) before a predetermined count is reached (FIGS. 2, 3).

2. Circuit arrangement according to claim 1, characterized in that a shift register (SÄ 2) is provided as a counting device, to which a binary signal with a predetermined logic value (1) is input serially (via Fl), to which the coarse raster clocks (B) are fed as shift pulses , to which the write command (K, KJX) is fed as a reset pulse and which emits a signal via one of its memory cells {q 3), which prepares the input of the next write command (K, K / lJ (FIG. 2).

3. A circuit arrangement according to claim 2, characterized in that a fine raster signal f £? Is generated, the pulse repetition frequency of which is greater than the pulse repetition frequency of the coarse raster clock (B) , that an AND element (GT2) is provided, the input on the one hand at the output of Memory cell (q 3) is connected and, on the other hand, the fine raster signal (E) is supplied and which emits the scanning signal (H, W / l ^.

4. Circuit arrangement according to claim 1, characterized in that a counter (ZL) is provided as the counting device, to which the pulses of the coarse raster clock (B) are fed as counting pulses and which emits a counter signal when the predetermined count is reached, that a flip-flop (Kl) is provided, which during the duration of its idle state (Af = I) or working state (Af = - 0) enables the supply of the scanning signal (HIX) to the binary value change discriminator (PL) or prevents the flip-flop (Kl) with the write command ( KIX) is put into its working state (Af = 0) and with the counter signal into its idle state (Af = 1) (FIG. 3, 4).

5555