DE2419040A1 - Regenerating and rating cct acting as keyed flip-flop - has two inverting amplifier stages served by feedback branches - Google Patents

Regenerating and rating cct acting as keyed flip-flop - has two inverting amplifier stages served by feedback branches

Info

Publication number
DE2419040A1
DE2419040A1 DE2419040A DE2419040A DE2419040A1 DE 2419040 A1 DE2419040 A1 DE 2419040A1 DE 2419040 A DE2419040 A DE 2419040A DE 2419040 A DE2419040 A DE 2419040A DE 2419040 A1 DE2419040 A1 DE 2419040A1
Authority
DE
Germany
Prior art keywords
flip
flop
transistor
transistors
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2419040A
Other languages
German (de)
Inventor
Dietbert Dipl Phys Essl
Guenther Dipl Ing Meusburger
Gottfried Dipl Ing Wotruba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2419040A priority Critical patent/DE2419040A1/en
Publication of DE2419040A1 publication Critical patent/DE2419040A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356069—Bistable circuits using additional transistors in the feedback circuit
    • H03K3/356078—Bistable circuits using additional transistors in the feedback circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

Switching means are used to separate the feedback branches. The nodes of the flip flop are connected by way of a controllable transverse transistor. At least one bit line can be connected to a gate electrode of at least one switching transistor. Any one bit line can be connected by any one compensating capacitor to any one auxiliary word line. MOS-field-effect transistors can be used as switching transistors, switching means, transverse transistor and load elements. Each side of the flip-flop can have an auxiliary word line.

Description

Regenerier- und Bewerterschaltung nach Art eines getasteten Flipflops.Regeneration and evaluation circuit in the manner of a keyed flip-flop.

Die Erfindung bezieht sich auf eine Regenerierschaltung nach d Oberbegriff des Patentanspruches 1.The invention relates to a regeneration circuit according to the preamble of claim 1.

Regenerierschaltungen die aus einem Flipflop mit Quertransistor bestehen sind bekannt. In der DOS 2 148 896 (unser Zeichen VPA 71/7126) ist eine solche Regenerierschaltung beschrieben.Regeneration circuits that consist of a flip-flop with a cross transistor are known. In DOS 2 148 896 (our reference VPA 71/7126) there is such a regeneration circuit described.

Im wesentlichen besteht eine solche Regenerierschaltung aus zwei Schalttransistoren und zwei Lastwiderständen. Die Lastwiderstände sind dabei vorzugsweise als Feldeffekt-Transistoren ausgebildet. Jeweils ein Knden des FljPfl0D5 ist mit jeweils einer Bitleitung verbunden. Über diese Bitleitungen werden die liesesignale der Regenerierschaltung zugeführt Zwischen den Knoten des Flipflops ist ein Quertransistor vorgesehen.Such a regeneration circuit essentially consists of two switching transistors and two load resistors. The load resistors are preferably field effect transistors educated. One end of each FljPfl0D5 is connected to one bit line. The read signals are fed to the regeneration circuit via these bit lines A cross transistor is provided between the nodes of the flip-flop.

Im Fall des elektrisch leitenden Zustandes dieses Transistors sind die beiden tr.o-ten elektrisch miteinander verbunden u:d befinden sich daher zwangswe i je auf etwa denselben Potential.In the case of the electrically conductive state of this transistor the two tr.o-th are electrically connected to each other u: d are therefore compulsorily i each have about the same potential.

Im elektrisch gesperrten Zustand des Transistors können die Knoten, wie dies für eine Flipflop-Schaltung typisch ist, zwei zueinander komplementäre stabile Punkte annehmen, wenn an die Anschlüsse der Flipflop-Schaltung eine entsprechende elektrische Versorgungsspannung angeschlossen ist. Die Unschaltung des Quertransistors von dem einen in den anderen Zustand wird durch Anlegen eines entsprechenden Potentials an den Gateanschluß des Quertransistors bewirkt. Durch den elektrischen Kurzschluß zwischen den beiden Knoten wird die Flipflop-Schaltung vor dem Auslesen in einen Arbaitspunkt, in den labilen Punkt, gezwungen. der den labilen Gleichgewichts zustand zwischen den beiden stabilen Zuständen der Flipflop-Schaltung darstellt.In the electrically blocked state of the transistor, the nodes, as is typical for a flip-flop circuit, two mutually complementary Assume stable points if a corresponding electrical supply voltage is connected. The disconnection of the transverse transistor from one state to the other is achieved by applying a corresponding potential causes to the gate terminal of the transverse transistor. Because of the electrical short circuit between the two nodes, the flip-flop circuit is converted into a Work point, forced into the unstable point. of the unstable equilibrium State represents between the two stable states of the flip-flop circuit.

Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Bewerter- und Regenerierschaltung für Ein-Transistor-Speicherelemente anzugeben, deren Empfindlichkeit größer ist als die Empfindlichkeit der oben geschilderten Regenerierschaltung des Standes der Technik.An object of the present invention is to provide an evaluator and to indicate the regeneration circuit for single-transistor memory elements, their sensitivity is greater than the sensitivity of the regeneration circuit described above State of the art.

Diese Aufgabe wird durch eine Regenerierschaltung für Ein-Transistor-Speicherelemente gelöst, die durch die in dem kennzeichen des Patentanspruches 1 angegebenen Merkmale gekennzeichnet ist.This task is accomplished by a regeneration circuit for one-transistor memory elements solved by the specified in the characterizing part of claim 1 features is marked.

Weitere Erläuterungen zur Erfindung und zu deren Ausgestaltungen gehen aus der Beschreibung und den Figuren der Erfindung und deren Weiterbildungen hervor.Further explanations of the invention and of its refinements can be found from the description and the figures of the invention and its developments.

Figur 1 zeigt in schematischer Darstellung die Schaltung einer erfindungsgemäßen Regenerierschaltung.Figure 1 shows a schematic representation of the circuit of an inventive Regeneration circuit.

Figur 2 zeigt das Taktprogramm fur die Schaltung der Figur 1.FIG. 2 shows the clock program for the circuit of FIG.

Das in der Figur 1 dargestellte Flipflop besteht im wesentlichen aus den beiden Inverterstufen 3 und 4 und dem Quertransistor 5. Der Inverter 3 besteht aus dem Schalttransistor 52 une dem vorzugsweise als Lastwiderstand ausgebildeten Beldeffekt-Transistor 31. In der aus der Figur ersichtlichen Weise ist zwischen dem Feldeffekt-Transistor 51 und dem Schalttransistox 32 der Knoten 1 des Flipflops angeordnet. Der Inverter 4 besteht aus dem Schalttransistor 42 und dem vorzugsweise als Lastelement ausgebildeten Feldeffekt-Transistor 41. Die Drainan schlüsse der Transistoren 31 und 41 sind gemeinsam mit dem Anschluß 8 verbunden. Die Gateanschlüsse dieser Transistoren sind mit dem Anschluß 311 verbund-en. Über diesen Anschluß 311 s;tnf beide Transistoren gemeinsam ansteuerbar. Zwischen dem Feldeffekt.The flip-flop shown in Figure 1 consists essentially of the two inverter stages 3 and 4 and the transverse transistor 5. The inverter 3 consists from the switching transistor 52 and the one preferably designed as a load resistor Beldeffekt transistor 31. In the manner shown in the figure is between the field effect transistor 51 and the switching transistor 32 of node 1 of the flip-flop arranged. The inverter 4 consists of the switching transistor 42 and preferably designed as a load element field effect transistor 41. The drain connections of the Transistors 31 and 41 are connected to terminal 8 in common. The gate connections these transistors are connected to terminal 311. Via this connection 311 s; tnf both transistors can be controlled together. Between the field effect.

Transistor 41 und dem Schalttransistor 42 ist der Krioten 2 des Flipflops angeordnet. Die Knoten 1 und 2 sind in der aus der Figur ersichtlichen Weise über den Quertransistor 5 miteinander verbunden. Der Quertransistor 5 ist über den Gateanschluß 51 ansteuerbar. Der Gateanschluß 321 des Schalttransistors 32 ist über den Transistor 6 mit dem Knoten 2 verbunden. Der Gateanschluß 421 des Transistors 42 ist über den Transistor 7 mit dem Knoten 1~verbunden. Die Gateanschlüsse der Transistoren 6 und 7 sind mit dem Anschlußpunkt 61 verbunden und über diesen gemeinsam ansteuerbar. Die Versorungsspannung wird an die Anschlüsse 8 und 9 des Flipflops angelegt.Transistor 41 and the switching transistor 42 is the Krioten 2 of the Flip flops arranged. The nodes 1 and 2 are over in the manner shown in the figure the cross transistor 5 connected to one another. The cross transistor 5 is via the gate terminal 51 controllable. The gate terminal 321 of the switching transistor 32 is via the transistor 6 connected to node 2. The gate terminal 421 of the transistor 42 is on the Transistor 7 connected to node 1 ~. The gate connections of the transistors 6 and 7 are connected to the connection point 61 and can be controlled jointly via this. The supply voltage is applied to terminals 8 and 9 of the flip-flop.

Vorzugsweise liegt dabei der Anschluß 9 an 1sse. Die Bitleitung 10 ist in dem Punkt 321 mit dem Flipflop verbunden.The connection 9 is preferably connected to 1sse. The bit line 10 is connected to the flip-flop at point 321.

Die Bitleitung 20 ist in dem Punkt 421 mit dem Flipflop verbunden.Bit line 20 is connected to the flip-flop at point 421.

In der Figur 1 ist an Ein-Transistor-Speicherelment 21, das aus dem Transistor 22 und dem Kondensator 23 besteht, dargestellt.In the figure 1 is a one-transistor memory element 21, which is from the Transistor 22 and capacitor 23 is shown.

In dem Punkt 24 ist dieses Speicherelement mit der Bitleitung 20 und in dem Punkt 27 mit der Wortleitung 26 verbunden. Über diese Wortleitung 26 kann der Transistor 22 dieses Speicherelementes leitend geschaltet werden, so daß die in dem Speicherelement 21 in Form von elektrischer Ladung gespeicherte Information auf die Bitleitung 20 fließt.At point 24, this memory element is with bit line 20 and connected to word line 26 at point 27. Via this word line 26 can the transistor 22 of this memory element are turned on, so that the information stored in the storage element 21 in the form of electrical charge flows onto the bit line 20.

Im folgenden soll nun im Zusammenhang mit der Figur 2 die Funktionsweise einer erfindungsgemäßen Regenerierschaltung erläutert werden. Mit Hilfe der erfindungsgemäß in den Rückopplungszweigen des Flipflops angeordneten Transistoren 6 und 7 soll die Empfindlichkeit, diebsi Flipflop-Schaltungen des Standes der Technik durch Unsymmetrien, die von der unvermeidbaren Parameter-Streuung bei der Herstellung herrühren, relativ klein gehalten wird, erhöht werden. Mit Hilfe dieser Transistoren 6 und 7 ist es möglich, daß jeder Blipflop-Zweig als Vorverstärker für das Lesesignal benutzt werden kann.The following describes the mode of operation in connection with FIG a regeneration circuit according to the invention are explained. With the help of the invention transistors 6 and 7 arranged in the feedback branches of the flip-flop the sensitivity, diebsi flip-flop circuits of the state of the art due to asymmetries, which result from the unavoidable parameter variance during manufacture, relative is kept small, increased. With the help of these transistors 6 and 7 it is possible that each blip-flop branch can be used as a preamplifier for the read signal can.

Dadurch kann die Emfindlichkeit gegenüber den bekannten Schaltungen. bedeutend erhöht werden.This can reduce the sensitivity to the known circuits. can be increased significantly.

Zum Zeitpunkt t1 wird bei eingeschalteten Takten # 311 und # 61 der Takt # 51 an den Quertransistor 5 angelegt. Diese Takte bewirken, daß die Transistoren 31, lyl, 5, 6 und 7 in den leitenden Zustand versetzt werden. Dies hat zur Folge, daß an den Knoten 1 und 2 des Flipflops und somit auch an den Bitleitungen 10 und 20 die Referenzspannung Uref eingeprägt wird. Dies bedeutet, daß die Bitleitungen 10 und 20 ebenfalls auf die Spannung Uref vorgeladen werden (Precharge), wobei die Spannung Uref etwa gleich der idealen Referenzspannung 0,5 . (US1 + USO) ist. Die Spannungen US1und Tr fallen am Speicherkondensator 23 ab, wenn in einem Fall eine "1" und im anderen Fall eine "O" gespeichert ist.At time t1, with clocks # 311 and # 61 turned on, the Clock # 51 applied to the transverse transistor 5. These clocks cause the transistors 31, lyl, 5, 6 and 7 are put into the conductive state. As a consequence, that at nodes 1 and 2 of the flip-flop and thus also at the bit lines 10 and 20 the reference voltage Uref is impressed. This means that the bit lines 10 and 20 are also precharged to the voltage Uref (precharge), the Voltage Uref approximately equal to the ideal reference voltage 0.5. (US1 + USO) is. the Voltages US1 and Tr drop across the storage capacitor 23 if, in one case, a "1" and in the other case an "O" is stored.

Zum Zeitpunkt t2 wird das Potential # 61 abgeschaltet, was bewirkt, daß die Transistoren 6 und 7 in den sperrenden Zustand übergehen. Zum Zeitpunkt t3 wird das Potential # 51 abgeschaltet, was bewirkt, daß der Quertransistor 5 in den sperrenden Zustand versetzt wird. Zum Zeitpunkt t3 zu dem also die Transistoren 5, 6 und 7 sperrend sind, sind die Inverter 3 und 4 voneinander elektrisch getrennt, wobei das Referenzpotentiål Uref an den Bitleitungen 10 bzw. 20 erhalten bleibt.At time t2, the potential # 61 is switched off, which has the effect of that the transistors 6 and 7 go into the blocking state. At the time t3, the potential # 51 is turned off, which causes the cross transistor 5 in the blocking state is set. At time t3, the transistors are at that 5, 6 and 7 are blocking, inverters 3 and 4 are electrically isolated from one another, the reference potential Uref on the bit lines 10 and 20, respectively, being retained.

Beim Auslesen eines Speicherelementes, beispielsweise des Speichen elementes 21, wird zum Zeitpunkt t4 das Potential # 26 an die Wortleitung 26 gelegt. Dadurch wird bewirkt, daß der Transistor 22 des Speicherelementes 21 leitend wird, wodurch wiederum an der Bitleitung 20 eine Spannungsänderung #U20' die vergrößert um den Verstärkungsfaktor K des Inverters 4 am Flipflopknoten 2 erscheint, entsteht.When reading out a memory element, for example the spoke element 21, potential # 26 is applied to word line 26 at time t4. This causes the transistor 22 of the memory element 21 to be conductive, which in turn increases a voltage change # U20 'on bit line 20 appears around the gain factor K of the inverter 4 at the flip-flop node 2, arises.

Zum Zeitpunkt t5 werden nun mit Hilfe des Taktes # 61 die Transistoren 6 und 7 in den leitenden Zustand versetzt, was bedeutet, daß die Rückkopplung aktiviert wird. Dies bewirkt, daß das Flipflop in die durch das vorverstärkte Lesesignal vorgregebene Richtung kippt.At time t5, the transistors are now switched on with the aid of cycle # 61 6 and 7 put in the conductive state, which means that the feedback is activated will. This causes the flip-flop to switch to the position preset by the preamplified read signal Direction tilts.

Zum Zeitpunkt t6 ist das Kippen des Flipflops abgeschlossen und das Flipflop befindet sich in jenem stabilen Zustand, der der zum Zeitpunkt t4 ausgelesenen Information entspricht. An den Bitleitungen 10 und 20 liegen dann etwa die Spannungen Ug und U51 an, so daß die Information in das über den Takt # 26 noch immer ausgewählte Speicherelement 21 eingeschrieben wird. Es entsteht jedoch ein wesentlicher Vorteil, wenn zum Zeitpunkt t6 der Takt # 311 abgeschaltet wird,da die Spannung USO dabei zu Null wird, während die Spannung U51 bis auf den infolge des Abschaltens des Taktes # 311 über parasitäre Koppelkapazitäten erfolgenden geringen Verlustes erhalten bleibt.At time t6, the flip-flop has ended and the flip-flop is in the stable state that was read out at time t4 Information corresponds. The voltages are then approximately on the bit lines 10 and 20 Ug and U51 on, so that the information in the clock # 26 is still selected Memory element 21 is written. However, there is a significant advantage if the cycle # 311 is switched off at the time t6, since the voltage USO is thereby becomes zero, while the voltage U51 except for as a result of switching off the clock # 311 obtained by means of parasitic coupling capacitances resulting in a small loss remain.

Zum Zeitpunkt t7 ist der Speicherkondensator 23 auf das Informationspotential U50 bzw. U51 (in Figur 2 wird im Kondensator 23 das Potential USO @ O V gespeichert) geladen und es kann zu einem nachfolgenden Zeitpunkt t8 auch der Takt # 61 abgeschaltet werden.At time t7, storage capacitor 23 is at the information potential U50 or U51 (in Figure 2 the potential USO @ O V is stored in the capacitor 23) loaded and cycle # 61 can also be switched off at a subsequent time t8 will.

Zur vollen Ausnützung der Symmetrieeigenschaften des Flipflops sind bei einer Weiterbildung der erfindungsgemäßen Regenerier schaltung zu beiden Seiten des Flipflops je eine Hilfswortleitung 15 bzw. 25 (Fig. 1) (dummy-word line) über eine Kompensationskapazität 151 bzw. 251 (dummy capacity) in der aus der Figur 1 ersichtlichen Weise angeordnet und mit der Bitleitung 10 bzw. 20 verbunden. Dabei ist die Dimension der Kompensationskapazität 151 bzw. 251 entsprechend der Größe der Gatekapazität des Auswahltransistors 22 des Speicherelementes gewählt. Bei der Auswahl jener Hilf swortleitung, die dem geo wählten Speicherelement gegenüber liegt, werden die über die Gatekapazität des Transistors 22 und der Bit-Wortleitungskapazität 201 erfolgenden. Einkopplung auf die Bitleitungen kompensiert, so daß das Flipflop in der hier angewandten Betriebs art gegen die Auswahl der Wortleitung unempfindlIch ist. Im-Beispiel der Figur 1 wird für den Auswahltransistor 22 die Hilfswortleitung 15 ausgewählt.To take full advantage of the symmetry properties of the flip-flop are in a further development of the regeneration circuit according to the invention on both sides of the flip-flop over an auxiliary word line 15 or 25 (FIG. 1) (dummy word line) a compensation capacity 151 or 251 (dummy capacity) in the one from FIG clearly arranged and connected to the bit line 10 and 20, respectively. Included is the dimension of the compensation capacitance 151 or 251 according to the size the gate capacitance of the selection transistor 22 of the memory element is selected. In the Selection of the auxiliary word line that is opposite the selected memory element, are those across the gate capacitance of transistor 22 and the bit word line capacitance 201 taking place. Coupling on the bit lines compensated so that the flip-flop In the operating mode used here, it is insensitive to the selection of the word line is. In the example in FIG. 1, the auxiliary word line is used for the selection transistor 22 15 selected.

Vorzugsweise werden als Kompensationskapazitäten 151 bzw. 251 MOS-Kapazitäten verwendet. Dies bietet den zusätzlichen Vorteil, daß diese Elemente die Gatekapazität der Auswahltransistoren, beispielsweise des Auswahltransistors 22, besser nachbilden und daß die ausgewählten Bitleitungen, beispielsweise die Bitleitung 20, nicht zusätlich kapazitiv belastet werden.MOS capacitors 151 or 251 are preferably used as compensation capacitors used. This has the added benefit of that these elements the gate capacitance of the selection transistors, for example the selection transistor 22, better emulate and that the selected bit lines, for example the Bit line 20, are not additionally loaded capacitively.

6 Patentansprüche 2 Figuren6 claims 2 figures

Claims (6)

P a t e n t a n s p r ü c h e Ö Regenerler- und Bewerterschaltung für Binärsignale nach Art eine: getasteten Flipflops mit wenigstens zwei über Rückkopplungszweige rückgekoppelten, invertierenden Verstärkerstufen, wobei Schaltmittel zum Auftrennen der Rückkopplungszweige vorgesehen. P a t e n t a n s p r ü c h e Ö Regenerator and evaluator circuit for binary signals like one: keyed flip-flops with at least two feedback branches feedback, inverting amplifier stages, with switching means for separating the feedback branches are provided. sind, dadurch g e k e n n z e i c h n e t , daß die Knoten (1, 2) des Flipflops zusätzlich über einen steuerbaren Quertransistor (5) verbunden sind. are, in that the nodes (1, 2) of the flip-flop are also connected via a controllable cross transistor (5). 2. Regenerier- und Bewerterschaltung nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß wenigstens eine Bitleitung (10, 20) mit einer Gateelektrode (321, 421) wenigstens eines Schalttransistors (32, 42) verbunden ist.2. regeneration and evaluation circuit according to claim 1, characterized g e It is not possible to say that at least one bit line (10, 20) has a gate electrode (321, 421) at least one switching transistor (32, 42) is connected. 3. Regenerier- und Bewerterschaltung nach Anspruch 1 oder 2, dadurch g e k e n n z e i c h n e t , daß jeweils eine Bitleitung (10, 20) über jeweils eine Kompensationskapazität (151, 251) mit jeweils einer Hilfswortleitung (15, 25) verbunden ist.3. regeneration and evaluation circuit according to claim 1 or 2, characterized g e k e n n n n z e i c h n e t that one bit line (10, 20) over each a compensation capacitance (151, 251) each with an auxiliary word line (15, 25) connected is. 4. Regenerier- und Bewerterschaltung nach einem der Ansprüche 1 bis 3, dadurch g e k e n n z e i c h n e t , daß als Schalt transistoren (32, 42), als Schaltmittel (6, 7), als Quertransistor (5) und als Lastelemente (31, 41) MCS-Feideffekt-Transistoren verwendet sind.4. regeneration and evaluation circuit according to one of claims 1 to 3, characterized in that as switching transistors (32, 42), as Switching means (6, 7) as transverse transistor (5) and as load elements (31, 41) MCS field effect transistors are used. 5. Regenerier- und Bewerterschaltung nach einem der Ansprüche 1 bis 4, dadurch- g e k e fl n z e i c h n e t , daß an beiden Seiten des Flipflops je eine Hilfswortleitung (15 bzw. 25) vorgesehen ist, und daß jeweils zwischen einer Hilfswortleitung (15 bzw. 25) und einer Bitleitung (10 bzw. 20) eine Kompensationskapazität (151 bzw. 251) vorgesehen ist.5. regeneration and evaluation circuit according to one of claims 1 to 4, characterized in that on both sides of the flip-flop each an auxiliary word line (15 or 25) is provided, and that in each case between one Auxiliary word line (15 or 25) and a bit line (10 or 20) have a compensation capacitance (151 or 251) is provided. 6. Verfahren zum Betrieb einer Regenerier- und Bewerterschaltung nach einem der Ansprüche 1 bis 5, dadurch g e k e n n -z e i c h n e t , daß zum Vorbereiten (Precharge) durch die Takte # 311, # 61 und # 51 die Transistoren (31, 41, 5, 6 und 7) in den leitenden Zustand versetzt werden (Zeitpunkt t1), wodurch eine Referenzspannung Uref an den Knoten (1, 2) und an den Bitleitungen (10, 20) eingeprägt wird, daß durch Abschalten des Potentials # 61 die Transistoren (6 und 7) gesperrt werden (Zeitpunkt t2), daß durch Abschalten des Potentials # 51 der Quertransistor (5) gesperrt wird (Zeitpunkt t5), wodurch zu diesem Zeitpunkt die Inverter () und 4) voneinander elektrisch getrennt sind, daß anschließend beim Auslesen von Information aus einem Speicherelement der Transistor (22) eines Speicherelementes (24) über eine Wortleitung (26) leitend geschaltet wird, wodurch an der Bitleitung (20) eine Spannungsänderung #U20' die vergrößert um den Verstärkungsfaktor K des jeweiligen Inverters (4) am Flipflopknoten (2) erscheint (Zeitpunkt t4), und daß die Transistoren (6 und 7) mit Hilfe des Taktes # 61 wieder in den leitenden Zustand versetzt werden, was bewirkt, daß das Flipflop in die durch das vorverstärkte Lesesignal vorgegebene Richtung kippt (Fig 2).6. Method for operating a regeneration and evaluation circuit according to One of claims 1 to 5, characterized in that for preparation (Precharge) through the Measure # 311, # 61 and # 51 the transistors (31, 41, 5, 6 and 7) are put into the conductive state (time t1), whereby a reference voltage Uref at the nodes (1, 2) and at the bit lines (10, 20) is impressed that by switching off the potential # 61, the transistors (6 and 7) are blocked (time t2) that by switching off the potential # 51 of Cross transistor (5) is blocked (time t5), whereby at this time the Inverter () and 4) are electrically isolated from each other, that afterwards when reading of information from a memory element of the transistor (22) of a memory element (24) is switched on via a word line (26), as a result of which on the bit line (20) a voltage change # U20 'which is increased by the gain factor K des respective inverter (4) at the flip-flop node (2) appears (time t4), and that the transistors (6 and 7) back into the conductive state with the aid of clock # 61 be offset, which causes the flip-flop in the by the pre-amplified read signal predetermined direction tilts (Fig 2). LeerseiteBlank page
DE2419040A 1974-04-19 1974-04-19 Regenerating and rating cct acting as keyed flip-flop - has two inverting amplifier stages served by feedback branches Ceased DE2419040A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2419040A DE2419040A1 (en) 1974-04-19 1974-04-19 Regenerating and rating cct acting as keyed flip-flop - has two inverting amplifier stages served by feedback branches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2419040A DE2419040A1 (en) 1974-04-19 1974-04-19 Regenerating and rating cct acting as keyed flip-flop - has two inverting amplifier stages served by feedback branches

Publications (1)

Publication Number Publication Date
DE2419040A1 true DE2419040A1 (en) 1975-10-30

Family

ID=5913394

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2419040A Ceased DE2419040A1 (en) 1974-04-19 1974-04-19 Regenerating and rating cct acting as keyed flip-flop - has two inverting amplifier stages served by feedback branches

Country Status (1)

Country Link
DE (1) DE2419040A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2840578A1 (en) * 1977-09-19 1979-03-22 Motorola Inc SCAN AMPLIFIER
DE2912320A1 (en) * 1978-04-03 1979-10-04 Rockwell International Corp CMOS MEMORY SENSOR AMPLIFIER
EP0598308A1 (en) * 1992-11-16 1994-05-25 RCA Thomson Licensing Corporation Differential comparator circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2840578A1 (en) * 1977-09-19 1979-03-22 Motorola Inc SCAN AMPLIFIER
DE2912320A1 (en) * 1978-04-03 1979-10-04 Rockwell International Corp CMOS MEMORY SENSOR AMPLIFIER
EP0598308A1 (en) * 1992-11-16 1994-05-25 RCA Thomson Licensing Corporation Differential comparator circuit

Similar Documents

Publication Publication Date Title
DE2409058A1 (en) Regenerator circuit for binary signals - incorporating compensation storage elements comprising transistor and capacitor for each bit lead
DE69018948T2 (en) Differential C-MOS reader amplifier.
DE3716803A1 (en) READER AMPLIFIER FOR SEMICONDUCTOR MEMORY
DE2712735C2 (en)
DE2621137B2 (en) Sense amplifier and method of its operation
DE2628383A1 (en) MONOLITHIC SEMICONDUCTOR STORAGE FOR OPTIONAL ACCESS WITH FILLING CIRCUITS
DE2001471C3 (en) Bit-oriented memory arrangement and method for avoiding the writing of information in memory cells of a bit-oriented memory arrangement which are only controlled via a row line
DE2646653C3 (en)
EP0012802B1 (en) Dynamic semiconductor memory
DE2443529A1 (en) ARRANGEMENT FOR WRITING BINARY SIGNALS IN SELECTED MEMORY ELEMENTS OF A MOS MEMORY
DE2317497B1 (en) Method for operating a five-transistor memory element
EP0005743B1 (en) Arrangement for charge regeneration of the output node of a field effect transistor circuit and a flip-flop using this arrangement as charge element
DE2247937C3 (en) Method of measuring a small stored charge
DE3855792T2 (en) Semiconductor memory device with improved output circuit
DE2442131A1 (en) DYNAMIC TWO TRANSISTOR STORAGE ELEMENT
DE3028754C2 (en) Dynamic sense amplifier for MOS semiconductor memories
DE2419040A1 (en) Regenerating and rating cct acting as keyed flip-flop - has two inverting amplifier stages served by feedback branches
EP0078335A1 (en) Method for reading a semiconductor memory
DE2758810C2 (en) Evaluation circuit for semiconductor memories
DE2734137A1 (en) READING CIRCUIT FOR DIGITAL MEMORY ELEMENTS
EP0588111B1 (en) Memory element
DE2418969A1 (en) Regenerating and rating cct with flip-flop - has transverse transistor and stages consisting of switching transistor and load element
DE2459023C3 (en) Static read / write memory cell that can be integrated, made up of insulating-layer field effect transistors of the same type of conduction and control
DE2553344A1 (en) MEMORY MODULE
DE3226923C1 (en) Circuit arrangement for charging the bit lines in a static MOS memory

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection