DE2415408C2 - Si-MESFET on insulator substrate and process for its manufacture - Google Patents
Si-MESFET on insulator substrate and process for its manufactureInfo
- Publication number
- DE2415408C2 DE2415408C2 DE19742415408 DE2415408A DE2415408C2 DE 2415408 C2 DE2415408 C2 DE 2415408C2 DE 19742415408 DE19742415408 DE 19742415408 DE 2415408 A DE2415408 A DE 2415408A DE 2415408 C2 DE2415408 C2 DE 2415408C2
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- mesfet
- substrate
- silicon body
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 title claims description 40
- 239000012212 insulator Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 title description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 71
- 229910052710 silicon Inorganic materials 0.000 claims description 70
- 239000010703 silicon Substances 0.000 claims description 70
- 239000002800 charge carrier Substances 0.000 claims description 8
- 239000000969 carrier Substances 0.000 claims description 4
- 235000013601 eggs Nutrition 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 238000005496 tempering Methods 0.000 claims 1
- 229910052596 spinel Inorganic materials 0.000 description 5
- 239000011029 spinel Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N Hafnium Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 101710034124 RABIF Proteins 0.000 description 2
- 241000897276 Termes Species 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- 210000002700 Urine Anatomy 0.000 description 1
- 125000004429 atoms Chemical group 0.000 description 1
- 230000000295 complement Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000000873 masking Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Description
dünne aktive Schicht (20) des gleichen Leitungstypsthin active layer (20) of the same conductivity type
wie der Siliziumkörper liegt. . how the silicon body lies. .
2. MESFET nach Anspruch 1, dadurch gekennzeichnet, daß der Siliziumkörper η-leitend ist. ao 2. MESFET according to claim 1, characterized in that the silicon body is η-conductive. ao
3. MESFET nach Anspruch 2, dadurch gekenn- Frfindune betrifft einen Schottky-Gate-Feldzeichnet, daß nahe der zwischen dem Silizium- „ ΐ? τ"η,;ςΙΟΓ (MESFET), wie im Oberbegriff des körper (2) und dem Isolatorsubstrat (1) liegenden » r n^s angegeben ist, und ein Verfahren Grenzfläche eine Schicht p-leitenden Siliziums (21) Patentanspruch 6 e3. MESFET according to claim 2, characterized in that Frfindune relates to a Schottky gate field that is close to that between the silicon "ΐ?" τ "η; ςΙΟ Γ (MESFET), as lying in the preamble of the body (2) and said insulator substrate (1)" r n ^ s is specified, and a process interface a layer of p-type silicon (21) claim 6 e
Grenzf p ^SSHKtelluGrenzf p ^ SSHKtellu
angeordnet ist. 3 UpnFpTc sjna bekannt und beispielsweise in denis arranged. 3 U pn F p T c s y n a known and for example in the
4. MESFET nach Anspruch 2, dadurch gekenn- ,„h™ Druckschriften dargestellt: 1. K. E. Dran-4. MESFET according to claim 2, characterized in "h ™ publications shown: 1. K. E. Dran-
zeichnet, daß die unterhalb des Siliziumkörpers (2) folgenden °^^™^£Γ |ΒΜ j. Res. Develop.,shows that the following ° ^^ ™ ^ £ Γ | below the silicon body (2) ΒΜ j. Res . Develop.,
bflh i ti Flähen f? : bflh i ti flhen f? :
zeichnet, daß die unterhalb des Siliziumkörpers (2) g ^^^£Γ |ΒΜ j. Res. Develop.,draws that the below the silicon body (2) g ^^^ £ Γ | ΒΜ j. Res . Develop.,
liegende Substratoberfläche eine negative Flächen- f? V ,07η c 82 bis 94: 2 Th. O. Mohr, IBMlying substrate surface a negative area f? V, 07η c 82 to 94 : 2 Th. O. Mohr, IBM
ladung (16) aufweist, die in der dem Substrat March iy/u, . ^ ^ g ^2 bis ]4? Au$ having charge (16) in the substrate March iy / u. ^ ^ g ^ 2 to] 4? Au $
nachbarten Grenzschicht des Siliziumkorpers 30 J. Kesu Cpru^schrift geht hervor, daß mit eAdjacent boundary layer of the silicon body 30 J. Kesu C p ru ^ writ ge ht shows that with e
ne p-Schicht (210) influenziert. MFSFFT eine Leistungsverstärkung auch nocne p-layer (210) influenced. MFSFFT a power gain also noc
5. MESFET nach Anspruch 1, dadurch gekenn- MESFET emews g ^ MESFETs, die aus5. MESFET according to claim 1, characterized in that MESFET emews g ^ MESFETs made from
ld t GHzBer cn ™ld t GHzBer cn ™
benachbarten Grenzschicht des Siliziumkorpers 30 J. Kesu Cpru^schrift geht hervor, daß mit einemadjacent boundary layer of the silicon body 30 J. Kesu C p ru ^ schrift ge ht shows that with a
eine p-Schicht (210) influenziert. MFSFFT eine Leistungsverstärkung auch noch ima p-layer (210) is influenced. MFSFFT a power gain even in the
5. MESFET nach Anspruch 1, dadurch gekenn- MESFET emews g ^ MESFETs, die aus zeichnet, daß der Siliziumkörper gleitend ,st GHz-Ber cn ™ Grenzwert von etwa5. MESFET according to claim 1, characterized in that MESFET emews g ^ MESFETs made from shows that the silicon body is sliding, st GHz-Ber cn ™ limit value of about
6. MESFET nach Anspruch 5, dadurch gekenn- Silizium aufgebaut s η < dje aus Ga„ium.6. MESFET according to claim 5, characterized in that silicon is constructed s η < dje from Ga " ium .
zeichnet, daß nahe der zwischen dem Sil.ziumkor- 35 12 G"z,^aÄr~tellt sind, wurden 30 GHz alsdraws that close to that between the silicon cor- 35 12 G " z , ^ a Ä r ~ are set, 30 GHz were used as
per (2) und dem Isolatorsubstrat (1). liegenden arsend(GaA s) berge>e ^ Neben ^per (2) and the insulator substrate (1). lying arsend (GaA s ) mountains> e ^ Beside ^
Grenzfläche eine Schicht «-leitend«! Siliziums an- ^^^^^^stti ist ein weiterer Vorgeordnet ist. f u.l~" .p(;prT, daß sie sich relativ einfach mit gutInterface one layer "-conductive"! Silicon an- ^^^^^^ stti is another upstream one. f u . l ~ " . p (; pr T , that s i it i c h relatively easy with good
7. MESFET nach Anspruch 5, dadurch gekenn- teil der MESFETs,daß«e g£ hersJtn zeichnet, daß die unterhalb des Siliziumköφers (2) 40 reproduz.erbarer, niedriger mnsaiap g liegende Substratoberfläche eine positive Flächen- lassen Schaltungen ist ein Aufbau mittels ladung aufweist, die in der dem Substrat benach- Fur integri^J ^na g ejnem _ harten Grenzschicht des S.I.z.umkörpers eine SlI'z™m«"^^sich jedoch Schaltelemente auf «-Schicht influenziert. same.n Substrat lassen^sicn j GaAs-Basis7. MESFET according to claim 5, characterized marked part of the MESFETs that "eg £ hers J tn is characterized in that the below the Siliziumköφers (2) 40 reproduz.erbarer, low mnsaiap g underlying substrate surface can be a positive area- circuits is a construction having means of charge in the substrate notify Fur integri ^ J ^ na g ejnem _ hard boundary layer of a SIzumkörpers SLi 'z ™ m "" ^^ However influenziert switching elements "layer. same. let n ^ substrate SiCN j GaAs base
8. MESFET nach einem der Ansprüche 1 bis 6 45 *^^j£^teS^ verwirklichen, so eis'iÜefrik srnZeiChnet' Isolatorsubstrat "^J JSÄng iS MESFETs aus GaAs in dieeiI9. MESFET nach Anspruch 8, dadurch gekenn- sem Sinne eingeschränkt ist8. MESFET according to one of claims 1 to 6 45 * ^^ j £ ^ teS ^ realize, so eis'iÜefri k s r nZeiChnet ' Isolatorubstrat "^ J JSÄng iS MESFETs from GaAs in the eiI 9. MESFET according to claim 8, characterized is restricted in the known sense
zeichnet, daß der Spinell ein Magnesium-Alumi- ^r^äffiSS«»n.iii.draws that the spinel is a magnesium-alumi- ^ r ^ äffiSS «» n.iii.
nium-Spinell (MgO · Al2O3) «t .. 5° Jer Stondder T^hnrik ur M benutzt ^nium spinel (MgO · Al 2 O 3 ) «t .. 5 ° Jer Stondder T ^ hnrik ur M used ^
10. MESFET nach einem der Ansprüche 1 bis 3 hervor. Als !substrate iur _u«ι10. MESFET according to one of claims 1 to 3. As a substrate iur _u «ι
und 5 bis 7, dadurch gekennzeichnet, daß das bislang vorzugsweise Siliz um mi ^inem hohen elekand 5 to 7, characterized in that the previously preferred silicon by mi ^ inem high elek
Isolatorsubstrat ein Saphir ist. irischen Widerstand. Auf den S 142 14 ^ dieserThe insulator substrate is a sapphire. Irish resistance. On the S 142 14 ^ this one
11. MESFET nach einem der Ansprüche 1 bis 10, Druckschrift ist dargelegt daß «n solches bu.zrum dadurch gekennzeichnet, daß zwischen der Source- 55 als Substrat nur einen ^J™™^™^ SeJSS (3) und der Gate-Elektrode (5) und zwischen der Polierenden Eigenschaften nicht uleal sind Deshalb Gate- und der Drain-Elektrode (4) innerhalb des hat man MESFETs ge baut, bei denen der aktive-ae Siliziumkörpers (2) besonders hochdotierte Be- reich nach außen hm 1^P^ifJ^J1 ^i11. MESFET according to one of claims 1 to 10, document is shown that «n such bu.zrum characterized in that between the source 55 as a substrate only one ^ J ™ ^ ™ ^ SeJSS (3) and the gate electrode (5) and are not uleal between the polishing properties Therefore, the gate and the drain electrode (4) within the has to build MESFETs ge, in which the active -ae silicon body (2) is particularly highly doped loading rich hm outwards 1 ^ P ^ ifJ ^ J 1 ^ i
SmioSegS: SSmioSegS: p
MESFET Seinem der Ansprüche 1 bis 11, liehe Ausdehnung.MESFET extended to one of claims 1 to 11.
dadurch gekennzeichnet, daß innerhalb des SiIi- daß sich die,elektr.schencharacterized in that the, electrical
ziumkörpers nahe der vom Substrat abgewandten substrate während der "^""ziumkörper close to the substrate facing away from the substrate during the "^" "
Oberfläche des Siliziumkorpers eine besonders integrierten Schaltungen andern hochdotierte aktive Schicht (200) des gleichen *5 waren ^l^^^P^ Surface of the silicon body a specially integrated circuit other highly doped active layer (200) of the same * 5 were ^ l ^^^ P ^
Leitungstyps wie der Siliziumkörper angeordnet ist. S. iz.um-M ESFETs auf ^^.^b^^egen-Conduction type as the silicon body is arranged. S. iz.um-M ESFETs on ^^. ^ B ^^ egen-
13. MESFET nach Anspruch 11, dadurch ge- Siliz.um-MESFETs »»'J»^™"™1 J^JgJ; fofm. 13. MESFET according to claim 11, characterized in that silicon MESFETs »» 'J »^ ™" ™ 1 J ^ JgJ; f o f m .
kennzeichnet, daß die hochdotierten Bereiche (230) über anderen heterogenen S.hzium-MESFEl s vorzuindicates that the highly doped areas (230) are above other heterogeneous S.hzium MESFEl s
ziehen. Dies hat seinen Grund darin, daß dünne zwischen diesen Elektroden liegt die Schottky-Gate-Siliziumschichten mit einer Dicke von 0,2 μπα oder Elektrode 5. Source- und Drain-Elektroden sind zum weniger, wie sie bislang für MESFETs benuvzt werden, Anschluß an eine Spannungsquelle für die Drainsich auf anderen als Siliziumsubstratea nicht mit ge- Spannung UD vorgesehen. Zwischen Source- und nögend hoher kristallographischer und elektrischer 5 Drain-Elektrode liegt ein «-dotierter Siliziumbereich, Qualität herstellen lassen. durch den der Strom fließen kann. Die Stärke desdraw. The reason for this is that the Schottky gate silicon layers with a thickness of 0.2 μπα or electrode 5 lie between these electrodes a voltage source for the drains is not provided on substrates other than silicon substrates with a voltage U D. Between the source and the near-high crystallographic and electrical drain electrode there is a -doped silicon area, which can be produced in quality. through which the current can flow. The strength of the
Demgemäß ist es eine Aufgabe der Erfindung, hoch- diirch den Halbleiterkörper fließenden sogenannten wertige Silizium-MESFETs auf Isolatorsubstraten zu Drain-Stroms 1D läßt sich in bekannter Weise durch verwirklichen, wobei gleichzeitig höhere Schaltge- ein an der Gate-Elektrode anliegendes variables elekschwindigkeiten als mit Silizium-MESFETs auf Mas- io tnsches Potential steuern. Dabei bildet sich unterhalb siv-Silizium-Substrat erreicht werden sollen. der Gate-Elektrode in dem Siliziumkörper eine Raum-Accordingly, it is an object of the invention to provide so-called high-quality silicon MESFETs flowing through the semiconductor body on insulator substrates to drain current 1 D can be achieved in a known manner by, at the same time, higher switching speeds than Control to Masio Tnian potential with silicon MESFETs. This forms below the siv-silicon substrate to be achieved. the gate electrode in the silicon body a space
Diese Aufgabe wird gelöst durch einen wie eingangs ladungszone 13 aus, die einen gegenüber den übrigen angegebenen und gemäß dem Kennzeichen des An- Bereichen des Siliziumkörpers sehr hohen elektrischen Spruchs 1 ausgebildeten MESFET. Widerstand besitzt und in ihrer Breite von der StärkeThis object is achieved by a charge zone 13 like the one at the beginning, one opposite to the rest specified and according to the characteristics of the areas of the silicon body very high electrical Proverb 1 trained MESFET. Possesses resistance and in its breadth of strength
Bei der Erfindung werden also verhältnismäßig dicke 15 des an der Gate-Elektrode anliegenden elektrischen Siliziumkörper verwendet, so daß nahe der vom Sub- Potentials abhängt. Der Siliziumkörper besteht im strat abgewandten Oberfläche der Siliziumkörper eine wesentlichen aus «-dotiertem Silizium. An der Grenz-Ladungsträgeroeweglichkeit erreicht wird, wie sie fläche zwischen dem Halbleiterkörper und dem Subeinem Siliziumkristall hoher Kristallqualität entspricht. strat liegt jedoch eine p-dotierte Siliziumschicht 21. Diese Ladungsträgerbeweglichkeit an der Oberfläche ao Diese kann, auf verschiedene Weise erzeugt sein, wird bei Siliziumkörpern auf Saphir oder Spinell bei Auf Grund des pw-Übergangs zwischen der p-leitenden einer Dicke des Siliziumkörpers von etwa 1 μπι erreicht. Schicht 21 und dem «-leitenden Material des Silizium-Der Teil des Siliziumkörpers nahe dem Substrat wird körpers bildet sich eine Raumladungszone 22 aus, die, durch die sich auf Grund des p«-Ubergangs bildende auf Grund ihres hohen elektrischen Widerstands, Raumladungszone elektrisch ausgeschaltet und damit 35 praktisch den ganzen von ihr eingenommenen Raum für die Funktion des MESFETs unwirksam. Die an der Grenze des Siliziumkörpers zum Substrat für eigentliche, für die elektrische Funktion des MESFETs die elektrische Funktion des erfindungsgemäßen wirksame aktive Schicht zwischen der Raumladungs- MESFETs unwirksam macht, so daß zwischen der zone und der vom Substrat abgewandten Fläche des Gate-Elektrode und dieser Raumladungszone nur eine Siliziumkörpers kann erfindungsgemäß auf eine Dicke 30 gegenüber der Dicke des Siliziumkörpers dünne aktive von etwa 0,2 μπι oder weniger eingestellt werden. Schicht 20 liegt.In the invention, therefore, relatively thick 15 of the electrical contact with the gate electrode Silicon body used, so that close to that depends on the sub-potential. The silicon body consists of strat facing away from the surface of the silicon body is essentially made of -doped silicon. At the border charge carrier possibility is achieved as it is between the semiconductor body and the sub-one Silicon crystal corresponds to high crystal quality. Strat, however, is a p-doped silicon layer 21. This charge carrier mobility at the surface ao This can be generated in different ways, is used for silicon bodies on sapphire or spinel due to the pw transition between the p-conducting a thickness of the silicon body of about 1 μπι achieved. Layer 21 and the -conductive material of the silicon der Part of the silicon body near the substrate, a space charge zone 22 forms which, through those which form due to the p «transition due to their high electrical resistance, The space charge zone is electrically switched off and thus practically all of the space it occupies ineffective for the function of the MESFET. Those at the boundary of the silicon body to the substrate for actual, for the electrical function of the MESFET the electrical function of the invention effective active layer between the space charge MESFETs makes ineffective, so that between the zone and the surface facing away from the substrate of the gate electrode and this space charge zone only one According to the invention, the silicon body can be thin active to a thickness of 30 compared to the thickness of the silicon body of about 0.2 μπι or less can be set. Layer 20 lies.
Da die erfindungsgemäßen MESFETs als Halb- Die p-dotierte Schicht 21 kann mit den bekanntenSince the MESFETs according to the invention as half-The p-doped layer 21 can with the known
leiterinsein auf hochisolierenden Substraten ausgebil- Methoden der Epitaxie oder der Ionenimplantation det sind, und da die gesamte Metallisierung für Leiter- oder auch als von Grenzflächentermen influenzierte bahnen und Anschlußflecken ebenfalls auf dem hoch- 35 p-Schicht hergestellt werden.Being a leader on highly insulating substrates, methods of epitaxy or ion implantation det are, and since the entire metallization for conductor or also as influenced by interface terms Tracks and pads can also be fabricated on the high-35 p layer.
isolierenden Substrat liegt, entstehen nur außerordent- Im ersten Fall wird beispielsweise dem Gasgemisch,insulating substrate, arise only extraordinarily- In the first case, for example, the gas mixture,
lieh geringe parasitäre Kapazitäten. Dies ist ein be- aus dem die Siliziumschicht orientiert abgeschieden sonderer Vorzug gegenüber MESFETs auf Silizium- wird, der Dotierungsstoff beigemengt. Dieser wird Substraten. Dort sind die parasitären Kapazitäten auf dann mit der Schicht abgeschieden und in das Gitter Grund der restlichen Leitfähigkeit des Siliziumsubstrats 40 mit eingebaut. Im zweiten Fall werden Ionen der größer. Da bei der Erfindung die Isolation zu allen Dotierungsstoffe in den teilweise oder fertig abgelereichen außerhalb der erfindungsgemäßen MESFETs schiedenen Siliziumkörper eingeschossen. Eine von wegen der Inselanordnung vollständig ist, benötigt Grenzflächentermen induzierte p-Schicht kann daman hier im Gegensatz zu Anordnungen auf Massiv- durch erzeugt werden, daß auf der Oberfläche des Silizium keine zusätzlichen Abschirmmaßnahmen. 45 Substrats 1 eine Flächenladung negativer Ladungsträ-Integrierte Schaltungen mit den erfindungsgemäßen ger erzeugt wird. Dies kann beispielsweise dadurch MESFETs lassen sich also vorteilhafterweise in höhe- geschehen, daß ein als Substrat benutzter Magnesiumrer Packungsdichte herstellen, als dies bei Anordnun- Aluminium-Spinell in Wasserstoffatmosphäre etwa gen auf Siliziumsubstraten möglich wäre. 5 min bei etwa 1150°C getempert wird.borrowed little parasitic capacitance. This is one from which the silicon layer is deposited in an oriented manner A special advantage over MESFETs on silicon is that the dopant is added. This one will Substrates. There the parasitic capacitances are deposited on then with the layer and in the grid The reason for the remaining conductivity of the silicon substrate 40 is also built in. In the second case, ions are the greater. Since in the invention the insulation to all dopants in the partially or completely deposited shot in different silicon bodies outside the MESFETs according to the invention. One of Because the island arrangement is complete, interfacial term induced p-layer can be required here in contrast to arrangements on solid mass produced by that on the surface of the Silicon no additional shielding measures. 45 substrate 1 has a surface charge of negative charge carriers Circuits with the ger according to the invention is generated. This can be done, for example MESFETs can therefore advantageously be done at a height that a magnesium element used as a substrate Produce a packing density than with arrangements like aluminum spinel in a hydrogen atmosphere gene on silicon substrates would be possible. Heated for 5 min at about 1150 ° C.
Im folgenden werden die Erfindung und Beispiele 5» Der obere «-dotierte Teil des Siliziumkörpers kann bevorzugter Ausführungsformen an Hand der Figuren beispielsweise ebenfalls durch Epitaxie oder l°™n dargestellt. Gemäß der Erfindung sind MESFETs mit implantation hergestellt werden. Eine weitere Mogaktiven Schichten sowohl aus «-dotiertem als auch lichkeit besteht darin, diesen Teil durch Diffusion zu aus p-dotiertem Silizium möglich. An Hand der Figu- erzeugen. Dabei wird auf an sich bekannte Weise das ren werden Transistoren mit «-dotierten aktiven 55 Dotierungsmaterial auf den Siliziumkörper aufge^a-Schichten beschrieben. Transistoren mit p-dotierten gen und durch Erwärmung mit der gewünschten binaktiven Schichten haben einen entsprechenden Aufbau dringtiefe in das Silizium eingebracht, und werden weiter unten erläutert. Als Elektrodenmetall für die MESFETs kann man,In the following, the invention and examples 5 “The upper” -doped part of the silicon body can be represented in preferred embodiments with reference to the figures, for example likewise by epitaxy or l ° n . In accordance with the invention, MESFETs are fabricated with implantation. Another Mog-active layer of both -doped and -doped silicon is made possible by diffusion into this part of p-doped silicon. Generate on the basis of the figure. In this case, in a manner known per se, transistors are described with -doped active doping material on the silicon body on g e ^ a layers. Transistors with p-doped gene and by heating with the desired binactive layers have a corresponding structure introduced into the silicon penetration depth, and are explained further below. The electrode metal for the MESFETs can be
Fig. 1 zeigt eine prinzipielle Darstellung der wie bei bekannten integrierten Schaltungen, Alumi-Erfindung 6o "ium verwenden. Wenn Transistoren hergestellt wer-Fig. 1 shows a basic representation of the use as in known integrated circuits, aluminum invention 6o "ium. When transistors are produced
Die Fig. 2 und 3 zeigen Ausführungsbeispiele. den sollen, bei denen ohne äußere Gatespannung keinFIGS. 2 and 3 show exemplary embodiments. those should, with those without external gate voltage none
Die Fig. 4 zeigt ein Schaltungsbeispiel. Drain-Strom fließen soll, kann man fur dieuate-4 shows an example circuit. Drain current is to flow, one can use
In Fig. 1 liegt auf einem hochisolierenden Substrat 1, elektrode aber auch andere Metalle und Verbindungen das beispielsweise aus Spinell oder Saphir besteht, ein verwenden. Beispielsweise lassen sich mit Flatinsiiizia inselförmiger Siliziumkörper 2 mit dem Source-Bereich «5 als Gateelektrodenmaterial MESFETs herstellen oei 30, dem Drain-Bereich 40, beide aus hoch «-dotiertem denen erst oberhalb einer Gatespannung Ut - u,i v Silizium. Auf diesen Bereichen 30 und 40 befinden durch den Transistor von der Source- zur urainsich die Source-Elektrode 3 und die Drain-Elektrode 4, Elektrode ein Strom fließen kann.In Fig. 1 is on a highly insulating substrate 1, electrode but also other metals and compounds that consists, for example, of spinel or sapphire, a use. For example, with Flatinsiiizia island-shaped silicon bodies 2 with the source area 5 as gate electrode material, MESFETs can be produced oei 30, the drain area 40, both from highly doped silicon only above a gate voltage Ut - u, iv. On these areas 30 and 40 are the source electrode 3 and the drain electrode 4, electrode a current can flow through the transistor from the source to the urine.
5 65 6
Ein erstes Ausführungsbeispiel entsprach im Quer- das Gate 5 über die volle Breite des Siliziumkörpers schnitt der Fig. 1. Der Siliziumkörper hatte eine erstreckt. Alle Elektroden sind mit Anschlußflecken Dicke von etwa 1 μπι. Die /»-dotierte Schicht 21 wurde zum Anschluß an weitere Schaltungsteile verbunden, durch Dotieren während der Epitaxie hergestellt, die die Source-Elektrode mit dem Anschlußfleck 300, die «-Dotierung des Siliziumkörpers durch Diffusion. Die 5 Gate-Elektrode mit dem Anschlußlfeck 500, die Ladungsträgerkonzentration Nn der negativen La- Drain-Elektrode mit dem Anschlußfleck 400. dungsträger des «-dotierten Siliziumkörpers betrug Auf dem gleichen Substrat 1, auf dem der MESFETA first embodiment corresponded in the cross section of the gate 5 over the full width of the silicon body. The silicon body had one extended. All electrodes have pads with a thickness of about 1 μm. The / »- doped layer 21 was connected for connection to further circuit parts, produced by doping during the epitaxy, the source electrode with the connection pad 300, the« -doping of the silicon body by diffusion. The gate electrode with the terminal pad 500, the charge carrier concentration N n of the negative La drain electrode with the terminal pad 400. The carrier of the -doped silicon body was on the same substrate 1 on which the MESFET
etwa 1017 · cm-3. Die untere /»-dotierte Schicht 21 wies liegt, können noch weitere Schaltungsanordnungen eine gleich große Trägerkonzentration NP der positiven liegen, wobei der erfindungsgemäße MESFET mit die-Ladungsträger auf, so daß sich die Raumladungs- io sen anderen Schaltungsanordnungen in verschiedener zone 22 bis zum Substrat 1 hin erstreckt. Insgesamt aber bekannter Weise elektrisch verbunden sein kann, wird damit an der Grenze zum Substrat innerhalb des Die vorangegangenen Beispiele bezogen sich aufabout 10 17 cm -3 . The lower / »- doped layer 21 showed, further circuit arrangements can have the same carrier concentration N P of the positive, the MESFET according to the invention with the charge carriers, so that the space charge-free other circuit arrangements are in different zones 22 to extends towards the substrate 1. Overall, however, it can be electrically connected in a known manner, is thus at the boundary to the substrate within the. The previous examples referred to
Siliziumkörpers eine Schicht von etwa 0,3 μπι, je nach MESFETs mit n-Typ-Silizium im aktiven Teil des Dicke der /»-dotierten Schicht, für die Transistorfunk- Transistors. Es sind aber ebenso /»-Typ-Transistoren tion ausgeschaltet. »5 herstellbar, die sich z. B. mit Hafnium als Schottky-Silicon body a layer of about 0.3 μπι, depending on the MESFETs with n-type silicon in the active part of the Thickness of the / »- doped layer for the transistor radio transistor. But they are also / »-type transistors tion switched off. »5 can be produced, which z. B. with hafnium as Schottky
Ein besonders bevorzugtes Ausführungsbeispiel Gate-Elektrodenmaterial realisieren lassen, die Eignung wird an Hand der Fig. 2 erläutert. Auf dem Substrat 1 dieses Materials ist z. B. in der Arbeit von A. N. liegt wiederum der etwa 1 μΐη dicke Siliziumkörper 2 Saxena im Applied Physics Letters 19 (1971) S. 71 mit dem Source-Bereich 30, dem Drain-Bereich 40, bis 73 gezeigt worden.A particularly preferred exemplary embodiment can be realized with gate electrode material; the suitability is explained with reference to FIG. 2. On the substrate 1 of this material, for. B. in the work of AN is again the approximately 1 μm thick silicon body 2 Saxena in Applied Physics Letters 19 (1971) p. 71 with the source area 30, the drain area 40, to 73 have been shown.
den Drain- und Source-Elektroden 3 und 4 und der ao Diese /»-Typ-Transistoren lassen sich entsprechend Gate-Elektrode 5. Die dem Halbleiterkörper züge- den Beispielen für «-Typ-MESFETs auf Isolatoren wandte Oberfläche des Substrats weist eine Flächen- aufbauen, wobei jeweils der entgegengesetzte Leitungsladung in Form negativer Grenzflächenterme 10 auf. typ zu wählen ist, also an Stelle von /»-dotierten Berei-Diese Grenzflächenterme wurden in der obengenann- chen «-dotierte, an Stelle von «-dotierten /»-dotierte, ten Weise erzeugt. Durch diese Ladungen wird in dem as Im Falle der Grenzflächenterme sind solche mit posi-Siliziumkörper eine /»-Schicht 210 influenziert. Für die tiven Vorzeichen zu erzeugen, die dann eine n-leitende Flächendichte der Grenzflächenterme wurden Werte Schicht influenzieren. Diese Grenzflächenterme könbis zu 3 · 1012 cm-2 eingestellt. Der Siliziumkörper ist nen beispielsweise dadurch erzeugt werden, daß ein als in den Bereichen, die dem Substrat benachbart sind, Substrat benutzter Saphir etwa 5 min in Wasserstoff verhältnismäßig niedrig dotiert, beispielsweise mit 30 bei etwa 1100 bis 12000C getempert wird, einem Wert von 3 · IO16Cm3 bis 5 · 1015Cm3. Auf Durch Kombination beider MESFET-Typen inthe drain and source electrodes 3 and 4 and the ao these / »- type transistors can be connected to gate electrode 5. The examples of« -type MESFETs on insulators that are shown in the semiconductor body have a surface of the substrate - Build up, with the opposite line charge in the form of negative interface terms 10 . type is to be selected, ie instead of / »- doped areas. These interface terms were generated in the above-mentioned« -doped, instead of «-doped /» - doped way. Through these charges is in the as in the case of the interface Terme those having posi-silicon body a / "- influenziert layer 210th For generating the tive sign, which then an n-conductive surface density of the interface terms, values were to influence layer. This interface Terme könbis to 3 x 10 12 cm 2 is set. The silicon body is to be NEN, for example, produced in that a than in the regions which are adjacent to the substrate, the substrate for use sapphire about 5 min in hydrogen relatively lowly doped, for example with 30 is annealed at about 1100-1200 0 C, a value of 3 x 10 16 cm 3 to 5 x 10 15 cm 3 . By combining both MESFET types in
Grund der verhältnismäßig niedrigen Dotierung erhält einer einzigen Schaltung lassen sich auch mit den man eine große Breite der Raumladungszone 22. Mit- erfindungsgemäßen Transistoren Komplementärtels Ionenimplantation wird unter der vom Substrat Schaltungen aufbauen, d. h. Schaltungen, die sowohl abgewandten Oberfläche des Siliziumkörpers innerhalb 35 «-Typ-Transistoren als auch /»-Typ-Transistoren entdes Siliziumkörpers eine etwa 0,2 μΐη dicke aktive halten.Because of the relatively low doping, a single circuit can also use a large width of the space charge zone 22. Complementary transistors according to the invention ion implantation will build up circuits under the substrate, ie circuits that both face away from the surface of the silicon body within 35 "-type -Transistors as well as / »- type transistors entdes the silicon body hold an approximately 0.2 μm thick active.
Schicht 200 auf einen Wert von Nn = 1017cm-3 do- Fig. 4 zeigt ein Schaltungsbeispiel, das einen InverterLayer 200 to a value of N n = 10 17 cm -3 do- Fig. 4 shows a circuit example that uses an inverter
tiert. In den Bereichen 30 und 40 wird der Silizium- darstellt: Auf einem gemeinsamen Substrat liegen ein körper auf seiner ganzen Dicke mittels Diffusion so /»-Typ-Transistor 2000 und ein «-Pyp-Transistor 2001. hoch dotiert. Nach der Implantation erfolgt eine 40 Der /»-Typ-Transistor besitzt an der Grenzfläche zum Temperung bei beispielsweise 9000C, um die implan- Substrat die «-dotierte Schicht 2100. Der w-Typtierten Atome zu aktivieren, d. h. die in die Schicht Transistor die/»-dotierte Schicht 21. Die Raumladungseingebrachten Ionen werden, vorzugsweise durch zonen sind mit 2200 bzw. 22 bezeichnet. Der n-Typ-Wärmeeinwirkung, elektrisch wirksam gemacht. Transistor besitzt die Source-Elektrode 3, die Drain-animals. The silicon is represented in areas 30 and 40 : on a common substrate, a body is highly doped over its entire thickness by means of diffusion so / "type transistor 2000" and a "type transistor 2001". After the implantation takes place 40 The /> - type transistor has, at the interface with the heat treatment at, for example, 900 0 C, the implanted substrate 2100. To enable the W-type oriented atoms, the "doped layer, that is, in the layer Transistor the / »- doped layer 21. The space charge introduced ions are designated by 2200 or 22 , preferably by zones. The n-type heat effect, made electrically effective. The transistor has the source electrode 3, the drain
Danach folgt die Herstellung der Metallelektroden. 45 Elektrode 4 und die Gate-Elektrode 5, die alle z. B. Danach folgt noch eine weitere ganzflächige Implan- aus Aluminium bestehen. Der /»-Typ-Transistor betation, wobei die Source-, Drain- und Gate-Elektroden sitzt die Source-Elektrode 3000, die Drain-Elektrode als Abdeckmasken dienen: Zwischen Source-Elektrode 4000, die beide z. B. aus Aluminium bestehen, und die und Gate-Elektrode und zwischen Drain-Elektrode Gate-Elektrode 5000, die z. B. aus Hafnium besteht, und Gate-Elektrode werden noch zusätzliche Ladungs- 50 Die beiden Transistoren sind, wie aus der Figur träger implantiert, dabei wird im Innern des Silizium- ersichtlich, miteinander zusammengeschaltet, d. h. an körpers ein Maximum der Ladungsträgerkonzentration der Source-Elektrode 3 des n-Typ-Transistors liegt von etwa 10" cm-3 bis 1020 cm-3 eingestellt Auf diese Erdpotential, an der Drain-Elektrode 4000 des /»-Typ-Weise erhält man in diesen Gebieten des Silizium- Transistors liegt die gegenüber dem Erdpotential körpers die hoch «+-dotierten Gebiete 230 mit hoher 55 positive Spannung Ubb. Als Ausgangsspannung Ua elektrischer Leitfähigkeit. Nahe der unter der Gate- erhält man den Wert des Erdpotentials bzw. den Wert Elektrode liegenden Oberfläche des Siliziumkörpers Ubb, je nach dem ob die Gate-Elektroden mit einer muß die Ladungsträgerkonzentration kleiner als gegenüber dem Erdpotential negativen bzw. positiven 1017 cm~3 sein, damit die Schottky-Gate-Durchbruch- Spannung UG beaufschlagt werden. Die in der Fig. 4 spannung nicht beeinflußt wird. 60 nur symbolisch dargestellten elektrischen Verbindungs-This is followed by the production of the metal electrodes. 45 electrode 4 and the gate electrode 5, all z. B. This is followed by another full-area implant made of aluminum. The / »- type transistor betation, where the source, drain and gate electrodes sit the source electrode 3000, the drain electrode serve as a masking mask: Between the source electrode 4000, both of which, for. B. made of aluminum, and the and gate electrode and between the drain electrode gate electrode 5000, the z. B. consists of hafnium, and the gate electrode are still additional charge 50 The two transistors are implanted, as shown in the figure, carrier, it can be seen in the interior of the silicon, interconnected, ie on the body a maximum of the charge carrier concentration of the source Electrode 3 of the n-type transistor is set from about 10 "cm- 3 to 10 20 cm- 3 . This ground potential, at the drain electrode 4000 of the /» - type-way is obtained in these areas of the silicon transistor opposite to the ground potential body, the high "+ -doped regions 230 with high 55 positive voltage Ubb. the output voltage Ua electrical conductivity. near the bottom of the gate is obtained the value of the ground potential or to the value electrode exposed surface of the silicon body Ubb, depending after the whether the gate electrodes with a, the charge carrier concentration must be smaller than negative or positive 10 17 cm ~ 3 compared to the earth potential, so that the Schottky gate breakthrough uch voltage U G are applied. The voltage in Fig. 4 is not affected. 60 only symbolically shown electrical connection
Die Fig. 3 zeigt einen erfindungsgemäß hergestellten leitungen können z. B. mit bekannten Aufdampftech-MESFET in der Draufsicht. Man erkennt, daß sich niken hergestellt sein.Fig. 3 shows a lines produced according to the invention can, for. B. with well-known evaporation technology MESFET in top view. One recognizes that niken have been established.
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
Claims (1)
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742415408 DE2415408C2 (en) | 1974-03-29 | Si-MESFET on insulator substrate and process for its manufacture | |
GB8396/75A GB1507091A (en) | 1974-03-29 | 1975-03-11 | Schottky-gate field-effect transistors |
SE7503525A SE401582B (en) | 1974-03-29 | 1975-03-26 | SCHOTTKY GATE TYPE FIELD TRANSISTOR AND PROCEDURE FOR ITS MANUFACTURE |
FR7509938A FR2266310B1 (en) | 1974-03-29 | 1975-03-28 | |
IT21782/75A IT1034678B (en) | 1974-03-29 | 1975-03-28 | FIELD EFFECT SILICON TRANSISTOR COM DIGATE SCHOTTKY ELECTRODE |
JP50041382A JPS50135992A (en) | 1974-03-29 | 1975-03-28 | |
US05/563,127 US3997908A (en) | 1974-03-29 | 1975-03-28 | Schottky gate field effect transistor |
CA223,528A CA1028067A (en) | 1974-03-29 | 1975-04-01 | Schottky gate field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742415408 DE2415408C2 (en) | 1974-03-29 | Si-MESFET on insulator substrate and process for its manufacture |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2415408B1 DE2415408B1 (en) | 1975-09-18 |
DE2415408A1 DE2415408A1 (en) | 1975-09-18 |
DE2415408C2 true DE2415408C2 (en) | 1976-04-29 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69332619T2 (en) | Method of manufacturing a field effect device with an insulated gate | |
DE3686971T2 (en) | LATERAL TRANSISTOR WITH INSULATED GATE WITH LATCH-UP STRENGTH. | |
DE2853736C2 (en) | Field effect arrangement | |
DE3853778T2 (en) | Method of manufacturing a semiconductor device. | |
DE3881304T2 (en) | MOS transistor. | |
DE2512373A1 (en) | BARRIER LAYER SURFACE FIELD EFFECT TRANSISTOR | |
DE2547828B2 (en) | Process for the production of a memory element with a double gate insulated gate field effect transistor | |
DE2455730A1 (en) | STABILIZED SEMICONDUCTOR COMPONENTS AND METHOD FOR MANUFACTURING THE SAME | |
DE2634500A1 (en) | SEMI-CONDUCTOR ARRANGEMENT WITH ZONES OF REDUCED BEARING LIFE AND METHOD OF MANUFACTURING | |
DE2829966A1 (en) | STATIC INDUCTION TRANSISTOR AND DEVICES APPLIED TO IT | |
DE2903534A1 (en) | FIELD EFFECT TRANSISTOR | |
DE2160462C2 (en) | Semiconductor device and method for its manufacture | |
DE2757762A1 (en) | MONOLITHIC COMBINATION OF TWO COMPLEMENTARY BIPOLAR TRANSISTORS | |
CH655202A5 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT. | |
DE2926334A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS, ESPECIALLY CHARGE-COUPLED COMPONENTS | |
DE2730373A1 (en) | INTEGRATED SEMI-CONDUCTOR LOGIC CIRCUIT | |
DE2218680C2 (en) | Semiconductor device and method for its manufacture | |
DE3001032A1 (en) | SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THE PRODUCTION THEREOF | |
DE1564068A1 (en) | Fieldistor tetrode | |
DE3010986A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT | |
DE1930606A1 (en) | Semiconductor component with a field effect transistor with an insulated gate electrode and circuit arrangement with such a semiconductor component | |
DE2219696C3 (en) | Method for producing a monolithically integrated semiconductor device | |
DE2415408C2 (en) | Si-MESFET on insulator substrate and process for its manufacture | |
DE2507038C3 (en) | Inverse planar transistor and process for its manufacture | |
DE68928763T2 (en) | Process for the production of isolated vertical bipolar and JFET transistors and corresponding IC |