DE2415157A1

DE2415157A1 - Switching and delay device - delivers two output voltages, depending on input signal being below or above threshold

Info

Publication number: DE2415157A1
Application number: DE2415157A
Authority: DE
Inventors: Wolfgang Koepke
Original assignee: Robert Bosch Elektronik GmbH
Current assignee: Robert Bosch Elektronik GmbH
Priority date: 1974-03-29
Filing date: 1974-03-29
Publication date: 1975-10-09

Abstract

The first output voltage corresponding to the lower input signal blocks a signal path through an electronic switch, and the second unblocks it. When an input voltage drops below the threshold, the second output signal remains present until a capacitor in an RC circuit charged to a voltage above the threshold is at least partly discharged. The device is an integrated CMOS circuit with at least two gates. Input voltage is applied to the input of a first gate serving as the threshold switch. The first gate output is connected through a diode to the input of the second gate which, together with the RC circuit, forms a delay line. The RC circuit is between the second gate input and frame, and its output is connected to the electronic switch control input.

Description

Schalt- und Verzögerungseinrichtung Die Erfindung bezieht sich auf eine Schalt- und Verzögerungseinrichtung, die bei einer Eingangsspannung unter einem vorgegebenen Schwellspannungswert eine erste, über einen elektronischen Schalter einen Signalweg sperrende Ausgangsspannung und bei einer Eingangsspannung über demSchwellspannungswert eine zweite, sich von der ersten unterscheidende und über den elektronischen Schalter den. Signalweg freigebende Ausgangsspannung abgibt-und die nach dem Absinken einer über dem Schwellspannungswert liegenden Eingangsspannung noch so lange die zweite Ausgangsspannung abgibt, bis sich ein beim Vorhandensein einer über dem Schwellspannungswert liegenden Eingangsspannung aufgeladener Kondensator einer zu der Einrichtung gehörenden RC-Schaltung zumindest teilweise entladen hat. Switching and delay device The invention relates to a switching and delay device, which at an input voltage below one predetermined threshold voltage value a first, via an electronic switch output voltage blocking a signal path and at an input voltage above the threshold voltage value a second, different from the first and over the electronic switch the. Output voltage releasing the signal path - and after the drop of a the second input voltage above the threshold voltage value Output voltage emits until one is above the threshold voltage value in the presence of one lying input voltage charged capacitor belonging to the device RC circuit has at least partially discharged.

In der Nachrichtentechnik, insbesondere bei Sprechfunkanlagen, soll häufig eine Übermittlung bzw. Weiterleitung von Signalen, zum Beispiel von Sprachsignalen, nur dann stattfinden, wenn die Signalstärke einen bestimmten vorgegebenen Wert überschreitet.In communications technology, especially in radio systems, should often a transmission or forwarding of signals, for example voice signals, only take place when the signal strength exceeds a certain predetermined value.

Dadurch wird beispielsweise verhindert, daß auf der Empfangsseite unberechtigterweise Gespräche mitgehört werden, die durch Übersprechen in die Signalleitung hineingelangt sind. Einen anderen Anwendungsfall bildet ein auf der Senderseite eingesetzter setzter Sprachschalter, der dafür sorgt, daß der Sender eines Sprechfunkgerätes automatisch, d. h. ohne Betätigen einer Sendetaste, hochgetastet wird, wenn gesprochen wird.This prevents, for example, that on the receiving side unauthorized calls can be overheard caused by crosstalk in the signal line got inside. Another use case is a on the sender side used Set language switch, which ensures that the transmitter a walkie-talkie automatically, d. H. without pressing a send button, keyed up becomes when spoken.

In beiden Fällen ist es erwünscht, die Weiterleitung der Signale nicht schon dann zu unterbrechen, wenn nur eine kurze Signale pause bzw. Gesprächspause eintritt. Aus diesem Grunde ist gewöhnlich einezeitverzögerungsschaltung vorgesehen, die bei jeder Unterbrechung der Signalgabe zur Wirkung kommt und erst nach einer vorgegebenen Zeit die Signalübermittlung unterbricht.In both cases it is desirable not to relay the signals to interrupt even if there is only a short signal pause or a break in conversation entry. For this reason, a time delay circuit is usually provided, which comes into effect with every interruption of the signaling and only after one interrupts the signal transmission in the specified time.

Bekannte Schalt- und Verzögerungseinrichtungen dieser Art arbeiten mit Transistoren und einem Relais zum öffnen oder Schließen des Signalweges. Diese Schaltungen sind verhältnismäßig aufwendig.Known switching and delay devices of this type work with transistors and a relay to open or close the signal path. These Circuits are relatively complex.

Der Erfindung liegt die Aufgabe zugrunde, eine Schalt- und Verzögerungseinrichtung zu schaffen, die mit möglichst wenigen und einfachen Schaltelementen auskommt, einen geringen Platzbedarf hat, die ein schlagartiges Durchschalten der Signale beim überschreiten der vorgegebenen Schwelispannung ermöglicht und die mit einem verhältnismäßig kleinen Kondensator für die Zeitverzögerungsschaltung auskommt.The invention is based on the object of a switching and delay device to create one that manages with as few and simple switching elements as possible has little space requirement, which causes a sudden switching through of the signals when exceeded the given threshold voltage and with a relatively small one Capacitor for the time delay circuit gets by.

Erfindungsgemäß wird diese Aufgabe bei einer Schalt- und Verzögerungseinrichtung der eingangs genannten Art dadurch gelöst, daß die Einrichtung eine integrierte CMOS-Schaltung mit mindestens zwei Gattern enthält, daß an einem Eingang des ersten, als als Schwellwertschalter dienenden Gatters die Eingangs spannung liegt, daß der Ausgang des ersten Gatters über eine Diode mit dem Eingang des zweiten, in Verbindung mit der RC-Schaltung eine Verzögerungsschaltung bildenden Gatters verbunden ist, daß die RC-Schaltung zwischen dem Eingang des zweiten Gatters und Masse liegt und daß der Ausgang des zweiten Gatters mit dem Steuereingang des elektronischen Schalters verbunden ist.According to the invention, this object is achieved in a switching and delay device of the type mentioned above achieved in that the device has an integrated CMOS circuit with at least two gates that at one input of the first, as The input voltage gate is used as a threshold switch lies that the output of the first gate via a diode with the input of the second, gate forming a delay circuit in conjunction with the RC circuit is connected that the RC circuit between the input of the second gate and Ground is and that the output of the second gate with the control input of the electronic Switch is connected.

Eine Schalt- und Verzögerungseinrichtung mit diesen Merkmalen läßt sich verhältnismäßig einfach aufbauen und benötigt nur ein Minimum an diskreten Bauelementen. Das erste, einen Schwellwertschalter bildende Gatter der CMOS-Schaltung (CMOS = complementary metal oxide semiconductor) hat eine Schwellspannung, die von der Größe der Betriebsspannung abhängt und die bei entsprechend gewählter Betriebsspannung verhältnismäßig klein sein kann. Damit genügen zum Ansteuern der Schalt- und Verzögerungseinrichtung kleine Spannungen. Ist die Signalspannung eine Wechselspannung, zum Beispiel eine Bespiel eine Sprachsignalspannung, so kann die zum Ansteuern der Schalt- und Verzögerungseinrichtung benötigte Gleichspannung durch Verstärkung und anschließende Gleichrichtung erhalten werden, Da die erforderliche Gleichspannung verhältnismäßig klein sein kann, kommt man auch hier mit wenigen elektrischen Bauelementen aus.A switching and delay device with these features can can be set up relatively easily and only requires a minimum of discrete Components. The first gate of the CMOS circuit, which forms a threshold switch (CMOS = complementary metal oxide semiconductor) has a threshold voltage of depends on the size of the operating voltage and when the operating voltage is selected accordingly can be relatively small. This is sufficient to control the switching and delay device small tensions. If the signal voltage is an alternating voltage, for example a For example, a voice signal voltage can be used to control the switching and delay device required DC voltage obtained by amplification and subsequent rectification Since the required DC voltage can be relatively small, comes you can also use a few electrical components here.

In Ausgestaltung der Erfindung sind die Gatter der CMOS-Schaltung vorzugsweise Inverterstufen, die nach einer weiteren Ausgestaltung der Erfindung dadurch gebildet sein können, daß die Gatter NAND-Gatter mit überbrdckten Eingangsklemmen sind und daß zwischen zwischen der Ausgangsklemme des ersten NAND-Gatters und den Eingangsklemmen des zweiten NAND-Gatters ein drittes NAND-Gatter mit überbrückten Eingangsklemmen liegt. Hierfür geeignete CMOS-Schaltungen sind im Handel leicht erhältlich und haben die für ein einwandfreies Funktionieren nötigen Eigenschaften.In an embodiment of the invention, the gates are the CMOS circuit preferably inverter stages, according to a further embodiment of the invention can be formed in that the gates NAND gates with bridged input terminals are and that between between the output terminal of the first NAND gate and the input terminals of the second NAND gate are bridged with a third NAND gate Input terminals. CMOS circuits suitable for this are easily available on the market available and have the properties necessary for proper functioning.

Nach einer anderen vorteilhaften Ausgestaltung der Erfindung ist der elektronische Schalter mit einem im Signalweg liegenden Verstärker derart verbunden, daß der Verstärker durch den elektronischen Schalter ein- oder ausgeschaltet werden kann. Auf diese Weise kann man auf die Verwendung eines Relais zum Ein-oder Ausschalten des Verstärkers verzichten. Nach einer Weiterbildung der Erfindung wird das Ein- oder Ausschalten des Verstärkers im einzelnen dadurch besonders vereinfacht, daß der elektronische Schalter ein Schalttransistor ist, dessen Basis mit der Ausgangsklemme des zweiten Gatters, dessen Emitter mit Masse und dessen Kollektor mit dem Eingang einer Verstärkerstufe verbunden ist.According to another advantageous embodiment of the invention is the electronic switches connected to an amplifier in the signal path in such a way that that the amplifier can be switched on or off by the electronic switch can. This way one can rely on the use of a relay to switch it on or off of the amplifier. According to a further development of the invention, the or switching off the amplifier in particular is particularly simplified in that the electronic switch is a switching transistor whose base connects to the output terminal of the second gate, its emitter with ground and its collector with the input an amplifier stage is connected.

Weitere Einzelheiten und zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen und werden an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. In der Zeichnung bedeuten: Fig. 1 ein Schaltbild der erfindungsgemäßen Schalt- und Verzögerungseinrichtung, Fig. 2 ein vdllständiges Schaltbild der Verzögerungseinrichtung gemäß Fig. 1 in Verbindung mit dem Empfangsverstärker eines Fernbedienungsgebers und Fig. 3 a Fig. 3 a bis 3 f je ein Signal-Zeit-Diagramm an den Schaltungspunkten A bis F der Fig. 2.Further details and expedient embodiments of the invention arise from the subclaims and are shown on the basis of one in the drawing Embodiment explained in more detail. In the drawing: FIG. 1 shows a circuit diagram the switching and delay device according to the invention, Fig. 2 is a complete Circuit diagram of the delay device according to FIG. 1 in connection with the receiving amplifier a remote control transmitter and Fig. 3 a Fig. 3 a to 3 f each one Signal-time diagram at circuit points A to F in FIG. 2.

Eine in Fig. 1 durch gestrichelte Linien umrahmte Schalt- und Verzögerungseinrichtung 1 enthält als wesentliche Bestandteile eine monolithisch integrierte a4OS-Schaltung 2 (durch strichpunktierte Linien umrahmt) und einen elektronischen Schalter 3.A switching and delay device framed by dashed lines in FIG. 1 1 contains a monolithically integrated a4OS circuit as essential components 2 (framed by dash-dotted lines) and an electronic switch 3.

Zwei Anschlußklemmen 4 und 5 dienen zum Zuführen einer Eingangsspannung UE. Die anschlußklemme 4 ist mit den überbrückten Eingangsklemmen 6, 7 eines ersten NAND-Gatters 8 verbunden, das zu der CMOS-Schaltung 2 gehört. Ein zweites NAND-Gatter ist mit 9 und ein drittes NAND-Gatter mit 10 bezeichnet. Auch bei dem zweiten und dem dritten NAND-Gatter sind die Eingangsklemmen 11, 12 bzw. 13, 14 miteinander verbunden, so daß diese Gatter wie Inverterstufen wirken.Two terminals 4 and 5 are used to supply an input voltage UE. The connection terminal 4 is connected to the bridged input terminals 6, 7 of a first NAND gate 8, which belongs to the CMOS circuit 2. A second NAND gate is denoted by 9 and a third NAND gate by 10. Also with the second and the third NAND gate are the input terminals 11, 12 and 13, 14 with each other connected so that these gates act like inverter stages.

Ein Ausgang des ersten NAND-Gatters 8 steht über eine Ausgangsklemme 15 der CMOS-Schaltung 2 mit den Eingangsklemmen 13 und 14 des dritten NAND-Gatters 10 in Verbindung, dessen Ausgang an eine Ausgangsklemme 16 der CMOS-Schaltung 2 geführt ist. Die Ausgangsklemme 16 und die Eingangsklemmen 11 und 12 des zweiten NAND-Gatters 9 verbindet eine Leitung, die eine Diode 17 enthält.An output of the first NAND gate 8 is available via an output terminal 15 of the CMOS circuit 2 to the input terminals 13 and 14 of the third NAND gate 10 in connection, the output of which is connected to an output terminal 16 of the CMOS circuit 2 is led. The output terminal 16 and the input terminals 11 and 12 of the second NAND gate 9 connects a line which contains a diode 17.

Ein Ausgang des zweiten NAND-Gatters 9 steht mit einer Ausgangsklemme 18 der CMOS-Schaltung 2 in Verbindung. Von dem Ausgang 18 führt eine Verbindungsleitung an einen Steuereingang 19 des elektronischen Schalters 3. Der elektronische Schalter 3 verbindet bzw. unterbricht eine Signalleitung 20.An output of the second NAND gate 9 is connected to an output terminal 18 of the CMOS circuit 2 in connection. A connecting line leads from the output 18 to a control input 19 of the electronic switch 3. The electronic switch 3 connects or breaks a signal line 20.

Zwischen Zwischen den Eingangsklemmen 11, 12 des zweiten NAND-Gatters 9 und Masse liegt eine RC-Schaltung aus einer Parallelschaltung eines Widerstandes 21 und eines Kondensators 22. Die CMOS-Schaltung 2 besitzt noch eine Eingangsklemme 23, die mit einem Verbindungspunkt zwischen einem Widerstand 24 und einer Zenerdiode 25 verbunden ist. Widerstand 24 und Zenerdiode 25 liegen zwischen einem Punkt positiven Betriebspotentials UB und Masse. Between Between the input terminals 11, 12 of the second NAND gate 9 and ground is an RC circuit from a parallel circuit a resistor 21 and a capacitor 22. The CMOS circuit 2 still has an input terminal 23 connected to a connection point between a resistor 24 and a zener diode 25 is connected. Resistor 24 and Zener diode 25 are located between a point of positive operating potential UB and ground.

Die Wirkungsweise der Schalt- und Verzögerungseinrichtung nach Fig. 1 ist folgende: Hat die Zenerdiode 25 beispielsweise eine Zenerspannung von 3,3 Volt, so besitzt das erste NAND-Gatter 8 eine Schaltschwelle, die bei etwa 1,65 Volt liegt. Dadurch wirkt das erste NAND-Gatter 8 als Schwellwertschalter. Hat die Eingangsspannung UE zum Beispiel einen Wert über 1,65 Volt, so wechselt an der Ausgangsklemme 15 der Signalzustand von H (high) auf L (low). Mit dem Signalzustand H sei hier ein Potential bezeichnet, das in der Größenordnung des Betriebspotentials UB liegt. Der Signalzustand L entspricht dann beispielsweise dem Massepotential.The mode of operation of the switching and delay device according to Fig. 1 is as follows: If the Zener diode 25 has a Zener voltage of 3.3, for example Volt, the first NAND gate 8 has a switching threshold that is around 1.65 Volt lies. As a result, the first NAND gate 8 acts as a threshold switch. Has the Input voltage UE, for example a value above 1.65 volts, changes at the output terminal 15 the signal state from H (high) to L (low). Let the signal state H be here denotes a potential which is of the order of magnitude of the operating potential UB. The signal state L then corresponds, for example, to the ground potential.

Das L-Signal an der Ausgangsklemme 15 wird durch das dritte NAND-Gatter 10 zu einem H-Signal invertiert, das über die Ausgangsklemme 16 und die Diode 17 an die Eingangsklemmen 11, 12 des zweiten NAND-Gatters 9 gelangt. In dem zweiten NAND-Gatter 9 wird das H-Signal zu einem L-Signal invertiert, das an dem Steuereingang 19 des elektronischen Schalters 3 liegt.The L signal at the output terminal 15 is through the third NAND gate 10 is inverted to an H signal, which is transmitted via the output terminal 16 and the diode 17 reaches the input terminals 11, 12 of the second NAND gate 9. In the second NAND gate 9, the H signal is inverted to a L signal, which is at the control input 19 of the electronic switch 3 is located.

Es sei angenommen, daß der elektronische Schalter 3 bei einem L-Signal an seinem Steuereingang 19 geschlossen ist, so daß das über über die Signalleitung 20 herangeführte Signal weitergeleitet wird.It is assumed that the electronic switch 3 with an L signal is closed at its control input 19, so that over above the signal line 20 brought up signal is passed on.

Das II-Signal an den Eingängen 11 und 12 des zweiten NAND-Gatters 9 liegt gleichzeitig an der RC-Schaltung, so daß sich der Kondensator 22 aufladen kann.The II signal at inputs 11 and 12 of the second NAND gate 9 is at the same time on the RC circuit, so that the capacitor 22 is charged can.

Sinkt zu irgendeinem Zeitpunkt der Spannungswert der Eingangsspannung UE unter den Schwellwert des ersten NAND-Gatters'B, so kehren sich die Signalzustände an den NAND-Gattern um. An der Ausgangsklemme 16 des dritten NAND-Gatters 10 liegt somit jetzt ein L-Signal, so daß am Ausgang 18 des zweiten NAND-Gatters 9 ein H-Signal erscheinen müßte. Infolge der Kondensatorladung des Kondensators 22 werden jedoch die Eingänge 11 und 12 des zweiten NAND-Gatters 9 auf dem H-Signal gehalten, so daß das zweite NAND-Gatter 9 nach wie vor ein L-Signal abgibt und der elektronische Schalter 3 geschlossen bleibt. Erst wenn sich der Kondensator 22 entsprechend der Zeitkonstante der RC-Schaltung über den Widerstand 21 entladen hat, gibt das zweite NAND-Gatter 9 ein H-Signal zum öffnen des elektronischen Schalters 3 ab. Erst dann ist der Signalweg unterbrochen.If the voltage value of the input voltage drops at any point in time UE below the threshold value of the first NAND gate'B, the signal states are reversed at the NAND gates. Is at the output terminal 16 of the third NAND gate 10 thus now an L signal, so that an H signal at the output 18 of the second NAND gate 9 should appear. However, due to the capacitor charge of the capacitor 22 the inputs 11 and 12 of the second NAND gate 9 held at the H signal, so that the second NAND gate 9 still outputs an L signal and the electronic one Switch 3 remains closed. Only when the capacitor 22 according to the Time constant of the RC circuit has discharged through resistor 21, gives the second NAND gate 9 from an H signal to open the electronic switch 3. Only the signal path is interrupted.

Die Diode 17 soll verhindern, daß sich der aufgeladene Kondensator 22 über den Ausgang des dritten NAND-Gatters 10 entladen kann, der bei CMOS-Schaltungen sehr niederohmig ist. Die Eingänge der NAND-Gatter haben dagegen einen Widerstandswert in der Größenordnung von 1 Gn. Aus diesem Grunde kann auch der Kapazitätswert des Kondensators 22 verhältnismäßig klein sein.The diode 17 is to prevent the charged capacitor 22 can be discharged via the output of the third NAND gate 10, which in CMOS circuits is very low resistance. The inputs of the NAND gates, on the other hand, have a resistance value of the order of 1 Gn. For this reason, the capacity value of the Capacitor 22 can be relatively small.

Die Die Fig. 2 bezieht sich auf eine Fernbedienungseinrichtung für Sprechfunkanlagen, bei denen es nötig ist, ein Sende- und Empfangsgerät und das dazugehörige Bedienteil an verschiedenen Orten zu installieren. Um die zwischen Sende- und Empfangsgerät und dem Bedienteil bestehende Entfernung zu überbrücken, bedient man sich gewöhnlich einer von der Post zu mietenden Zweidrahtleitung und einer Fernbedienungsanlage. Diese gestattet es, alle für den Aufbau und für die Auflösung einer Gesprächsverbindung erforderlichen Schaltvorgänge im Sende-Empfangsgerät über die Zweidrahtleitung zu steuern sowie die NF-Signale vom Bedienteil zum Sende-Empfangsgerät und in umgekehrter Richtung zu übertragen. In Fig. 2 sind mit 25 und 26 zwei Anschlußklemmen für eine A-Ader und eine B-Ader der Postleitung bezeichnet. Die über die Postleitung herangeführten Niederfrequenzsignale gelangen über einen Übertrager 27 an einen Eingang 28 eines nur auszugsweise dargestellten Empfangsverstärkers 29 sowie an einen Eingang 30 einer Schalt- und Verzögerungseinrichtung 31. Die Schalt- und Verzögerungseinrichtung 31 entspricht weitgehend der Einrichtung 1 in Fig. 1. Zusätzlich besitzt die Schalt- und Verzögerungseinrichtung 31 einen mit dem Eingang 30 verbundenen Vorverstärker 32, ein Potentiometer 33 zum Abgreifen eines bestimmten Teils der verstärkten Niederfrequenzspannun, einen im B-Betrieb arbeitenden Transistorverstärker 34 und eine Spannungsverdopplerschaltung 35.the Fig. 2 relates to a remote control device for two-way radio systems that require a transceiver and to install the associated control panel in different locations. To the between To bridge the existing distance between the transmitter and receiver and the control unit, one usually uses a two-wire line to be rented from the post office and a remote control system. This allows everyone for the building and for the Disconnection of a call connection required switching operations in the transceiver to control via the two-wire line as well as the LF signals from the control unit to the transceiver and to transmit in the opposite direction. In Fig. 2 with 25 and 26 are two terminals for an A-wire and a B-wire of the postal line. The one through the post office Low-frequency signals brought in reach one via a transformer 27 Input 28 of a receiving amplifier 29, shown only in part, as well as on an input 30 of a switching and delay device 31. The switching and delay device 31 largely corresponds to the device 1 in Fig. 1. In addition, the switching and delay device 31 a preamplifier connected to input 30 32, a potentiometer 33 for tapping off a certain part of the amplified low-frequency voltage, a transistor amplifier 34 operating in B mode and a voltage doubler circuit 35.

Diejenigen Schaltungsteile und -einzelheiten, die bereits bei der Schalt- und Verzögerungseinrichtung 1 in Fig. 1 vorkommen, sind in Fig. 2 mit gleichen Bezugszahlen versehen.Those circuit parts and details that were already used in the Switching and delay device 1 occur in Fig. 1, are in Fig. 2 with the same Provided reference numbers.

Wie Wie bereits erwähnt, gelangt die über die Postleitung herangeführte Niederfrequenzspannung an den Eingang 30 der Schalt-und Verzögerungseinrichtung 31. Die Niederfrequenzspannung wird in dem Vorverstärker 32 und dem Transistorverstärker 34 verstärkt und mit der Spannungsverdopplerschaltung 35 gleichgerichtet. Ein zu der Spannungsverdopplerschaltung 35 gehörender Glättungskondensator sorgt dafür, daß den Eingangsklemmen 6 und 7 der CMOS-Schaltung 2 eine der Niederfrequenzspannung entsprechende geglättete Gleichspannung zugeführt wird. Das Potentiometer 33 wird so abgeglichen, daß bei einer Niederfrequenz spannung mit einem Pegel von beispielsweise 6 Millivolt die Eingangsspannung an den Eingangsklemmen 6 und 7 etwa 1,65 Volt hat. Dieser Spannungswert entspricht der Schaltschwelle des ersten NAND-Gatters 8. Die Schaltschwelle von etwa 1,65 Volt ist dadurch gegeben, daß das an der Eingangsklemme 23 liegende Betriebspotential für die CMOS-Schaltung 2 etwa 3,3 Volt beträgt.As As already mentioned, it arrives via the post office Low-frequency voltage applied to input 30 of the switching and delay device 31. The low frequency voltage is in the preamplifier 32 and the transistor amplifier 34 amplified and rectified with the voltage doubler circuit 35. One to the smoothing capacitor belonging to the voltage doubler circuit 35 ensures that the input terminals 6 and 7 of the CMOS circuit 2 one of the low frequency voltage corresponding smoothed DC voltage is supplied. The potentiometer 33 is balanced so that at a low frequency voltage with a level of, for example 6 millivolts the input voltage at the input terminals 6 and 7 has about 1.65 volts. This voltage value corresponds to the switching threshold of the first NAND gate 8. The Switching threshold of about 1.65 volts is given by the fact that the input terminal 23 lying operating potential for the CMOS circuit 2 is about 3.3 volts.

Als elektronischer Schalter dient bei der Schalt- und Verzögerungseinrichtung 31 in Fig. 2 ein Transistor 36, dessen Basis über einen Widerstand 37 mit der Ausgangsklemme 18 des zweiten NAND-Gatters 9 in Verbindung steht, dessen Emitter auf dem Massepotential liegt und dessen Kollektor mit der Basis eines Transistors 38 des Empfangsverstärkers 29 verbunden ist.The switching and delay device serves as an electronic switch 31 in FIG. 2, a transistor 36, the base of which is connected to the output terminal via a resistor 37 18 of the second NAND gate 9 is connected, the emitter of which is at ground potential and whose collector is connected to the base of a transistor 38 of the receiving amplifier 29 is connected.

Zur Wirkungsweise der Schaltungsanordnung nach Fig. 2 ist folgendes zu sagen; vgl. auch Fig. 3 a bis 3 f. Hat die Niederfrequenz spannung frequenz spannung auf der Postleitung den in Fig. 3 a dargestellten zeitlichen Verlauf, so entsteht an dem Ausgang des Transistorverstärkers 34, d. h. an dem Schaltungspunkt 2, ein Spannungsverlauf entsprechend der Fig. 3 b. Nach der Gleichrichtung und Spannungsverdopplung hat die an den Eingangsklemmen 6 und 7 liegende Gleichspannung unter der Voraussetzung, daß die Niederfrequenzspannung auf der Postleitung einen kleineren Pegel als 6 Millivolt hat, einen Wert von weniger als 1,65 Volt. Daher gibt die Ausgangsklemme 15 ein H-Signal ab, das nach zwei Invertierungen durch die NAND-Gatter 10 und 9 an der Ausgangsklemme 18 des zweiten NAND-Gatters 9 erscheint und den Schalttransistor 36 in den leitenden Zustand überführt.The following applies to the mode of operation of the circuit arrangement according to FIG. 2 accept; See also Fig. 3 a to 3 f. Has the low frequency voltage frequency voltage on the mail line the time course shown in Fig. 3a, so arises at the output of transistor amplifier 34, i. H. at the node 2, a voltage curve corresponding to FIG. 3 b. After rectification and voltage doubling has the DC voltage applied to input terminals 6 and 7, provided that that the low frequency voltage on the mail line is less than 6 millivolts has a value of less than 1.65 volts. Therefore, the output terminal 15 inputs H signal, which after two inversions by the NAND gates 10 and 9 at the Output terminal 18 of the second NAND gate 9 appears and the switching transistor 36 transferred to the conductive state.

Damit liegt die Basis des Transistors 38 des Empfangsverstärkers 29 praktisch auf dem Massepotential, so daß die am Eingang 28 liegende Niederfrequenzspannung in dem Empfangsverstärker 29 nicht verstärkt wird. Auf diese Weise kann man verhindern, daß Niederfrequenzspannungen, die einen kleineren Pegel als 6 Millivolt haben, mit dem Empfangsverstärker verstärkt werden und mit einem an den Ausgang des Empfangsverstärkers angeschlossenen Lautsprecher abgehört werden können.The base of the transistor 38 of the receiving amplifier 29 is thus located practically at ground potential, so that the low-frequency voltage present at input 28 is not amplified in the receiving amplifier 29. In this way you can prevent that low-frequency voltages, which have a lower level than 6 millivolts, with the receiving amplifier are amplified and with one to the output of the receiving amplifier connected loudspeakers can be monitored.

Hat die über die Postleitung herangeführte Niederfrequenzspannung einen Pegel von mehr als 6 Millivolt, das ist zum Beispiel zu dem Zeitpunkt t1 der Fall, dann hat auch die Gleichspannung an den Eingangsklemmen 6 und 7 des ersten NAND-Gatters 8 einen Spannungswert von mehr als 1,65 Volt. Damit ist also die Schwellspannung des als Schwellwertschalter dienenden ersten NAND-Gatters 8 NAND-Gatters 8 überschritten, und an der Ausgangsklemme 15 tritt ein Wechsel vom H-Signal zum L-Signal auf. Nach der ersten Invertierung durch das NAND-Gatter 10 liegt jetzt an dem Ausgang 16 ein H-Signal; vgl. Fig. 3 d, während'an der Ausgangsklemme 18 ein L-Signal erscheint; vgl. Fig. 3 e. Das L-Signal steuert den Schalttransistor 36 in den Sperrzustand, so daß der Empfangsverstärker 29 voll zur Wirkung kommen kann; vgl. auch Fig. 3 f. Zu dem Zeitpunkt tl beginnt sich auch der Kondensator 22 der RC-Schaltung aufzuladen, weil an den Eingangsklemmen 11, 12 des zweiten NAND-Gatters 9 ein H-Signal liegt.Has the low frequency voltage brought in via the post office line a level of more than 6 millivolts, that is, for example, at time t1 Case, then also has the DC voltage at the input terminals 6 and 7 of the first NAND gate 8 has a voltage value of more than 1.65 volts. So this is the threshold voltage of the first NAND gate 8 serving as a threshold switch NAND gate 8 exceeded, and at output terminal 15 there is a change from the H signal to L signal on. After the first inversion by the NAND gate 10 is now an H signal at output 16; cf. FIG. 3 d, while at the output terminal 18 an L signal appears; see Fig. 3 e. The L signal controls the switching transistor 36 in the blocking state, so that the receiving amplifier 29 come into full effect can; See also Fig. 3 f. The capacitor also begins at time t1 22 to charge the RC circuit because at the input terminals 11, 12 of the second NAND gate 9 there is an H signal.

Geht zu einem Zeitpunkt t2 (vgl. Fig. 3 a) die Niederfrequenzspannung auf der Postleitung auf einen Pegel unter 6 Millivolt zurück, so würde an sich an den Eingangsklemmen 11, 12 des zweiten NAND-Gatters 9 ein L-Signal und an der Ausgangsklemme 18 ein H-Signal anstehen, das den Schalttransistor 36 in den niederohmigen Zustand steuert und damit den Empfangsverstärker 29 sperrt. Da jedoch der Kondensator 22 der RC-Schaltungaufgeladen ist, bleibt der Schalttransistor 36 bis zum Ablauf der durch die Zeitkonstante der RC-Schaltung gegebenen Verzögerungszeit tv gesperrt. In dem angenommenen Beispiel (vgl. Fig. 3 a) steigt der Pegel der Niederfrequenzspannung schon vor Ahlauf der Verzögerungszeit tV, nämlich zum Zeitpunkt t3, auf einen Wert über 6 Millivolt an. Damit bleibt der Schalttransistor 36 gesperrt und der Empfangsverstärker 29 eingeschaltet.If the low-frequency voltage goes at a point in time t2 (cf. FIG. 3 a) on the postal line to a level below 6 millivolts, so would in itself the input terminals 11, 12 of the second NAND gate 9 an L signal and at the output terminal 18 an H signal is present, which switches the switching transistor 36 to the low-resistance state controls and thus blocks the receiving amplifier 29. However, since the capacitor 22 the RC circuit is charged, the switching transistor 36 remains until the expiration of the locked delay time tv given by the time constant of the RC circuit. In the assumed example (cf. FIG. 3 a) the level of the low-frequency voltage rises before the delay time tV runs out, namely at time t3, to a value over 6 millivolts. So that the switching transistor 36 remains blocked and the receiving amplifier 29 switched on.

Erst Erst wenn zu einem Zeitpunkt t4 für mindestens die Dauer der Verzögerungszeit tv der Pegel auf weniger als 6 Millivolt zurückgeht, wird nach Ablauf der Verzögerungszeit der Schalttransistor 36 in den niederohmigen Zustand gesteuert und damit der Empfangsverstärker 29 gesperrt.First Only if at a point in time t4 for at least the duration of the delay time tv the level falls to less than 6 millivolts, is after the delay time of the switching transistor 36 in the low resistance State controlled and thus the receiving amplifier 29 blocked.

In der Praxis beträgt die Verzögerungszeit tV beispielsweise eine Sekunde.In practice, the delay time tV is, for example, one Second.

Als CMOS-Schaltung 2 eignet sich vorzugsweise eine unter der Typenbezeichnung SFC 4011 AE bekannte integrierte Schaltung, die vier NAND-Gatter umfaßt, von denen das vierte NAND-Gatter unbenutzt bleibt. Die Eingänge des vierten NAND-Gatters liegen daher auf dem Massepotential.A suitable CMOS circuit 2 is preferably one under the type designation SFC 4011 AE known integrated circuit comprising four NAND gates, of which the fourth NAND gate remains unused. The inputs of the fourth NAND gate are therefore on the ground potential.

Erwähnt sei noch, daß ein Kondensátor 39 der zwischen der Ausgangsklemme 18 und Masse liegt, Knackgeräusche beim Umschalten verhindern soll.It should also be mentioned that a capacitor 39 between the output terminal 18 and ground is to prevent clicking noises when switching.

Die Schalt--und Verzögerungseinrichtung 31 gemäß Fig. 2 kann vorzugsweise nach den in Fig. 2 ersichtlichen Bemessungsangaben auf gebaut werden0The switching and delay device 31 according to FIG. 2 can preferably according to the rating information shown in Fig. 2 to be built on0

Claims

Claims I, jSchalt- and delay device, which in a Input voltage below a predetermined threshold voltage value a first, above an electronic switch a signal path blocking output voltage and at an input voltage above the threshold voltage value, a second one that differs from the first output that distinguishes and releases the signal path via the electronic switch voltage emits and which, after a drop, is above the threshold voltage value Input voltage continues to emit the second output voltage until a in the presence of an input voltage above the threshold voltage value At least charged capacitor of an RC circuit belonging to the device partially discharged, characterized in that the device has an integrated CMOS circuit (2) with at least two gates (8, 9) that at one input of the first gate (8) serving as a threshold switch - the input voltage (UE) is that the output of the first gate (8) via a diode (17) with the Input of the second, a delay circuit in connection with the RC circuit (21, 22) forming gate (9) is connected that the RC circuit between the input of the second gate (9) and ground is' and that the output of the second gate (9) is connected to the control input (19) of the electronic switch (3).

2. Switching and delay device according to claim 1, characterized in that that the gates (e.g. 8, 9) are inverter stages.

3. Switching and delay device according to claim 1, characterized in that that 'the gates NiD gates (8, 9) with bridged input terminals (6, 79 11, 12) are and that between the output clover (15) of the first NAND gate (8) and the Input terminals 1, 12) of the second NAND gate (9) a third NAND gate (10) with bridged input terminals (13, 14).

4 '. Switching and delay device according to Claim 1, characterized in that that the electronic switch (3) with an amplifier located in the signal path (z. B. 29) is connected such that the amplifier through the electronic switch can be switched on or off.

5. Switching and delay device according to claim 1, characterized in that that the electronic switch (3) is a switching transistor (36) whose base with the output terminal (1,8) of the second gate (9), its emitter to ground and its Collector is connected to the input of an amplifier stage (38).

6. Switching and delay device according to one of claims 1 to 3 or 5, characterized in that the operating voltage (UB> for the CMOS circuit (and the threshold voltage of the first gate (e.g. 8) that is dependent on it is stabilized is.

7. Switching and delay device according to one of claims 1 to 6, characterized by the use in radio devices with remote control via a postal line.

8. switching and delay device according to claim 7, characterized in that that the low-frequency voltage brought in via the postal line is applied simultaneously the input (28) of a receiving amplifier (29) and at the input of the switching and delay device is located.

9. switching and delay device according to claim 7 or 8, characterized characterized in that the switching and delay device (31) is a series circuit from at least one amplifier stage (e.g. 34) to amplify the low-frequency voltage, a potentiometer (33) for tapping a certain level of the low-frequency voltage, a rectifier circuit (35) with voltage doubling, at least two gates (8, 9) and an electronic switch (e.g. 36).