DE2413026C3 - Circuit arrangement for generating the word frame pulse and for securing the start of digital quasi-statistical signal generators - Google Patents

Circuit arrangement for generating the word frame pulse and for securing the start of digital quasi-statistical signal generators

Info

Publication number
DE2413026C3
DE2413026C3 DE19742413026 DE2413026A DE2413026C3 DE 2413026 C3 DE2413026 C3 DE 2413026C3 DE 19742413026 DE19742413026 DE 19742413026 DE 2413026 A DE2413026 A DE 2413026A DE 2413026 C3 DE2413026 C3 DE 2413026C3
Authority
DE
Germany
Prior art keywords
shift register
output
stage
counter
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19742413026
Other languages
German (de)
Other versions
DE2413026A1 (en
DE2413026B2 (en
Inventor
Gerhard Dipl.-Ing. 6100 Darmstadt Hanke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19742413026 priority Critical patent/DE2413026C3/en
Publication of DE2413026A1 publication Critical patent/DE2413026A1/en
Publication of DE2413026B2 publication Critical patent/DE2413026B2/en
Application granted granted Critical
Publication of DE2413026C3 publication Critical patent/DE2413026C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Description

binären Quasi-Zufallsfolgen«, Frequenz, 24 [1970], 8, S. 230 bis 234).binary quasi-random sequences ", Frequency, 24 [1970], 8, p. 230 to 234).

Besonders bei großen Schieberegisteranordnungen (z. B. η a 15) und bei hohen Taktfrequenzen ist das eben beschriebene Verfahren nicht ohne weiteres anwendbar, da große Schwierigkeiten entstehen. Will man sowohl eine automatische Starteinrichtung als auch den Wortrahmenirnpuls haben, so sind insgesamt 2· π Leitungen zu führen, die sich auf einer Ebene nicht kreuzungsfrei führen lassen und deren unterschiedliche Längen zu unterschiedlichen Zeitverzögerungen führen, was bei Taktfrequenzen von einigen 100MHz und höher nicht mehr tragbar ist. Außerdem sind bei integrierten Schaltungen nicht unbedingt die Ausgänge aller Schieberegisterstufen herausgeführt, so daß dieses !■> Verfahren ohnehin nicht anwendbar erscheint.Particularly in the case of large shift register arrangements (e.g. η a 15) and at high clock frequencies, the method just described cannot readily be used, since great difficulties arise. If you want to have both an automatic starting device and the word frame pulse, a total of 2 π lines must be routed that cannot be routed without crossing on one level and whose different lengths lead to different time delays, which is no longer the case with clock frequencies of a few 100MHz and higher is portable. In addition, the outputs of all shift register stages are not necessarily brought out in integrated circuits, so that this method does not appear to be applicable in any case.

Der Erfindung liegt die Aufgabe zugrunde, die parallele Erkennung der beiden vorgenannten charakteristischen Schieberegisterzustände durch eine einzige Schaltungsanordnung 7u erzielen, bei der es genügt, nur das Ausgangssignal einer beliebigen Schiebe· jgisterstufe heranzuziehen.The invention is based on the problem of the parallel detection of the two aforementioned characteristics Achieve shift register states by a single circuit arrangement 7u, in which it is sufficient only to use the output signal of any desired shift register stage.

Diese einer denkbaren und wünschbaren Zusammenfassung zweier Erkennungslogiken für zwei verschiedene Zwecke gegenüber neue Aufgabe wird im wesentlichen nicht durch eine Kombination herkömmlicher Logikschaltungen, sondern mit den Mitteln der sogenannten seriellen Logik, d. h, durch Abzählen gleichartiger Signale gelöst.This is a conceivable and desirable combination of two detection logics for two different ones Purposes versus new tasks are essentially not made more conventional by a combination Logic circuits, but with the means of so-called serial logic, d. h, by counting similar ones Signals resolved.

Die Erfindung zeigt innerhalb dieser grundsätzlichen in Übereinstimmung zwei untereinander gleichwertige Lösungswege auf, die sich durch die Auswahl der in einer vorgegebenen quasistatischen Signalfolge nur einmal vorhandene Bitkombinationen für den Wortrahmenimpuls unterscheiden. Gemeinsam ist den beiden r> Lösungen dabei folgende Überlegung:The invention shows within this basic in Agreement on two mutually equivalent solutions, which are distinguished by the selection of the in a given quasi-static signal sequence only once existing bit combinations for the word frame pulse differentiate. The following consideration is common to both r> solutions:

Allgemein gilt für die Quasi-Zufallsfolgen maximaler Länge, daß bei der Erzeugung in einem n-stufigen Schieberef ster η aufeinanderfolgende Nullbits verboten sind und η aufeinanderfolgende Einsbits ein einziges Mal innerhalb des Zyklus von (2n- 1) Bits vorkommen. Desgleichen kommen nur ein einziges Mal vor: (n- 1) und (11-2) aufeinanderfolgende Nullbits und (n-2) aufeinanderfolgende Einsbits. Diese 4 Aufeinanderfolgen sind also grundsätzlich für lie Erkennung des Wortrahmenimpulses geeignel.In general, for the quasi-random sequences of maximum length, η consecutive zero bits are forbidden when generated in an n-stage shift window and η consecutive one-bits occur only once within the cycle of (2 n -1) bits. Likewise, there is only one occurrence: (n- 1) and (11-2) consecutive zero bits and (n-2) consecutive one bits. These 4 successions are therefore basically suitable for the recognition of the word frame pulse.

Fur die Anwendung der seriellen Logik zur Erfüllung der vorgenannten Aufgabe eignen sich jedoch - und hier setzt die Erfindung ein - nur zwei Lösungen. Die erste Lösung macht von der Aufeinanderfolge von n- 1 0-Signalen, die zweite Lörung von der Aufeinanderfolge von η I -Signalen Gebrauch.For the application of the serial logic to accomplish the aforementioned task, however, only two solutions are suitable - and this is where the invention comes in. The first solution makes use of the sequence of n -10 signals, the second problem of the sequence of η I signals.

Für beide Lösungen muß die Aufeinanderfolge von η 0-Signalen als Ausfall des Schieberegisters erkannt werden und einen automatischen Startimpuls auslösen.For both solutions, the sequence of η 0 signals must be recognized as a failure of the shift register and trigger an automatic start pulse.

Beide Losungen gehen von den bekannten digitalen quasistalistischen Signalgeneratoren mit rückgekoppelten Schieberegistern aus. Die erste Lösung ist dadurch gekenn/eichnet. daß der mit seinem Zähleingang am Takt des n-slufigen rückgekoppelten Schieberegisters 6ö liegende digitale Zähler mit seinem Rücksetzeingang an den Ausgang der beliebigen Schieberegisterstufe geschaltet ist Und die Taktimpulse des Schieberegisters so lange zahlt, wie dieser Schieberegisteräusgang Ö-Signal aufweist und daß der Zähler einerseits die Aufeinanderfolge von Λ-Ι Zählimpulsen als Wortrah' menimpuis erkennt und diesen über einen ersten Ausgang abgibt und andererseits die Aufeinanderfolge von mindestens η Zählimpulsen ate Ausfall des Schieberegisters erkennt und ein Ausfallkriterium von einem zweiten Zähltrausgang als Startimpuls an den Setzeingang einer beliebigen Schieberegisterstufe schaltet.Both solutions are based on the well-known digital quasi-static signal generators with feedback shift registers. The first solution is thereby identified / calibrated. that the digital counter with its counting input at the clock of the n-stage feedback shift register 6ö is connected with its reset input to the output of any shift register stage and the clock pulses of the shift register counts as long as this shift register output has an Ö signal and that the counter on the one hand the Recognizes a succession of Λ-Ι counting pulses as word frame 'menimpuis and outputs this via a first output and on the other hand detects the succession of at least η counting pulses ate failure of the shift register and switches a failure criterion from a second counting output as a start pulse to the set input of any shift register stage.

Die zweite Lösung ist dadurch gekennzeichnet, daß der mit seinem Zähleingang am Takt eines n-stufigen rückgekoppelten Schieberegisters liegende digitale Zähler einen Zählbereich >n aufweist und mit seinem Rücksetzeingang über einen Impulsformer an die beliebige Schieberegisterstufe geschaltet ist und bei jedem Wechsel des logischen Zustandes am Ausgang dieser Schieberegisterstufe einen 1-Impuls abgibt, dessen Dauer kürzer als der Kehrwert der Taktfolgefrequenz ist, so daß die Anzahl der gezählten Taktimpulse gleich der Anzahl der aufeinanderfolgenden 1- oder 0-Signale am Ausgang der Schieberegisterstufe ist und daß der Zähler einerseits die Aufeinanderfolge von η Zählimpulsen als Wortrahmeninrvls erkennt und diesen über einen ersten Ausgang ai-gibt und andererseits die Aufeinanderfolge von mehr als η Zählimpulsen als Ausfall des Schieberegisters erkennt und ein Ausfallkriterium von einem zweiten Zählerausgung als Stanimouls an den Setzeingang einer beliebigen Schieberegisterstufe schaltet.The second solution is characterized in that the digital counter with its counting input at the clock of an n-stage feedback shift register has a counting range > n and its reset input is connected to any shift register stage via a pulse shaper and with every change in the logic state at the output this shift register stage emits a 1-pulse, the duration of which is shorter than the reciprocal value of the clock rate, so that the number of clock pulses counted is equal to the number of successive 1 or 0 signals at the output of the shift register stage and that the counter on the one hand the sequence of η Detects counting pulses as word frames and outputs them via a first output and on the other hand detects the sequence of more than η counting pulses as a failure of the shift register and a failure criterion from a second counter output as stanimouls to the set input of any shift register stage tet.

Der in beiden Lösungen vorgesehene Zähler zum automatischen Starten muß minimal bis π bzw. /7+I zählen können. Da er die Taktpulse des Schieberegistertaktes zählt und im Falle der ersten Lösung nur dann zählt, wenn der mit seinem Rücksetzeingang verbundene Schieberegisterausgang 0-Signal hat. ist die Erkennung von mindestens π bzw. n+ 1 aufeinanderfolgenden 0-Signalen hinreichendes Kriterium tür die Feststellung: »Schieberegister läuft nicht« und Voraussetzung zur Umschaltung einer der Schieberegisterstufen. Zur Sicherheit gegen Störeinflüsse kann der Startimpuls auch erst nach dem (n+m)\en bzw. (/7+p)ien gezahlten Taktimpulse ausgelöst werden (m bzw. ρ = 1.2. 3 ..).The counter provided in both solutions for automatic starting must be able to count to a minimum of π or / 7 + I. Since it counts the clock pulses of the shift register clock and in the case of the first solution only counts when the shift register output connected to its reset input has a 0 signal. the detection of at least π or n + 1 consecutive 0 signals is a sufficient criterion for the determination: "Shift register is not running" and a prerequisite for switching one of the shift register stages. To protect against interference, the start pulse can only be triggered after the (n + m) \ en or (/ 7 + p) ien counted clock pulses (m or ρ = 1.2. 3 ..).

Ausführungsbeispiele der Erfindung sind in Fig. 1 un^l 2 dargestellt und werden im folgenden näher beschrieben. Es zeigtEmbodiments of the invention are shown in Fig. 1 and ^ l 2 and will be described in more detail below described. It shows

Fig. 1 ein allgemeines Ausführungsbeismel für den ersten Lösungsweg,Fig. 1 is a general Ausführungsbeismel for first solution,

Fig. 2 ein allgemeines Ausführungsbeispiel für den zweiten Lösungsweg.2 shows a general exemplary embodiment for the second approach.

In Fig. I ist ein Zähler, der bis n+m zu zählen vermag (m = 0, 1. 2 ...) mit seinem Zähleingang C mit der Taktfrequenz /Ό des als quasistatischer Generator arbeitenden Schieberegisters QSC verbunden. Dieses Schieberegister besieht aus η Stufen. Die Rückkopplung ist im Blockschaltbild nicht dargestellt. Das rückgekoppelte Schieberegister entspricht den im Stand der Technik dargestellten quasistatischen Signalgeneratoren. In FIG. I, a counter which is able to count up to n + m (m = 0, 1, 2 ...) is connected with its counting input C to the clock frequency / Ό of the shift register QSC operating as a quasi-static generator. This shift register consists of η stages. The feedback is not shown in the block diagram. The feedback shift register corresponds to the quasi-static signal generators shown in the prior art.

Das Ausgangssignal ζ), der /-ten Stufe des Schieberegisters QSC wird dem Rücksetzeingang R des Zählers zugeführt. Ein 1-Signal am Ausgang ζ), setzt den Zähler auf seinen Anfan^szustand zurück, von dem aus er bis n+m zählen kann. Der Zähler zählt also die Taktimpulse des Schieberegistertaktes nur dann, wenn der mit seinem Rücksetzeirigang R verbundene Schieberegisterausgang Qi 0-Signal hat. Der Ausgang Qn+m des Zählers ist mit dem Setzeingang 5* der &4en Stufe des Schietcregisters QSC verbunden; ein Ausgarigssignal am Ausgang Qn+m, das mit dem (n+m)len gezählten Eifigangsimpuls des Zählers erscheint, setzt die Ar-te Stufe des Schieberegisters QSG auf !'Signal und bewirkt damit den Anlauf bzw.The output signal ζ), the / th stage of the shift register QSC is fed to the reset input R of the counter. A 1 signal at output ζ) resets the counter to its initial state, from which it can count up to n + m. The counter thus only counts the clock pulses of the shift register clock when the shift register output Qi connected to its reset input R has a 0 signal. The output Qn + m of the counter is connected to the set input 5 * of the & 4th stage of the Schietc register QSC ; an offset signal at the output Qn + m, which appears with the (n + m) len counted input pulse of the counter, sets the ar-th stage of the shift register QSG to!

Weiterlauf des Schieberegisters QSG im Falle des Stillstandes. Die Werte /und k sind beliebig innerhalb des Werlebereichs 1 .../;, insbesondere kann i — k sein. In der praktischen Ausführung wird rriäfi aus Zweckmäßigkeitsgründen ;' = k = I oder / = k == η wählen, d. h. der gleiche Schieberegisterausgang wird sowohl zur Erkennung des Wortrahmenimpulses als auch zur Startsichcrung benutzt.The shift register QSG continues to run in the event of a standstill. The values / and k are arbitrary within the value range 1 ... /;, in particular i - k can be. In practice, rriäfi is used for reasons of expediency; ' Select = k = I or / = k == η , ie the same shift register output is used both for recognizing the word frame pulse and for securing the start.

Der Ausgang Qn-1 gibt eine Impulsfolge mit der Wicdcrholfrcqucnz 1/(2"- i j· T0, mit Tn = Ufa und ist als Wortrahmenimpuis zu verwenden, wobei Qn- \ ein I-Signal wird, sobald der (n—1). Impuls gezählt wurde und wieder ein O-Signal wird, wenn der n-te Impuls gezählt wird.The output Q n -1 gives a pulse train with the cycle rate 1 / (2 "- ij · T 0 , with T n = Ufa and is to be used as a word frame pulse, where Q n - \ becomes an I signal as soon as the (n - 1). Pulse has been counted and again becomes a 0 signal when the nth pulse is counted.

Fig.2 schließlich zeigt ein weiteres Ausführungsbeispiel, bei dem zwischen Ausgang ζ),· oder wahlweise Q/ des Schieberegisters QSG und Rücksetzeingang R des Taktimpulse zwischen zwei Rücksetzimpulsen ist gleich der Zahl aufeinanderfolgender I- oder O-Signale am Ausgang Qi. Zur Erkennung des Wortrahmenimpulses muß deshalb bis η gezählt werden, weil nur die Folge von η 1-Signalen (oder π O-Signalen am Ausgang Qi) eindeutig ist. Ein Ausgang Qn+P{p = 1,2,3 ...) gibt darin einen Startimpuls ab, wenn mehr als η Taktimpulse gezählt wurden, was nur bei Stillstand des Schieberegi* stefs C?SG möglich ist.Finally, FIG. 2 shows a further embodiment in which between output ζ), · or optionally Q / of the shift register QSG and reset input R of the clock pulse between two reset pulses is equal to the number of successive I or O signals at output Qi. To recognize the word frame pulse, one must therefore count up to η , because only the sequence of η 1 signals (or π O signals at the output Qi) is unambiguous. An output Q n + P {p = 1,2,3 ...) emits a start pulse if more than η clock pulses have been counted, which is only possible when the shift control C? SG is at a standstill.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß zur Erzeugung von automatischen Startimpulsen bzw, Wortrahmenimpulsen bei einem «^stufigen quasislalistisCheii Signal-Generator mit Schieberegister QSG nur von einer Stufe dieses Schieberegisters QSG ein Signal abgenommen werden muß und diese Stufe eine beliebige sein kann, so daß auch bei hohen und höchsten Taklfrequcrizen keinerleiThe advantages achieved with the invention consist in particular in that or for generating the automatic start pulses, word frame pulses at a "^ stage quasislalistisCheii signal generator with shift registers QSG only from one stage of this shift register QSG a signal must be removed and this stage be any can so that no

CIIIgCIUgI ISl.CIIIgCIUgI ISl.

Jedesmal, wenn das Signal am Ausgang Qi des Schieberegisters QSG'seinen logischen Zustand ändert, gibt diese Impulsformcrschaltung ein kurzes I-Signal auf den Rücksetzeingang R des Zählers und setzt diesen auf dessen Anfangszustand zurück. Die Zahl der um i-ciiuiigMiiiiiuiig uucr i^cii
gen bestehen.Every time the signal at the output Qi of the shift register QSG 'changes its logic state, this pulse shaping circuit sends a brief I signal to the reset input R of the counter and resets it to its initial state. The number of um i-ciiuiigMiiiiiuiig uucr i ^ cii
gen exist.

Ein weiterer Vorteil besteht darin; daß die Schaltung zur Erkennung des automatischen Startimpulses gleichzeitig zur Erzeugung des Wortrahmenimpulses benutzt ist.Another benefit is; that the circuit used to detect the automatic start impulse at the same time to generate the word frame impulse is.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (4)

Patentansprüche:Patent claims: 1. Schaltungsanordnung zur Erzeugung des Wortrahmenimpulses und zur Startsicherung bei digitalen quasistatischen Signalgeneratoren mit einem n-stufigen rückgekoppelten Schieberegister, und einem Zähler mit einem Zählbereich von wenigstens n, der mit einem Eingang an den Ausgang einer beliebigen Schieberegisterstufe geschaltet ist, dadurch gekennzeichnet, daß der mit seinem Zähleingang (C) am Takt (fy des /7-stufigen rückgekoppelten Schieberegisters (QSC) liegende digitale Zähler mit seinem Rücksetzeingang (R) an den Ausgang (Q,) der beliebigen Schieberegisterstufe geschaltet ist und die Taktimpulse des Schieberegisters so lange zählt, wie dieser Schieberegisterausgang (Q!) O-Signal aufweist und daß der Zähler einerseits die Aufeinanderfolge von n-1 ZähJinpulsen als Wortrahmenimpuls erkennt und diesen über einen ersten Ausgang (Qn-A abgibt und andererseits die Aufeinanderfolge von mindestens η Zählimpulsen als Ausfall des Schieberegisters erkennt und ein Ausfallkriterium von einem zweiten Zählerausgang (Qn rm) als Startimpuls an den Set/eingang (Sk) einer beliebigen Schieberegister-Stufe schaltet (F ig. 1).1. Circuit arrangement for generating the word frame pulse and for securing the start of digital quasi-static signal generators with an n-stage feedback shift register, and a counter with a counting range of at least n, which is connected with an input to the output of any shift register stage, characterized in that the with its counting input (C) at the clock (fy of the / 7-stage feedback shift register (QSC) located digital counter with its reset input (R) is connected to the output (Q,) of any shift register stage and counts the clock pulses of the shift register as long as how this shift register output (Q!) has a 0 signal and that the counter recognizes on the one hand the sequence of n-1 counting pulses as a word frame pulse and outputs this via a first output (Q n -A and on the other hand the sequence of at least η counting pulses as a failure of the shift register recognizes and a failure criterion of a two ite counter output (Q n rm ) switches as a start pulse to the set / input (Sk) of any shift register stage (Fig. 1). 2. Schaltungsanordnung zur Erzeugung des Wortrahmenimpulses und zur Startsicherung bei digitalen quasistatischen Signalgeneratoren mit einem n-stufigen rückgekoppelten Schieberegister, lind einen Zähler mit einem Zählbereich von wenigstens n, der mit ein.m Eingang an den Ausgang einer beliebigen Schieberegisterstufe geschaltet ist. dadurch gekennz· chnet. daß der mit Seinem Zähleingang (C) am Takt (fH) eines n-stufigen rückgekoppelten Schieberegisters (QSG) liegende digitale Zähler einen Zählbereich >n aufweist und mit seinem Rückset/eingang (R) über einen Impulsformer an die beliebige Schieberegisterstufe (Q) geschaltet ist und bei jedem Wechsel des logischen Zustandes (O-Signal. I-Signal) am Ausgang dieser Schieberegisterstufe einen 1-lmpuls abgibt, dessen Dauer kur/cr als der Kehrwert der Taktfolgefrequen/ (in) ist. so daß die Anzahl der gezählten Taktimpulse gleich der Anzahl der aufeinanderfolgenden 1- oder O-Signale am Ausgang der Schicbcregisterstufe (Qn Q) ist und daß der Zähler einerseits die Aufeinanderfolge von η Zählimpulscn nls Wortrahmenimpuls erkennt und diesen über einen ersten Ausgang (Qn) abgibt und andererseits die Aufeinanderfolge von mehr als η /ählimpulscn als Ausfall des Schieberegisters erkennt und ein Ausfallkriterium von einem /weiten /ählrrausgang als Starlimpuls an den Sei/eingang (St) einer beliebigen SchicbcrenisterMufc schallet (I Ί g. 2).2. Circuit arrangement for generating the word frame pulse and for securing the start of digital quasi-static signal generators with an n-stage feedback shift register, and a counter with a counting range of at least n, which is connected to the output of any shift register stage with ein.m input. marked thereby. that the digital counter with its counting input (C) at the clock (f H ) of an n-stage feedback shift register (QSG) has a counting range> n and with its reset / input (R) via a pulse shaper to any shift register stage (Q) is switched and with each change of the logic state (0 signal. I signal) emits a 1 pulse at the output of this shift register stage, the duration of which is kur / cr as the reciprocal of the clock rate / (in) . so that the number of counted clock pulses is equal to the number of successive I or O signals at the output of the Schicbcregistererstufe (Q n Q) and that the counter on the one hand recognizes the sequence of η counting pulses nls word frame pulse and this via a first output (Q n ) and on the other hand recognizes the sequence of more than η / ählimpulscn as failure of the shift register and a failure criterion of a / wide / ählrrausgang as a star pulse to the input (St) of any SchicbcrenisterMufc (I Ί g. 2). i Schaltungsanordnung η;κ h einem der An-SpriK hi· 1 'kJit 2 ilacltin h yekinri/en hnet. (IaLi der /nhlcr fiir ilii· Auslosung des St.irliiiipulses sicher h'ii'.h.illxr einen >>roHeren .its den notwendigen /shlbcfc.idi^/ I ii))h/.w.(ti f /<y" aufweist (I· lg, I, I r«.2J i circuit arrangement η; κ h one of the An SpriK hi · 1 'kJit 2 ilacltin h yekinri / en hnet. (IaLi der / nhlcr fiir ilii · drawing of the St.irliiiipulses sure h'ii'.h.illxr a >> raw .its the necessary /shlbcfc.idi^/ I ii)) h / .w. (Ti f / < y "(I · lg, I, I r« .2J 4 ^(h;\\\iitii>,i;it\iirtli\\iit^ nach cinetti der Arv ififfiihi1' f odrr 'i. (Uuhirüi Kckenii/eichiicl, daß der (iiir.firrrj/iMcfaNsKiiiij; sowohl Mt tirfccn-WofifafiffiriiiifipnlsCSi als auch zur Start-4 ^ (h; \\\ iitii>, i; it \ iirtli \\ iit ^ after cinetti the Arv ififfiihi 1 'f odrr ' i. (Uuhirüi Kckenii / eichiicl that the (iiir.firrrj / iMcfaNsKiiiij; both Mt tirfccn -WofifafiffiriiiifipnlsCSi as well as at the start- Die Erfindung betrifft eine Schaltungsanordnung, zur Erzeugung des Wortrahmenimpulses und zur Startsicherung bei digitalen quasistatistischen Signalgeneratoren mit einem n-stufigen rückgekoppelten Schieberegister, und einem Zähler mit einenr Zählbereich von wenigstens n, der mit einem Eingang an den Ausgang einer beliebigen Schieberegisterstufe geschaltet ist-The invention relates to a circuit arrangement for generating the word frame pulse and for securing the start for digital quasi-statistical signal generators with an n-stage feedback shift register, and a counter having a counting range of at least n and having an input to the output any shift register stage is switched Eine Schaltung dieser Art ist aus der DE-AS L' 62 885 bekannt. Das doitige Schieberegister ist mit zwei Registerstellen an eine Logikschaltung angeschlossen, welche einen Zähler ansteuert Tritt an der ersten Registerstelle eine 1, an der zweiten Registerstelle eine 0 auf, so zählt der Zähler vorwärts. Ist dagegen die Verteilung umgekehrt, so wird rückwärts gezählt- Diese Art der Verknüpfung von Zähler und Schieberegister mittels der Anzapfung zweier Registerstellen und deren Zusammenfügung über eine besondere Logik ist relativ aufwendig.A circuit of this type is from DE-AS L '62 885 known. The double shift register is connected to a logic circuit with two register positions, which controls a counter If a 1 occurs at the first register position, a 1 at the second register position 0, the counter counts up. If, on the other hand, the distribution is reversed, it is counted backwards - this Type of linking of counter and shift register by tapping two register positions and their Combining them using a special logic is relatively time-consuming. In der digitalen Meß- und Übertragungstechnik werden häufig digitale Quasi-Zufallsfolgen maximaler Länge benötigt, deren festliegendes Bildungsgesetz es erlaubt, dazu synchrone Quasi-Zufallsfolgen gleichen Bildungsgesetzes zu erzeugen. Diese Quasi-Zufallsfolgen werden hauptsächlich in digital rückgekoppelten Schieberegistern mit der Stufenzahl η gebildet. Das so erzeugte Quasi-Zufillsmuster wiederholt sich dabei nach dem (2" - 1) Bit. Für oszillografische Darstellungen dieser Vorgänge benötigt man den sogenannten Wortrahmenimpuls, dessen Wiederholfrequenz gleich dem Kehrwert der Periodendauer des digitalen Wortes ist, also gleich 1/(2"-!)· Tb. wobei 7Ή gleich \Ι{Ά dem Kehrwert der Bitfolgefrequenz ist.In digital measurement and transmission technology, digital quasi-random sequences of maximum length are often required, whose fixed formation law allows synchronous quasi-random sequences with the same formation law to be generated. These quasi-random sequences are mainly formed in digitally feedback shift registers with the number of stages η . The quasi-random pattern generated in this way is repeated after the (2 "- 1) bit. For oscillographic representations of these processes, the so-called word frame pulse is required, the repetition frequency of which is equal to the reciprocal value of the period of the digital word, i.e. equal to 1 / (2" - !) · Tb. Where 7Ή equals \ Ι { Ά the reciprocal of the bit rate. Eine der maximal möglichen 2" Kombinationen der logischen Schieberegisterzustände, wennn nämlich alle Stufen die logische Null aufweisen, ist verboten, da dann das Schieberegister nicht starten bzw. nicht weiterlaufen kann. Dieser Zustand, der /war im normalen Betrieb nicht auftreten kann, aber durch äußere Störungen ausgelöst werden kann oder zufällig als Einschaltzustand auftritt, muß deshalb durch eine automatische Startsicherung unterdrückt werden. Es wird der Einfachheit halber im folgenden davon ausgegangen, daß die logische Null so definiert ist, daß ihr gleichzeitiges Erscheinen an allen nSchieberegisterausgangen den Stillstand desselben zur Folge hat. Der so definierten logischen Null kann deshalb bei einer realen Schaltungsauslegung auch durchaus der positivere Wert der beiden logischem .Spannungspegel entsprechen.One of the maximum possible 2 "combinations of the logical shift register states, if namely all Levels that have a logical zero are forbidden because then the shift register cannot start or continue to run. This state, which / was in normal operation cannot occur, but can be triggered by external disturbances or accidentally as a switch-on state occurs, must therefore be suppressed by an automatic start protection. It will be the For the sake of simplicity, it is assumed in the following that the logical zero is defined in such a way that you simultaneous appearance at all nshift register outputs the standstill of the same result. The logical zero defined in this way can therefore be used with a real Circuit design also correspond to the more positive value of the two logical voltage levels. Fs ist bekannt, daß /ur F.r/eugung des automatischen Startimpulses b/w. des Wortrahmenimpulses logische Schallungen verwendet werden, indem sämtliche π Ausgangssignale des n-stufigen Schieberegisters mit den η Eingängen einer logischen Schaltung erster ArI und ebenfalls mil den η Eingängen einer logischenIt is known that the automatic Start pulse b / w. of the word frame pulse logical Soundings are used by using all π output signals of the n-stage shift register the η inputs of a logic circuit of the first ArI and also with the η inputs of a logic circuit Y> Schallung /weiter Art verbunden sind. Da der Fall »alle η Stufen haben Null-Signal« verboten ist. kann die logische Schallung erster Art eine Nicht-WndSchaltung sein, deren Ausgangssignal dem Set/eingang einer beliebigen der π Schieberegisterstufen zugeführt wird Y> Schallung / further type are connected. Since the case »all η stages have zero signal« is forbidden. The logic circuit of the first type can be a non-Wnd circuit, the output signal of which is fed to the set / input of any of the π shift register stages Μ) und diese Stufe somit umschaltet, so daß das Schieberegister anlaufen kann. Für den gleichen Pail kanri die logische Schaltung zweiter1 Art eine Und-1 Schaltung sein« die dann und nur darin ein Ausgangssignal liefert, wenn alle η Schieberegisterstufen Eins-St-Μ) and this stage switches over so that the shift register can start up. For the same Pail, the logic circuit of the second 1 type can be an AND- 1 circuit «which then and only supplies an output signal if all η shift register stages are one-st- grtal haben. Dieser Fall koriiml ifri Rähriien der Quasi-Zufaiisfolge nur ein einziges MdI Vöf UHd ist damit hinreichendes Kriterium für den Wortrahmeninipuls. (L. Schweizer; »Eigenschaften und Anwendungen vonhave grtal. This case koriiml ifri Rahriien the Quasi-coincidence only a single MdI Vöf UHd is thus sufficient criterion for the word frame initial. (L. Swiss; »Properties and uses of
DE19742413026 1974-03-19 1974-03-19 Circuit arrangement for generating the word frame pulse and for securing the start of digital quasi-statistical signal generators Expired DE2413026C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19742413026 DE2413026C3 (en) 1974-03-19 1974-03-19 Circuit arrangement for generating the word frame pulse and for securing the start of digital quasi-statistical signal generators

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742413026 DE2413026C3 (en) 1974-03-19 1974-03-19 Circuit arrangement for generating the word frame pulse and for securing the start of digital quasi-statistical signal generators

Publications (3)

Publication Number Publication Date
DE2413026A1 DE2413026A1 (en) 1975-09-25
DE2413026B2 DE2413026B2 (en) 1979-06-07
DE2413026C3 true DE2413026C3 (en) 1980-01-31

Family

ID=5910447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742413026 Expired DE2413026C3 (en) 1974-03-19 1974-03-19 Circuit arrangement for generating the word frame pulse and for securing the start of digital quasi-statistical signal generators

Country Status (1)

Country Link
DE (1) DE2413026C3 (en)

Also Published As

Publication number Publication date
DE2413026A1 (en) 1975-09-25
DE2413026B2 (en) 1979-06-07

Similar Documents

Publication Publication Date Title
EP0084592B1 (en) Process and device for measuring the time difference between the sampling-times of two sampled signals, in particular of the input and output signals of a sampling frequency converter
DE1951863A1 (en) Digitally operated pulse ratio modulator
DE2548265C3 (en) Circuit arrangement for symmetrical frequency division by an odd number
DE3221499A1 (en) METHOD AND CIRCUIT FOR THE AUTOMATIC DETECTION OF THE PEAK VALUES OF AN UNKNOWN ELECTRICAL SIGNAL
DE69317986T2 (en) Fast counters for alternative counting and counting of pulse sequences
DE1437187B2 (en) Method and circuit arrangement for decoding binary pulse signals
DE3130242A1 (en) ELECTRONIC CONTROL CIRCUIT FOR GENERATING A MONOSTABLE SWITCHING BEHAVIOR IN A BISTABLE RELAY
DE2608741A1 (en) ARRANGEMENT AND PROCEDURE FOR INDICATING A TRANSITION FROM ONE LEVEL TO ANOTHER LEVEL IN A 2-LEVEL LOGIC SIGNAL
DE2413026C3 (en) Circuit arrangement for generating the word frame pulse and for securing the start of digital quasi-statistical signal generators
DE2161169A1 (en) Circuit arrangement for generating query patterns for remote monitoring of the repeater stations of PCM transmission lines
DE1271169B (en) Frequency and phase comparison arrangement for two periodic signals generating two pulse trains
DE3007824A1 (en) PROGRAMMABLE FREQUENCY DIVIDER
CH616787A5 (en)
DE2524613A1 (en) DEVICE FOR COMPARING THE OUTPUT SIGNALS OF STEP DATA COMPASS PAIRS
DE3230329C2 (en)
DE4431791C2 (en) Signal selection device
DE1286088B (en) Pulse generator for the generation of pulse trains with optionally adjustable operating mode
DE2710270B2 (en) Circuit arrangement for generating clock pulses synchronized with incoming data pulses
DE1292183B (en) Circuit arrangement for phase correction of signals emitted by a clock generator by means of pulse-shaped control signals
DE2907682C2 (en) Circuit arrangement for storing the phase position of an alternating voltage
DE3226032A1 (en) GATE CIRCUIT FOR A UNIVERSAL COUNTER
DE1925917B2 (en) BINARY PULSE FREQUENCY MULTIPLE CIRCUIT
DE69006271T2 (en) Device for receiving information passing through two capacitively coupled lines, in particular for motor vehicles.
DE2507655C3 (en) Circuit arrangement for storing an analog electrical signal
DE4021268A1 (en) PULSE DURATION MODULATION SIGNAL GENERATOR

Legal Events

Date Code Title Description
OGA New person/name/address of the applicant
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee