DE2346585C2

DE2346585C2 - Circuit arrangement for reading out data recorded by means of phase writing by means of an interrogation cycle

Info

Publication number: DE2346585C2
Application number: DE19732346585
Authority: DE
Inventors: Otto 7750 Konstanz Müller
Original assignee: Individual
Current assignee: Individual
Priority date: 1973-09-15
Filing date: 1973-09-15
Publication date: 1982-12-02
Also published as: DE2346585A1

Description

Gegenstand der Erfindung ist eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a circuit arrangement according to the preamble of claim 1.

Eine eingangs genannte Schaltungsanordnung ist beispielsweise mit dem Gegenstand der DE-OS 24 492 bekanntgeworden.A circuit arrangement mentioned at the outset is, for example, the subject of DE-OS 24 492 became known.

Nachteil bei dieser bekannten Anordnung ist jedoch, daß ein Pilot-Signal verwendet wird, um eine Kombination des möglicherweise verzerrt wiedergegebenen Signals zu erreichen. Hierdurch ist jedoch ein großer Schaltungsaufwand zur Erzeugung und Auslesung des Pilot-Signals gegeben, wobei die gesamte Anordnung in Hochfrequenz-Bereich arbeitet.The disadvantage of this known arrangement, however, is that a pilot signal is used to set a combination of the possibly distorted reproduced signal. However, this is a big one Circuitry for generating and reading out the pilot signal is given, the entire arrangement in High frequency range works.

Mit den Druckschriften »Nachrichten-technische Fachberichte Beiheft der NTZ« Bd. 4,1956, S. 126-127, »journal of Scientific Instruments«, Vol.32, Nr. 10, Oktober 1954, S. 357, »IBM Technical Disclosure Bulletin«, Vol. 14, Nr. 12, Mai 1972, S. 3810, DE-AS 24 473, sind lediglich Schaltungen zur Erzeugung eines Motortaktes bekanntgeworden, d. h. Schaltungen, die angeben, wie von einem rotierenden Teil eine der Drehzahl proportionale Frequenz (Motortakt) gewonnen wird. Weitere Übereinstimmungen mit dem Gegenstand der vorliegenden Erfindung bestehen nicht.With the pamphlets "News-technical reports supplement of the NTZ" Vol. 4.1956, P. 126-127, "Journal of Scientific Instruments", Vol. 32, No. 10, October 1954, p. 357, "IBM Technical Disclosure Bulletin ", Vol. 14, No. 12, May 1972, p. 3810, DE-AS 24 473, are only circuits for generating an engine cycle became known, d. H. Circuits that indicate how a rotating part is one of the Speed proportional frequency (motor cycle) is obtained. Further matches with the The present invention does not exist.

Die Erfindung hat sich ausgehend von dem Gegenstand der DE-OS 14 24 492 die Aufgabe gestellt, eine Schaltungsanordnung der eingangs genannten Art so weiterzubilden, daß die in Phasenschrift auf einem Datenträger in digitaler Form aufgezeichneten DatenThe invention has based on the subject of DE-OS 14 24 492 set the task of a Further develop the circuit arrangement of the type mentioned so that the in phase writing on a Data carriers recorded in digital form

ausgelesen werden können, ohne daß vorher bekannte Pilot-Signale, Refei enzspuren oder zwischen den Daten eingeschobene Justiersignale erforderlich sind.can be read out without previously known pilot signals, reference tracks or between the data inserted adjustment signals are required.

Zum allgemeinen Verständnis der vorliegenden Erfindung sind in F i g. 1 der Zeichnung für Mj'.i.vx Spi..LSieningen anwendbare Aufzeichnungssysteme schematisch veranschaulicht und einander gegenübergestellt: For a general understanding of the present invention, FIG. 1 of the drawing for Mj'.i.vx Spi..LSieningen applicable recording systems schematically illustrated and compared to each other:

Wird die digitale Information DJ in Impulsschrift / aufgezeichnet, dm» erscheint jedes Bit »0« in Form eines kurzen, positiv gerichteten Impulses und jede logische »1« als negativ gerichteter, kurzer Impuls. Gebräuchlicher ist derzeit jedoch die Dauerstromschrift D — auch NRZ (non-return to zero) genannt —, bei welcher anstelle des kurzen Impulses eine positiv oder negativ gerichtete Dauererregung erfolgt, die bei einer Aufeinanderfolge gleichnamiger Bits ununterbrochen erregt bleibt.Is / pulse recorded in writing the digital information DJ, dm "appears every bit" 0 "in the form of a short, positive-going pulse and each logical" 1 "as a negative-going, short pulse. Currently, however, the Dauerstromschrift D - also called NRZ (non-return to zero) - is more common, in which instead of the short pulse a positive or negative directional excitation occurs, which remains uninterrupted with a sequence of bits of the same name.

Weiterhin ist die Wellen- oder Phasenschrift (phase encoding) P bekannt, bei welcher die Information in der Anstiegsflanke des Stromflusses enthalten ^:u. Ihr logischer Inhalt ergibt sich aus der Richtung des jeweiligen Flußwechsels. Die in F i g. 1 unterhalb der Phasenschrift P angegebene Variante ist eine je Informationsfolge zweispurig aufgezeichnete Phasenschrift P2. Sie weist für jede logische »0« und »1«je eine eigene Spur auf, wobei in beiden Fällen die Flußrichtungen der Anstiegsflanken gleich sein können.Furthermore, the wave or phase encoding P is known, in which the information is contained in the rising edge of the current flow ^: u. Its logical content results from the direction of the respective flow change. The in F i g. 1 variant indicated below the phase writing P is a phase writing P2 recorded in two lanes for each information sequence. It has its own track for each logical "0" and "1", whereby the flow directions of the rising edges can be the same in both cases.

Zum Abfragen der Informationen müssen bei der am meisten gebräuchlichen NRZ-Aufzeichnung zusätzliche Taktspuren T parallel aufgetragen werden, wie es schematisch in F i g. 2 gezeigt ist. Diese Taktspuren T sind gleichförmig gegliedert und ihre Anstiegsflanken bestimmen die jeweiligen Zeitpunkte der Abfragetakte. Dieses Verfahren ist wegen der bei gleichnamigen Bitfolgen unverändert bleibenden Informationsspur unerläßlich und es hat neben dem Aufwand für die zusätzlichen Spuren auch den Nachteil, daß ein mechanisch bedingter Schrägablauf des Datenträgers zu Fehlablesungen führen kann. Ein solcher ist aber in bestimmten Grenzen unvermeidlich, da die mechanischen Toleranzen im Vergleich zu den elektronischen Möglichkeiten relativ groß sind. So genügt bei Bitabständen von 0,1 mm und weniger schon eine sehr geringfügige Verkantung, um zu einem Versatz der Informationsspuren zu den Taktspuren zu führen. Besonders nachteilig ist dies bei den in üblicher Weise in mehreren Parallel-Spuren aufgezeichneten Daten. Schrägabläufe solcher Art treten insbesondere bei den stets geringfügig verkantet eingezogenen Magnetkontokarten auf. Γ/ind aber auch bei Spulenbändern nicht auszuschließen, da auch das Bandmaterial selbst eine gewisse Elastizität und Plastizität aufweist.In order to query the information, in the most common NRZ recording, additional clock tracks T must be applied in parallel, as shown schematically in FIG. 2 is shown. These clock tracks T are structured uniformly and their rising edges determine the respective times of the interrogation clocks. This method is indispensable because of the information track that remains unchanged with bit sequences of the same name and, in addition to the expense for the additional tracks, it also has the disadvantage that a mechanically inclined movement of the data carrier can lead to incorrect readings. However, this is unavoidable within certain limits, since the mechanical tolerances are relatively large compared to the electronic possibilities. With bit spacings of 0.1 mm and less, a very slight tilt is sufficient to lead to an offset of the information tracks in relation to the clock tracks. This is particularly disadvantageous in the case of the data recorded in the usual way in several parallel tracks. Inclined processes of this type occur in particular with the magnetic account cards that are always slightly tilted. Γ / ind cannot be ruled out even with reel tapes, since the tape material itself also has a certain elasticity and plasticity.

Um derartig verursachte Fehler möglichst weitgehend auszuschalten, müssen allgemein die Bitabstände weiter gehalten sein, als dies von der Aufzeichnungstechnik her erforderlich wäre, die eine wesentlich größere Bitdichte und damit größere Speicherkapazität erlauben würde. Sinngemäß ähnlich verhält es sich bei der doppelspurigen Phasenschrift PI, da auch bei ihr mehrere Spuren zugleich abgelesen werden müssen.In order to eliminate errors caused in this way as far as possible, the bit spacing must generally be kept wider than would be required by recording technology, which would allow a much greater bit density and thus greater storage capacity. The two-track phase writing PI behaves in a similar way, since several tracks have to be read off at the same time.

Die einspurige Phasenschrift P dagegen hat demgegenüber beträchtliche Vorteile: da sie selbsttaktend wirkt, kann auf die Taktspur verzichte! werden, wodurch wiederum eine entsprechende F.rhöhung der < Bitdichte ermöglicht wird.The single-track phase writing P, on the other hand, has considerable advantages: since it is self-clocking, the clock track can be dispensed with! are, in turn, a corresponding F.rhöhung the <bit density is possible.

Die Anwendung dieser Phasenschrift P stößt jedoch auf andere Schwierigkeiten, die bislang nicht befriedieend gelöst werden kmnsen.df. d'c '■."■•^rc.■".··"· nun»;,: Dj'in d"-i Richtungen der Flußwechsel eninalten sind, imio hei Su:2n i;'di"hnamiger Bits zwischen diesen stets ein R'ickwechsel erfolgen, der seinerseits keine Information ; enthalt und der daher auch bei Abfragen i.-:ht berücksichtigt werden darf, sondern übersprungen werden muß. Dies kann aber bei der selbsttaktenden Wirkung der Phasenschrift P nur dadurch erfolgen, daß der Lesekopf L in den Zeitbereichen etwaigerHowever, the use of this phase writing P encounters other difficulties which have not yet been satisfactorily solved kmnsen.df. d'c '■. "■ • ^r c. ■". ·· "· now»;,: Dj'in d "-i directions of the flow changes are eninalten, imio called Su: 2n i;'di" of bits of similar name between this always be a R'ickwechsel, in turn, no information; contains and therefore queries i .-: may be ht considered, but are skipped must however, this can only be effected in the self-clocking action of the phase signature P that the. Read head L in the time ranges of any

ίο Rückwechsel gesperrt wird und nur für die Zeitbereiche lesebereit offen ist, in weichen mit Sicherheit keine Rückwechsel erfolgen können. Die Abfragetakte am Lesekopf L müssen hierzu zeitgesteuert sein, so daß sie nur für die Informationstakte offen sind, wie es schematisch in F i g. 3 veranschaulicht ist.ίο Change back is blocked and is only open for read-ready time ranges in which no change back can be made with certainty. For this purpose, the interrogation cycles on the reading head L must be time-controlled so that they are only open for the information cycles, as shown schematically in FIG. 3 is illustrated.

Eine solche Einrichtung setzt eine extrem genaue Synchronisation zwischen Abfragetaktung und Ablaufgeschwindigkeit des Datenträgers voraus, die bisher trotz unverhältnismäßig hohem techn'^rchem Aufwand nur unzulänglich gelöst werden konnte.Such a device is extremely accurate synchronization between query timing and execution speed of the disk ahead, which could be solved so far only inadequately despite disproportionate technical ^'r chem effort.

Auch sehr teure Antriebsmotoren mit extrem genauem Gleichlauf, quarzstabilisierte Oszillatoren können eine Fehlersicherheit nur über jeweils kurze Zeitabschnitte, d. h. kurze Datenträgerstrecken gewährleisten. Wo derzeit diese Phasenschrift P angewendet wird, müssen daher die Datenfolgen stets in kurze Blöcke zerhackt werden, und nach jeder Zwischenpause muß die Synchronisation mittels besonderer Synchronisiersignale überprüft und ggfs. justiert werden. ObgleichEven very expensive drive motors with extremely precise synchronism, quartz-stabilized oscillators, can only guarantee failure safety over short periods of time, ie short data carrier paths. Wherever this phase writing P is currently used, the data sequences must therefore always be chopped up into short blocks, and after each intermediate pause the synchronization must be checked by means of special synchronization signals and, if necessary, adjusted. Although

jo die Vorteile der Phasenschrift beträchtlich und allgemein bekannt sind, konnte sie deshalb nur in geringem Umfange eingesetzt werden. Eine Anwendung z. B. bei Magnetkontokarten, die nur eine sehr kurze Informationsstrecke — beidseits durch relativ lange Anlauf-jo the advantages of phase writing are considerable and generally known, it could therefore only be limited Scope to be used. An application e.g. B. with magnetic account cards that only have a very short information path - on both sides by a relatively long run-up

ii strecken noch beschnitten — aufweisen, war bisher unmöglich.ii stretching still trimmed - showing, was previously not possible.

Merkmal der Erfindung ist, daß die Frequenz des Abfragetaktes der möglicherweise sich verändernden Motordrehzahl nachgeregelt wird.The feature of the invention is that the frequency of the polling clock may change Motor speed is readjusted.

Insbesondere beim Einzug von Magnet-Konten-Karten, die auf einer relativ kurzen Länge die digitale Information in Phasenschrift auf einen Magnetbandträger aufgezeichnet haben, besteht der Nachteil, daß während des Einzugsvorganges der Mo;or zunüchstEspecially when collecting magnetic accounts cards, which are digital over a relatively short length Have recorded information in phase writing on a magnetic tape carrier, there is the disadvantage that during the pull-in process the mo; or first

■π langsam anläuft, dann beschleunigt und schließlich nach dem Durchlauf des Datenträgers wieder abgebremst werden muß. Die Motordrehzahl ist also während des Durchlaufs des Datenträgers nicht konstant. Bisher hatte man sich dabei so beholfen. daß man zwischen den■ π starts up slowly, then accelerates and finally after must be slowed down again as the data carrier passes through. The engine speed is therefore during the Disk traverse not constant. So far this has been the way to do it. that one between the

'<· Blöcken von Dateninformationen zugeordnete Kodier- und Justier-Signalblöcke eingeschoben hatte, um eine entsprechende Synchronisation zwischen der Einzugsgesthwindigkeit und dem Abfragetakt bei der Auslesung zu erreichen.'<Coding assigned to blocks of data information and adjustment signal blocks had been inserted to ensure a corresponding synchronization between the feed speed and the polling rate during the readout.

5i Erfindungsgemäß wird vorgeschlagen, wie aus einem relativ langsamen Motortakt ΓΛ/durch eine Synchronisationsschaltung ein f-i^i „ynchroner, schnellerer Takt TO gewannen v.ird. Pie >\. ι richtung zur Erzeugung des Motortaktes TM ist an sich bekannt, wie aus denAccording to the invention, it is proposed how a synchronous, faster cycle TO is obtained from a relatively slow motor cycle / by means of a synchronization circuit. Pie> \. ι direction for generating the engine clock TM is known per se, as from the

>o Druckschriften Ϊ —4 zu entnehmen ist. Diese Vorrichtung ist JeJ^ ;h nicht Gegenstand der vcrliegendcn Erfindung.> o can be found in publications Ϊ —4. This device JeJ ^; h is not the subject of the present Invention.

Weitere Merki .·;. -J;_i Erfindung weiden anhand der Fig. i bis 7 .jar ZeiJmungen im folgenden :_;-;:t---jrMore Merki. · ;. -J; _i grazing invention with reference to FIG .jar i to 7 ZeiJmungen _hereinafter. - ;: t --- jr

''> beschrieben. Es zeigt''> described. It shows

Fig.4 als tilockschaltbild ein Anwendungsbeispiel der erfiriduigsgemäß getakteten Phasenschrift zur seriellen Ablösung und Untciürückung der informa-4 shows an application example as a tilock circuit diagram the according to the clocked phase writing for serial replacement and suppression of information

tionsloscn I-IuIiwechsel.no change of position.

F i g. 5 ein Impulsdiagramm der Ablesung nach Ι·" i g. 4.F i g. 5 is a timing diagram of the reading according to FIG Ι · "i g. 4.

F i g. 6 ein !'rmzipsehaltbild eines Beispiels für die erfindungsgemäße Synchronisation der Abfragelakte mit der Anlaufgeschwindigkeit des Datenträgers undF i g. 6 a! 'Rmzipsehaltbild an example of the inventive synchronization of the query file with the startup speed of the data carrier and

F i g. 7 ein Impulsdiagramm der Synchronisation nach F i g. b. F i g. 7 is a timing diagram of the synchronization according to FIG. b.

Die erfindungsgemaß synchronisierte Phasenschrift erlaubt ihre Anwendung auch bei relativ kurzen Datenträgern wie /.Ii. hei Magneikoniokarien. l<ei welchen eine genau konstantbleibende Ablaulgeseliwin digkeit praktisch nahe/u unmöglich ist. Mehrgliedrig·. Informationen werden hiergriindsäl/lich seriell geleset,, wobei die Finzeldalen zweckmäßigerweise in ein Schieberegister SK eingegeben werden und dann gesammelt als Mock /ur weiteren Auswertung /. II. vom Computer C abgeholt, ggfs. auch zuvor¹ ic ein Pufferregister übertragen werde;:The synchronized phase writing according to the invention allows its use even with relatively short data carriers such as /.Ii. called Magneikoniocaria. l <ei which an exactly constant waste rate is practically near / u impossible. Multi-link ·. Information is here read serially, with the finzeldalen being expediently entered into a shift register SK and then collected as a mock-up for further evaluation. Picked II. From the computer C, if necessary. Also above ¹ ic a buffer register will transfer ;:

Maßgebend für die Fehlersieherheil ist hierbei vor allem die Unterdrückung der keine Inlormationei' enthaltenden 1'IuLlWeChSeI. d. h. der Rückwechsel beim Aufeinanderfolgen gleichnamiger Hits, die nicht fälsch lieh als information gelesen werden dürfen, hin; .Schaltungsanordnung für ein solches Sv stem he; welchem mit Sicherheit nur die echten Informatiopsd,' ien in das Schieberegister SR aufgenommen werdei können, ist im Blockschaltbild der I ig 4 gezc:·· im.. der /eltliche Ablauf im Impulsdiagramir. ilet ' ι ■: "> veranschaulicht.In this case, the suppression of the IuLlWeChSeI, which does not contain any information, is decisive for the error recovery. ie the change back when successive hits of the same name, which are not allowed to be falsely read as information; .Circuit arrangement for such a system; which with certainty only the real information that can be included in the shift register SR is shown in the block diagram of Iig 4: ·· im .. the actual sequence in the pulse diagram. ilet 'ι ■: "> illustrates.

Aus den Planken der vom l.eseversta'ke¹ / ankommenden Signale PlJ wird der Bitiaki ' zurückgewonnen. Dies geschieht durch eine I\\clusi· ODFR-Verknüpfung G 1 mit den dur. ί en¹ \ erzog·, rungsglied VG verzögerten Signalen I'/¹ Damit da> Schieberegister SR nur dann einen Scluebeiak' erhaltet' kann, wenn die Flanke eine Iniormanon enthalt, müsse:. die übrigen, zur halben Bit/ei; — wenn gleichnamig. Bits aufeinanderfolgen — erscheinenden Takt·: ^T gesperrt werden. Dies erfolgt durch ein.¹ \on einen·. Impulszähler /Z gesteuerte .Sperr·;· .Span: Gaue- (· 2. Dem Impulszahle;¹ IZ werde beispielsweise l2'-> Impulse pro Bitzeit eingegeber, er selbs; ist aber aiii 9blmpul.se — also auf etwa dreiviertel Bi;/ei: — begren/t. F.r wird vom ersten Schiebeuiki gestartet unci sperr' dann das Gatter Ci 2 so lange, bis er seiner. Endstand — den Zählerstand ^. — erreicht hat. Mi; Erreichen dieses F.ndstands wird dann die Sperre Sp air Gatter G 2 wieder geöffnet. Hierdurch wird jeder /i:r halben Bitzeit möglicherweise erscheinend·.: aber keine Information enthallende Takt unterdrück:, während /ur vollen Bitzeit stets wieder ein Schiebetakt passieren kann.The Bitiaki 'is recovered from the planks of the signals PlJ ^{arriving from the l.eseversta'ke 1 /.} This is done by an I \\ clusi · ODFR link G 1 with the dur. ί en ¹ \ educated ·, element VG delayed signals I '/ ¹ So that the shift register SR can only' get 'a lock when the flank contains an iniormanon, must :. the rest, half a bit / ei; - if of the same name. Bits one after the other - appearing clock ·: ^{T are} blocked. This is done through a. ¹ \ on a ·. Pulse counter / Z controlled .Lock ·; · .Span: Gaue- (· 2. The pulse number; ¹ IZ , for example, l2 '-> pulses per bit time are entered, but it is aiii 9blmpul.se - i.e. to about three-quarters Bi; / ei: - limit / t. Fr is started by the first sliding uiki and then the gate Ci 2 is blocked until it has reached its final reading - the counter reading ^. Mi; reaching this final reading is then blocked Sp air gate G 2 is reopened. As a result, every half the bit time may appear ·: but no information-containing cycle suppress: while a shift cycle can always happen again during the full bit time.

Die einzelnen Daten D können dem Schieberegister SR von links eingegeben und nach rechts geschoben werden, oder sie werden von rechts nach links geschoben, wie es in Fig.4 gestrichelt angedeutet ist. Diese Einrichtung ist besonders für Magnetkontokarten vorteilhaft, da beim »Lesen nach Schreiben^ die niederwertigen Bits und beim »Lesen beim Einzug« die * höherwertigen Bits zuerst empfangen werden. Da in den beiden vorgenannten Fällen die Kontokarte in verschiedenen Richtungen bewegt wird, was einer Invertierung der information entspricht, müssen dem Schieberegister im einen Falle die Originaldaten und im anderen Falle ^r die invertierten Daten zugeführt werden.The individual data D can be entered into the shift register SR from the left and shifted to the right, or they are shifted from right to left, as indicated by dashed lines in FIG. This facility is particularly advantageous for magnetic account cards, since the lower-order bits are received first when reading after writing, and the higher-order bits are received first when reading when drawing in. Since the account card is moved in different directions in the two above cases, corresponding to an inversion of the information, the shift register in the one case the original data and in the other case, the inverted data ^r must be supplied.

Zweckmäßigerweise ist dem Gatter C 2 ein Bitzähler nachgeschaltet, welcher auf die Bitzahl der in das Schieberegister SR ic /eichen aufzunehmenden Daten eingestelli ist. Fr zahl' die Schiebelakte mit und veranlaßt nach Ablauf di:i eingestellten Bit/.ahl die I !hergäbe der dann im Schieberegister enthaltenen Daten und gibi erst danai h den nächsten Schiebetakt frei.A bit counter is expediently connected downstream of the gate C 2 , which is set to the number of bits of the data to be recorded in the shift register SR ic / calibrate. For paying 'the Schiebel file with causing after di: i set bit / .ahl the I hergäbe then in the shift register and data contained gibi only danai h the next shift clock free!.

In vielen Fällen ist es zweckmäßig, wenn zwei oder mehrere Auf/eichniingsspui en parallel nebeneinander vorgesehen werden, um die Speicherkapazität besonders ¹Vi kiir/streckiiTcr Datenträgern zu erhöhen. In solchen Fallen Kai,: led.¹ Inlnrmation in eine entsprechende Anzahl w m G rupnen aiii !!(.-gliedert w erden (also /. Il iedes Bvte in zwei leiraden mn μ Bit I —4 und II:' ") - H). (U-rcp icde ihr·· eigene Spur erilhüli. Die l.rfindung sieh' dabei vor. da!', lur |cde Spur |c ein besonder!es Sv siePi v.tw ende! w ml, welches von denen Λι:;' ändern Spuren iinabharii'ii: arbeitet, solange dt" iJii'i-n i'j γ das Schieneregisie: SR eingegeben werden N₁K¹Ii erfolgter Aufnahme im Schieberegister SR jedoch werden ti,mn alle Gruppen des betreffenden /.eichen¹, air alien S\siemen gemeinschaftlich und gleichzeitig z. H dein Computer ( zugeführt. I herzu kann z. H. jede im Schieberegister SR angekommene Tetrade vom Bitzahler gesteuert in em Pufferr^gisier übertragen werden wi>nvt zugleich ein Rcadv-Fhpllop gesetzt wird, welche iie Tetrade als abholbereit meldet. Is --erhieibt dann eir, relativ weiter zeitlicher Spielraum (bis zu nahezu vie" Unzeiten), innerhalb dessen die andere 1 er.kle de- zweiten Sput ankommen und beide zum voiier /eichen vertu¹' dem Computer ( übergeben v. erden ko.::: ·ι\ In many cases it is useful if two or more recording / calibration tracks are provided in parallel next to one another in order to increase the storage capacity, especially of ¹ % of stretchable data carriers. In such cases Kai,: led. ¹ integration into a corresponding number of wm groups aiii !! ). (U-rcp icde your ·· own track erilhüli. The l.rfindung provide for. Da! ', Lur | cde track | c a special! Es Sv siePi v.tw ende! W ml, which of those Λι :; ' change tracks iinabharii'ii: works as long as dt "iJii'i-n i'j γ the rail register: SR entered N ₁ K ¹ Ii recorded in the shift register SR, however, ti, mn all groups of the / .eichen ^1, air alien S \ siemen jointly and simultaneously z. H fed to your computer (. I hither can,. H. each arrived in the shift register SR Tetrade are controlled by Bitzahler transferred em Pufferr ^ gisier wi> also nvt a Rcadv- Fhpllop is set, which reports iie tetrad as ready to be picked up. Is --this gives a relatively wide time margin (up to almost many times) within which the other 1 er.kle d e- second Sput arrive and both to voiier / calibrate vertu ¹ 'to the computer ( handed over from v. earth ko. ::: · ι \

/ur Svnchronisierung sieht die l.riuidung anstelle einer sehr aufwendigen Motorregelung vor den den Datenträger anfe'hfTidcr. M ¹^r ;\\\' einfachste und billigste Weise run einer festen Spannung zu betreiben. Dies bedeutet, daß die Ahlaufgeschwindigkeit besonder· kürzerer Da'enträge:· wie /B bei Magnetkern·, nar-ei"; i^! bestimmte: vorgegebenen Toleranzen schwanken kann analog tier in diese· lolcanzen schwankenden MoMrdrehzah: Die Synchronisierung wird dann erfinciungsgemab aaciurch erreicht, daß die Freouen/.en de- von einen". I aktgeneralor gesiek-nen Abiragetaktc ständig proportional /·■■- Anderuli:· der Nff'iordreh/ahi nach^-regei; ·.. . -JInstead of a very complex motor control, the synchronization provides for synchronization in front of the data carrier. M ¹ ^ r ; \\\ ' simplest and cheapest way to operate a fixed voltage. This means that the running speed of particularly shorter data: as / B in the case of a magnetic core, nar-ei "; i ^! Certain: specified tolerances can fluctuate analogously to the torque fluctuating in these tolerances: the synchronization is then achieved according to the invention that the Freouen / .en de- of one ". I aktgeneralor gesiek-nen Abiragetaktc constantly proportional / · ■■ - Anderuli: · der Nff'iordreh / ahi nach ^ -regei; · ... -J

Mierzu kann mrndestei^ eine mn dem M ,tor verbundene Taktscheibe Drehzahlimpulse liefe"·,, so daß aus der zeuitchen Differenz /wischt.> ii.ner· im.;! .fen vom Taktgenerator erzeugter Taktimpuisen S.-jnale gebildet werden können, welcne nach Integration die Regelspannung für den Oszillator des Taktgenerator¹· iietern. Dieser ist seinerseits so geschaltet, daß sich die Taktfrequenz proportional zu dem ihm zugeleiteten Strom verändert.In addition, a clock disk connected to the M, gate can deliver speed pulses, so that the clock pulse generated by the clock generator can be used to generate clock pulses, which, after integration, supply the control voltage for the oscillator of the clock generator ^1. This in turn is switched in such a way that the clock frequency changes proportionally to the current fed to it.

Ein Ausführungsbeispiel einer solchen Schaltung ist in F i g. 6 dargestellt und F i g. 7 zeigt ein impuisdiagramm der von dieser Schaltungsanordnung bewirkten Synchronisation in drei Varianten:An embodiment of such a circuit is shown in FIG. 6 and FIG. 7 shows a pulse diagram the synchronization effected by this circuit arrangement in three variants:

a) bestehende Synchronisation.a) existing synchronization.

b) Motortakte 7Mschneller als Abfragetakte undb) Motor cycles 7M faster than query cycles and

c) Abfragetakte TOschneller als die Motortakte TM. c) query cycles TO faster than the motor cycles TM.

Der Taktgenerator enthält einen Oszillator, der aus den Gattern GZ und C-4. sowie dem Widerstand R 4 und dem Kondensator C2 geschaltet ist. Die seine Frequenz bestimmenden Bauelemente R4 und C2 sind zweckmäßigerweise rest und so ausgelegt, daß die Grundfrequenz des Oszillators unterhalb der Sollfre-The clock generator contains an oscillator, which consists of the gates GZ and C-4. as well as the resistor R 4 and the capacitor C2 is connected. The components R4 and C2 , which determine its frequency, are expediently rest and designed so that the fundamental frequency of the oscillator is below the nominal frequency

qiicn/ einschließlich der vorgegebenen, vom Schwan kungsbereich des Motormkts TM abhängigen Toleranz liegt. Unter diese Grundfrequenz kann daher der Oszillator mil denselben Bauelementen R4. C'2 nicht geregelt werden.qiicn / including the specified tolerance depending on the fluctuation range of the motor market TM. The oscillator with the same components R4. C'2 cannot be regulated.

Der Oszillator gib! den Arbeitstakt TO und zugleich eine bestimmte Anzahl von Impulsen in einen Zahler ein. über weichen die Synchronisation dadurch durchgeführt wird, daß die Frequenz des Abfrageiakts TO derjenigen des Motort.ikls 7"V .ingepaß¹ wird Die Regelung des Oszillator^ erfoig¹ dadurch, daß dem Wt -Glied R 4, (2 vom Oper,iiions\ erstarker über den Widerstand R 5 und die I\ntkoppei':ngsdiodc P i inch· oder weniger Strom zugeführt wini. wobei mehr Strom eine Erhöhung und weniger Strom eine entsprechende KrnicdriL'iing de- Frequenz des Oszillators, also de¹· Abfragt: ikts 7"<Tu<.-*irki.The oscillator give! the work cycle TO and at the same time a certain number of pulses in a counter. the Motort.ikls is performed via soft synchronization in that the frequency of the Abfrageiakts those TO 7 "V .ingepaß ¹ ^ erfoig ^1, characterized in that the Wt -element R 4, (2 from Opera, iiions \ The control of the oscillator stronger via the resistor R 5 and the I \ ntkoppei ': ngsdiodc P i inch · or less current is supplied, with more current an increase and less current a corresponding KrnicdriL'iing de- frequency of the oscillator, so de ¹ · Queries: ikts 7 "<Tu <.- * irki.

Die mit dem Motor verbunden·., laktscheibe heler' den Motortakt ΓΜ. mit dcss·.η positiv er l-'lanke en Flipflop Ff) gesetzt wird Dc-sen Ausgang (.> geh: dabei auf logisch »0«. wodurcn die Sperre des Zahlet aufgehoben wird. Die Ausgange der Gatter Ci I und Ci 2 liegen auf »0" bzw. »1<· und sind d.nnit beide von: l.adckondensalor Cl über die Dioden I) 1 und I)? entkuppelt.The ·., Laktscheibe heler 'connected to the engine, the engine cycle ΓΜ. is set with dcss · .η positive he l-'lanke en flop Ff) Dc-sen output (> go.. while a logical "0" wodurcn the lock of give regular is canceled The outputs of the gates Ci I and Ci second are on »0" or »1 <· and are thus both decoupled from: 1. adapter capacitor Cl via diodes I) 1 and I)?

Während cinei halben Per:',-., jes Motoriakts 7'A' müssen nun im Zahler eine ües'.immte Anzahl uii Impulsen aus dem Oszillator eintreffen Wire; diesevorgegebene Zählerstand genau erreicht, dann lsi ein·, genaue Synchronisation /wischer. Motortak; 7Λ/ und Abfragetakt Ti) vorhanden. In diesem [-"all erscheint cn·.· Rückflanke von 7Λ/gleichzeitig nut dem Ruckseizsign;·! fur das Flipflop / ' 1 und die Ausgange der Gatter f< ! und Ci 2 und damn die Stromzuführung zum Osziliatn; bleiben unverändert (vgl. Diagramm a) in I i g. 7) Damit bleib! auch die Frequenz de··· Oszillators, aisu de-Abfragetakts TO unveränder; und genau synchron zur·! Motortakt TM so lange, bi- sich dessen liequen' verandcnDuring cinei half a per: ', -., Each motor act 7'A' must now arrive in the counter a certain number of uii impulses from the oscillator Wire; this specified counter reading has been reached exactly, then a ·, exact synchronization / wiper. Motortak; 7Λ / and query clock Ti) available. In this [- "all cn ·. · Trailing edge of 7Λ / appears simultaneously with the back signal; ·! For the flip-flop / '1 and the outputs of the gates f <! And Ci 2 and the power supply to the oscilloscope; remain unchanged (cf. Diagram a) in I i g. 7) This means that the frequency of the oscillator remains unchanged as a result of the query clock TO , and exactly synchronous with the motor clock TM as long as it changes

\ erringen sich nun inneriu.lt. üj Scnwankungsbi·- reich:. '!ic Motordreh/.ah! um. darm: die AolaulVe ichvisdigkcit des Datenträger-., dann erreich' deZähler seinen Fndstand schon vor der Rückflanke iW , Motortakts TM (vgl. Diagramm D) in -ig. 7). und das Flipflop wird über Reset IJ-'rückgesetzt. Dies na. zi:r Folge, daß der Ausgang des Gatter* C- 2 nach »(>■< gci-: und der Kondensator CI geladen wird. Dann: wird u:. Spannung am Verstärkerausgang verminder; und s,, dem Oszillator weniger Strom zugeführt, was wiederum eine Herabsetzung der Frequenz des Abfragetakts TO (und zugleich natürlich auch de^r dem Zähler /ugcfühiten Impulse) bewirkt.\ win now insideiu.lt. üj fluctuation range · - rich :. '! ic engine speed / .ah! around. Gut: the AolaulVe ichvisdigkcit of the data carrier., then the counter reaches its status before the trailing edge iW , motor clock TM (see diagram D) in -ig. 7). and the flip-flop is reset via Reset IJ- '. This na. Zi: r consequence that the output of the gate * C- 2 to »(> ■ <gci-: and the capacitor CI is charged. Then: the voltage at the amplifier output is reduced; and s ,, the oscillator supplied less power, which in turn causes a reduction in the frequency of the interrogation clock tO (and at the same time, of course, de ^r to the counter / ugcfühiten pulses).

Wird dagegen die Motordrehzahl höher, dann kommt die Rückflanke von TM schon an, während Q noch auf »0« liegt und vom Zähler noch kein Rücksetzsignal eingetroffen ist. Der Ausgang des Gatters G 1 geht dann --■if »1« und der Kondensator C \ wird geladen, was eine Erhöhung der ";■■"' "" Vcrstärkerausgang und If, on the other hand, the motor speed increases, the trailing edge of TM already arrives while Q is still at "0" and the counter has not yet received a reset signal. The output of the gate G 1 then goes - ■ if »1« and the capacitor C \ is charged, which increases the ";■■""""amplifier output and

damit infolge verstärkter Stromzufuhr zum Oszillator eine I ■ iiohung der Frequenz des Abfragetak's TO bewu I- t (vgl. Diagramm c) in F i g. 7).thus, as a result of the increased power supply to the oscillator, an increase in the frequency of the interrogation cycle TO deliberately (cf. diagram c) in FIG. 7).

In beiden Fallen ist es von besonderem Vorteil, dal.! die Abweichungen der Frequenz des Motortakts 7Λ/ von der des Abfragelakts TO /u ihnen direkt proportionale Spannlingsänderungen am Ausgang ties Opciationsverstiirkcrs auslösen. Sind die Frequenz unterschiede nur gering, dann ist auch die Zeitspanne zw ι seh; ■ .lev K Γι- kfhinke \ ι mi TSf und dem Rücksei/s· Una! \ou' Zahler nur entsprechend kurz und deinen'■ ;>rci heiid d¹ '\udenmg del Stromzufuhr zum Oszili.i :.ii -in; germi.¹. Ü!-'i großen Abweichungen dagegen ■. ergioßert sich auch im gleichen Ausmal.! die Änderung de: ' Kziliatorfrequenz K). Dies bewirkt eint fast iinimttelliare Korrektur der Synihronisation. die dann inncih.iil· weniger Butaktc. oll si hon nach einem einziu'ei· Hiilal·: wieder genau erreich', isi. Da andererseits die bei lesler Spannung am Motor iinNcrmei'lli.'hen Schwankungen seiner Drehzahl mein,iK zi: eine; nn.kariiiren Drehzahländerung führen konner,, sind .!ic 1 requenzabNveichungen von Fakt zu Iak! ^tCt-, nui so geringfügig, daß auch in ungünstigen Fällen mime' eine mit Sicherheit ausreichende Sn nenn > nisaiii.-n gewährleiste! ist und Abfrngefehle- ausge schlossen sindIn both cases it is of particular advantage that.! the deviations of the frequency of the motor cycle 7Λ / from that of the query cycle TO / u trigger changes in the clamping element directly proportional to them at the output of the option amplifier. If the frequency differences are only slight, then the time span is also between; ■ .lev K Γι- kfhinke \ ι mi TSf and the backside · Una! \ ou 'payer only correspondingly short and your'■;> rci heid d ¹ '\ udenmg del power supply to the oscili.i: .ii -in; germi. ^1st Ü! - 'i large deviations on the other hand. also poured out in the same coloring.! the change de: 'Kziliatorfrequenz K). This brings about an almost intrinsic correction of the synchronization. which then inncih.iil · less Butaktc. oll si hon after a single one · hiilal ·: reachable again exactly, isi. Since, on the other hand, the fluctuations in its speed when the voltage is at the motor iinNcrmei'lli.'hen my, iK zi: a; Nn.kariiiren speed changes can lead, are. ^ tCt-, nui so insignificant that even in unfavorable cases mime 'guarantees a certainly sufficient Sn nenn> nisaiii.-n! and query errors are excluded

Durch diese ständige, unverzögerte Anpassung der Oszillalorlrequenz k;.nn auch auf langstreckigen Daten Irakern eine langdaucrnde Informationsreihe abgelesen werdei ohne daß cmc Zerhackung in Blocks und zNvisc hengesi-haliete Synchronisieren·rollen und |ustiersignale eriorclerl'ch sind. Bei kurzstreckigen Dater.-trauern wie z. B. bei Magnetkontokarten dagegen wini ii:-- VerNvenciiing de- Phasenschrift überhaupt erst er üi'it'lich¹. In diesen Fallen wird eine optimal· Fer.icrsiche.rhei; uich bei stärkeren Verkantungen de Kontokarten beim Finzug erreicht, da selbst bei mehreren l'arallelspuren ein Versatz zu benachbarten /eichen (wi-: er bei tier üblichen Dauerstromschrif; ii ,ι', hi Spure;, bei Verkantungen möglich ist) mit Sicherheit ausgeschaltet ist. weil jede Spur unabhängig von der anderen abgefragt wird.Due to this constant, undelayed adaptation of the oscillatory frequency k; .nn a long series of information can be read even on long-distance Iraqi data without chopping up into blocks and synchronizing and adjusting signals being eriorclerl'ch. For short-distance Dater.-mourn such as B. in the case of magnetic account cards, on the other hand, wini ii: - VerNvenciiing de- phase writing in the first place is usually ¹ . In these cases an optimal · Fer.icrsiche.rhei; Uich achieved with stronger canting de account cards with Finzug, because even with several parallel lanes an offset to neighboring / calibrated (like: it with the usual continuous current writing; ii, ι ', hi lane; is possible with canting) with certainty switched off is. because each track is queried independently of the other.

Von besonderem Vorteil ist es auch, daß mit geringen Mitteln die Biitaktfrequen/ und damit die Bitdichte nach Belieben verändert werden kann, was z. B. durch eine einfache Änderung des Zählerendstands bewirkt weilen !■ am ! ·- können aber auch die laktscheiben des Mnior- einerseits und entsprechend die Auslegung de- R ι'Glieds R 4. C 2 am Oszillator verändert, ggls. auc! variabel ausgelegt werden.It is also of particular advantage that the bit clock frequencies / and thus the bit density can be changed at will with little means. B. caused by a simple change in the final meter reading dwell! ■ am! · - but the lact discs of the Mnior- on the one hand and accordingly the design of the R ι'Glieds R 4. C 2 on the oscillator can be changed, ggls. auc! can be designed variably.

Die erhnd'.ingsgemäße Svnchronisierung hat zum \ orteü. daß sie trotz weitestgehender I-ehlersicherhei! mit relativ billigen Bauteilen ermöglicht wird und auf die sehr teuere Einrichtung für cmc extrem konstante Motordrehzahl verzichtet werden kann, die — außer zur Synchronisation mit einer konstanten Abfragciakt-Frequenz — keinerlei Vorteile im Betrieb hat.Synchronization in accordance with the requirements has to \ orteü. that, in spite of the greatest possible degree of certainty! is made possible with relatively cheap components and on the very expensive device for cmc extremely constant engine speed can be dispensed with, which - except for synchronization with a constant polling frequency - has no advantages in operation.

Hierzu 3 BlattFor this purpose 3 sheets

Claims

Patent claims:

1. Circuit arrangement for reading out data recorded by means of phase writing by a Query cycle that is fed to the readout by a motor-operated feeder and motor clocks are derived from the motor, the query clocks on the read head with the Motor cycles, which are proportional to the retraction speed, through a synchronization circuit are synchronizable, characterized that the synchronization circuit drives the motor while the data carrier is being drawn in applied with a fixed voltage, and that the interrogation clocks of the read head from a clock generator are generated, the frequency of which depends on the engine speed and proportional to Change in the engine speed is readjusted.

2. Circuit arrangement according to claim!, Characterized characterized that at least one mild engine connected clock disk delivers speed pulses and from the time difference of the clock generator generated clock pulses and the speed pulses signals are formed, which after integration supply the control voltage for the oscillator of the clock generator.

3. Circuit arrangement according to claim 2, characterized in that the clock generator consists of two gates (G 3, G 4), a resistor (R 4) and a capacitor (C2) and which is dependent in its frequency on the current supplied to it oscillator which, at the same time as the query clock (TO) , enters a certain number of pulses into a counter which, when it reaches its final value, resets a flip-flop (FFi) set by the motor clock (TM) r> whose output (? see above via two gates (Gi , G 2) and an operational amplifier controls the frequency of the oscillator, so that the power supply to the oscillator remains unchanged when the set signal from the motor clock occurs at the same time as the reset signal ¹ from the counter, while when the return signal arrives later via the one gate (G 1) Increase and, if the reset signal arrives earlier, the voltage at the output of the operational amplifier is reduced via the other gate (G 2).

4. Circuit arrangement according to claim 3, characterized in that the flip-flop (FFX) is set by the positive flank des_Motortakts (TM) and its output Q is then at logic "0" while the counter lock is canceled, and thus the outputs of the gates ( G I ₁ G2) are on "0" or "I", whereby both of a charging capacitor (Ci) connected to the operational amplifier are decoupled via a diode (Di, D 2) each, while the charging capacitor (Ci) is decoupled when one changes Gate (Gl) is loaded to "1" and unloaded when the other gate (G 2) changes from "1" to "0".

5. Circuit arrangement according to claim 2, characterized in that the operational amplifier via a resistor (R 3) and a decoupling diode (D 3) receiving more or less current and thereby determining its frequency / fC element (R 4, C2) of the oscillator is designed in such a way that the basic frequency of the oscillator is below the setpoint frequency including the specified tolerance that is dependent on the fluctuation range of the motor cycle (TM).

6. Circuit arrangement according to one of claims I to 4, characterized in that the data belonging to a character are entered serially into a shift register (SR) and then collectively fetched for further evaluation.

7. Circuit arrangement according to claim 5, characterized in that the shift clocks of the shift register (SR) from the edges of the sense amplifier (L) arriving and delayed by an exclusive OR (G 1) with the by a delay element (' VG) Signals are recovered, with each shift clock after passing through a gate (G 2) starts a pulse counter (IZ) , which then acts as a lock (Sp) on the gates (G 2) until about three quarters of the bit time has elapsed, which then only acts on the following gates Sliding clock can happen.

8. Circuit arrangement according to claim 6, characterized in that the gate (G 2) is followed by a bit counter which is set to the bit number of the data to be recorded in the shift register (SR) per character and, after the set number of bits, the transfer of the respective shift register contents and only releases the next shift cycle after the transfer has taken place.

9. A circuit arrangement according to claim 8, characterized in that in the case of characters recorded in groups on several parallel tracks, a special system is used for each track which operates independently of the other systems during the input of the data into the shift register (SR) the transfer to the computer (C) from all systems takes place jointly and simultaneously.