DE2335847C3

DE2335847C3 - Circuit arrangement for the continuous display of the rate differences of the relatively slow clock frequency of a clock by comparison with a high normal frequency

Info

Publication number: DE2335847C3
Application number: DE19732335847
Authority: DE
Inventors: Anmelder Gleich
Original assignee: Münz, Siegfried, 7530 Pforzheim
Filing date: 1973-07-14
Publication date: 1977-07-07

Description

Die Erfindung betrifft eine Schaltungsanordnung zur fortlaufenden Anzeige der Gangunterschiede der relativ langsamen Taktfrequenz einer Uhr durch Vergleich mit einer Normalimpulsfolge hoher Frequenz unter Verwendung von Impulszählern mit Zähl- und Rückstelleingang, die gemäß dem Hauptpatent 22 43 631 dadurch gekennzeichnet ist, daß zwei gleiche, parallelgeschaltete Zählergruppen, deren Zähleingänge mit der Normalimpulsfolge angesteuert werden, diese in zwei phasen- und frequenzgleiche Rechteck-Impulsfolgen niedrigerer Freauenz herunterteilen, daß weiterhin den Rückstelleingängen der Zähiergruppen abwechselnd Impulse der zu messenden Impulsfolge zugeführt werden, so daß die heruntergeteilten Normalimpulsfolgen gegeneinander dadurch um den Gangunterschied phasenverschoben werden, daß die Rückstellung der Zähler jeweils vor dem Eintreffen des nächsten Normalimpulses am Zählergruppeneingang abgeschlossen ist, daß die zwei die Zählergruppen verlassenden Rechteckimpulsfolgen zur Messung und Anzeige des Gangunterschieds in ίο einem Gatter verglichen werden und an dessen Ausgang eine die Phasendifferenz der beiden Impulsfolgen enthaltende resultierende Impulsfolge auftritt.The invention relates to a circuit arrangement for the continuous display of the path differences of the relative slow clock frequency of a clock by comparison with a normal pulse train of high frequency using pulse counters with counting and reset inputs, which is characterized according to the main patent 22 43 631 in that two identical, parallel-connected Counter groups, the counter inputs of which are controlled with the normal pulse train, these in two phase and Divide equal-frequency square-wave pulse trains of lower frequency that continue to the reset inputs the counting groups are alternately fed pulses of the pulse train to be measured, so that the divided normal pulse sequences are thereby phase-shifted from one another by the path difference be that the resetting of the counter before the arrival of the next normal pulse on Counter group input is completed, that the two square pulse trains leaving the counter groups to measure and display the path difference in ίο be compared to a gate and on its Output a resulting pulse train containing the phase difference of the two pulse trains occurs.

Die durch eine solche Schaltungsanordnung angezeigte Abweichung enthält noch einen Beiwert, der der Schlaggeschwindigkeit des Meßobjekts zugeordnet ist.The deviation indicated by such a circuit arrangement also contains a coefficient, which is the Impact speed of the object to be measured is assigned.

Der Erfindung liegt die Aufgabe zugrunde, Meßwertfälschungen durch diesen Beiwert zu vermeiden und eine eichbare Anzeige für den Gangfehler zu erhalten.
Um eine eichbare Anzeige für die Abweichung vomThe invention is based on the object of avoiding falsification of measured values due to this coefficient and of obtaining a calibratable display for the gait error.
In order to have a calibratable display for the deviation from

ίο Nuil-Wert für Uhren verschiedener Schlaggeschwindigkeiten zu erhalten, ist es notwendig, entweder die Anzeigeempfindlichkeit des Instruments den verschiedenen Schlaggeschwindigkeiten anzupassen, oder die Gangfehler einer Anzahl von Uhrenschlägen auf eine gemeinsame Meßzeit zu projizieren.ίο Nuil value for clocks with different beat speeds It is necessary to either adjust the display sensitivity of the instrument to the various To adjust beat speeds, or the rate errors of a number of clock strikes on one project common measurement time.

Zur Zusammenfassung einer Anzahl von Uhrenschlägen sind Verfahren bekannt, die eine vorgewählte Anzahl von Uhrenschlagen auszahlen, und zwar in einem separaten Schlagzähler, wobei der 21citzähler mit dem ersten Uhrenschlag gestartet wird, dann aber gesperrt bleibt, bis die vorgewählte Zahl von Uhrenschlagen registriert ist; damit endet auch die Meßzeit. Die Sperrung ist erforderlich, damit der Zeitzähler nicht durch die weiteren in die Meßzeit fallenden Uhrenschläge stets aufs Neue gestartet wird. Dies Verfahren hat den Nachteil, daß es zunächst nur einen auf die jeweilige veränderliche Meßzeit bezogenen Gangfehler anzeigt. Da die Meßzeit aber durch die Schlagfrequenz der Uhr bestimmt wird, muß der Zähler an die Schlagfrequenz angepaßt werden, wenn er unabhängig davon sein soll.To summarize a number of clock strikes methods are known that a preselected The number of clock strikes is paid out in a separate strike counter, with the 21citz counter as well starts the first time the clock strikes, but then remains blocked until the preselected number of clock strikes is registered; this also ends the measuring time. The lock is necessary so that the timer does not is always restarted by the further clock strikes falling within the measuring time. This procedure has the disadvantage that it initially only shows a rate error related to the respective variable measuring time. However, since the measuring time is determined by the beat frequency of the clock, the counter must read the beat frequency adjusted if it is to be independent of it.

Ein anderes bekanntes Verfahren benützt eine gleichbleibende Sperrzeit, die in etwa der ebenfalls konstanten Meßzeit entspricht, wobei dann bei verschiedenen Schlagfrequenzen eine unterschiedliche Anzahl von Uhrenschlägen in die Meßzeit fällt. Der Beginn der Meßzeit wird durch einen ersten Uhrschlag markiert. Bei vorgehender Uhr z. B. stellt der zeitliche Abstand zwischen dem letzten Uhrenschlag in der Meßzeit und dem Ende der Meßzeit den aufgelaufenen, zu bestimmenden Gangfehler dar. Um diesen zu messen, wird mit dem letzten in die Meßzeit fallenden Uhrschlag ein Zeitmesser gestartet, der bis zum Ende der Meßzeit läuft. Die vorhergehenden Uhrenschläge werden in der vorgewählten Sperrzeit unterdrückt. Dieses letztere Verfahren vermeidet zwar die Notwendigkeit einer Anpassung des Zählers an die verschiedenen Schlaggeschwindigkeiten, hat jedoch den Nachteil, daß die Sperrzeit zwei sich widersprechenden Kriterien unterworfen ist. Einmal muß die Sperrzeit soviel kleiner als die theoretische Meßzeit (Normalzeit) sein, als die Größe des zu erwartenden Gangfehlers ausmacht. Andererseits darf aber die Differenz zur Meßzeit auch nicht so groß sein, daß eine schnell schwingende Uhr das Meßwerk noch vor dem Ende der Messung erneut auslöst. Dies bedeutet, daß bei der Messung von schnell schwingenden Werken, wie diese in zunehmendem Maße in Gebrauch kommen, der Meßbereich immer mehr eingeschränkt wird.Another known method uses a constant blocking time, which is roughly the same as corresponds to a constant measuring time, with different beat frequencies then being different Number of clock strikes falls within the measuring time. The beginning of the measuring time is indicated by a first clock strike marked. With a preceding clock z. B. represents the time interval between the last stroke of the clock in the Measuring time and the end of the measuring time represent the accumulated, to be determined gait error. To measure this, a timer is started with the last clock that falls within the measuring time, which continues until the end of the measuring time running. The previous clock strikes are suppressed in the preselected locking time. This latter Although this method avoids the need to adapt the counter to the different impact speeds, has the disadvantage, however, that the blocking period is subject to two contradicting criteria is. On the one hand, the blocking time must be so much smaller than the theoretical measuring time (normal time) than the The size of the expected gait error. On the other hand, the difference to the measurement time may also be not be so big that a fast oscillating watch will restart the measuring mechanism before the end of the measurement triggers. This means that when measuring rapidly oscillating works like this one in increasing Dimensions come into use, the measuring range is restricted more and more.

Zur Lösung der Aufgabe wird von der Tatsache ausgegangen, daß die nach dem Hauptpatent kontinuierlich rückgestellten Impulsreihen, bevor sie in einer Gatterschaltung verglichen werden, jede für sich während eines gegenüber der Frequenz der zu prüfenden Impulse großen Zeitabschnittes, z. B. 1 Sekunde, um den Gangfehler der in diesem Zeitabschnitt auftretenden Uhrenschjüge gegenüber der Normalzeit verstimmt ist. Um die Gangfehler der Uhren nun auf eine bestimmte gleichbleibende Meßzeit zu projizieren, ist es erfindungsgemäß lediglich erforderlich, daß die Frequenz der beiden kontinuierlich zurückgestellten Normalfrequenz-lmpulsrcihen, die jede für sich während eines gegenüber der Frequenz der zu prüfenden Unrenschlagfolgc großen Zeitabschnitts um den in diesem Zeitabschnitt auflaufenden Gangfehler gegenüber der Normalzeit verstimmt ist, in einem Frequenteiler auf eine der gewünschten Meßzeit gleiche Größe herabgesetzt wird, so daß die resultierende Impulsperiode die Summe aus der Meßzeit und dem in der Meßzeit aufgelaufenen Gangfehler der Uhrenschlagfolge darstellt. Die durch das Teilverhiillnis gegebene theoretische Meßzeit ist also um den Gangfehler verstimmt. Der Vorteil dieser Maßnahme liegt darin, daß der Teilfaktor nicht mehr von der Uhrenschlagfrequenz, sondern von dem Verhältnis der Normalfrequenz zur Meßzeit abhängt.To solve the problem, it is assumed that according to the main patent reset pulse series before they are compared in a gate circuit, each for itself during a period of time that is large compared to the frequency of the pulses to be tested, e.g. B. 1 Second to the rate error of the watch movements occurring in this time period compared to the Normal time is out of tune. In order to reduce the rate errors of the clocks to a certain constant measuring time project, it is only necessary according to the invention that the frequency of the two is continuous reset normal frequency pulse trains, each for itself during one opposite the frequency of the To be checked in a large period of time about the error occurring in this period of time is out of tune with respect to the normal time, in a frequency divider to one of the desired measuring time Size is reduced so that the resulting pulse period is the sum of the measurement time and the in represents the accumulated rate error of the clock stroke sequence during the measuring time. The by the partial ratio the given theoretical measuring time is therefore out of tune by the rate error. The advantage of this measure lies in the fact that the partial factor no longer depends on the clock beat frequency, but on the ratio of the Normal frequency depends on the measurement time.

Die niedrige Impulsfolge kann in eine Schaltungsanordnung gemäß dem Hauptpatent eingegeben oder entweder durch ein Meßinstrument oder durch Auszählen der dort erscheinenden Differenzimpulse durch einen Zähler angezeigt werden.The low pulse train can be entered or in a circuit arrangement according to the main patent either by a measuring instrument or by counting the difference pulses appearing there a counter can be displayed.

Bei Verwendung dieser Schaltungsanordnung kann die Meßzeit noch grundsätzlich verschiedene Phasenanlagen zur Uhrcnschlagfolge haben. Daraus folgt, daß innerhalb einer Meßzeit η oder auch nur n-1 Uhrenschläge erfolgt sein können. Ist die Meßzeit gegenüber der Uhrenschlagperiode groß, so ist dieser Fehler vernacnlässigbar.When using this circuit arrangement, the measuring time can basically have different phase systems for the clock strike sequence. It follows from this that within a measuring time η or only n- 1 clock strikes can have occurred. If the measuring time is long compared to the clock striking period, this error is negligible.

Bei der Wahl von kleineren Meßzeiten ist es aber angebracht, die Meßzeit mit einem Uhrenschlag beginnen zu lassen. Dies kann durch eine Vergleichsschaltung bewirkt werden, der als Kriterien die Uhrenschlagfolge und der Beginn (Anstieg des Rechtekkes) der Meßzeit eingegeben werden, die den Meßbereichteiler bei Eintreffen des nächsten Uhrenschlages rückstellt, falls die Phasenlage gegenüber der Uhrenschlagfolge verschoben sein sollte.When choosing shorter measuring times, however, it is advisable to set the measuring time with the stroke of a clock begin to let. This can be brought about by a comparison circuit that uses the as criteria Clock strike sequence and the beginning (increase of the rectangle) of the measuring time can be entered, which the Resets the measuring range divider when the next clock strike arrives if the phase position is opposite to the Clock striking sequence should be postponed.

Die Zeichnung zeigt beispielsweise schematisch eine Schaltunganordnung der Erfindung und einige Impulsfolgen, und zwar zeigtThe drawing shows, for example, schematically a circuit arrangement of the invention and some pulse trains, namely shows

I'i g. 1 die SchaltunganordniingundI'i g. 1 the circuit arrangement and

Fig. 2(1,2,3,4) die Impulsfolgen.Fig. 2 (1,2,3,4) the pulse trains.

Nach dieser Schaltungsanordnung steuert der Normalfrequenzgenerator a den Frequenzteiler b, dessen Ausgangsfrequenz, z.B. 120Hz beträgt. Über den Rückstelleingang R\ wird die zu prüfende Uhrenschlagfolge zugeführt, die gleichzeitig auch in die Vergleichsschaltung D eingegeben wird. Der Meßbereichteiler c ist mit einem Eingang mit b verbunden und mit seinem Rückstelleingang mit dem Ausgang der Vergleichsschaltung D. Wie oben erläutert, erscheint dann am Ausgang E des Meßbereichteilcrs c bei einem Teil verhältnis 120 : I eine Frequenz mit der Periode von einer Sekunde, die um die in dieser Zeit angesammelten Gangfehler gegenüber der Nomalfrequenz differiert.According to this circuit arrangement, the standard frequency generator a controls the frequency divider b, the output frequency of which is 120 Hz, for example. The clock pulse sequence to be tested is fed via the reset input R \ , which is also input into the comparison circuit D at the same time. The measuring range divider c is connected to one input with b and its reset input to the output of the comparison circuit D. As explained above, then appears at the output E of the measuring range divider c at a part ratio 120: I a frequency with the period of one second, the differs by the rate errors accumulated during this time compared to the nominal frequency.

Soll zur Anzeige des Ganges eine Zählereinrichtung mit Ziffernanzeige benützt werden, so ist es vorteilhaft, die Meßgröße zunäehst in eine Anordnung gemäß der früheren Anmeldung einzugeben und erst daran den Zähler anzuschließen.If a counter device with a numeric display is to be used to display the gear, it is advantageous to enter the measured variable first in an arrangement according to the earlier application and only then the Connect the counter.

Es ergeben sich dann folgende Vorteile:The following advantages then result:

Die Anordnung enthält an den Gatterausgängen getrennt nach Vor- oder Nachgang Fehlerrechtecke, wobei jedes einzelne Rechteck den Gangfehler pro Zeiteinheit ausdrückt. Es kann deshalb durch Auszählen eines oder mehrerer Rechtecke die Anzeigegröße vervielfacht werden. Da außerdem ein festes Kriterium bezüglich Vor- oder Nachgang durch die getrennten Gatterausgänge besteht, kann der Zähler für beide Gangrichtungen als Vorwärtszähler ausgestattet sein, folglich der gleiche Zähler verwendet werden, wobei die + - und --Anzeige getrennt aus den Gattern entnommen wird. Außerdem braucht die Zählerkapazität nur für die Größe der Gangdifferenz ausgelegt sein.The arrangement contains error rectangles at the gate outputs, separated according to the preceding or following, with each individual rectangle expressing the gait error per unit of time. The display size can therefore be multiplied by counting one or more rectangles. Since there is also a fixed criterion with regard to the preceding or following through the separate gate outputs, the counter can be equipped as an up counter for both gear directions, consequently the same counter can be used, with the + - and - display being taken separately from the gates. In addition, the counter capacity only needs to be designed for the size of the rate difference.

In Fig. 2 sind die zur Erläuterung der Funktion notwendigen Diagramme der Anordnung nach Fig. 1 über der Zeitachse aufgetragen. Die Reihe I zeigt eine Anzahl der betreffenden Uhrensignale die bei R\ in Fig. I eingegeben werden. Diese Signale sind gegenüber der Normalzeit beschleunigt, die Uhr geht vor. Die Reihe 2 zeigt eine Anzahl der nicht verstimmten Normalzeit am Ausgang des Zählers b(F\ g. 1).In FIG. 2, the diagrams of the arrangement according to FIG. 1 necessary to explain the function are plotted over the time axis. Row I shows a number of the relevant clock signals which are entered at R \ in FIG. These signals are faster than normal time, the clock goes ahead. Row 2 shows a number of normal times that have not been detuned at the output of counter b ( FIG. 1).

Die Reihe 3 zeigt dieselbe Reihe nach der kontinuierlichen Rückstellung durch die Uhrensignalc.Row 3 shows the same row after the continuous reset by the clock signalsc.

Reihe 4 zeigt eine Periode des Ausgangs Ein Fig. 1, die einer Meßzeitperiode entspricht und gegenüber der Normalreihe 2 gemäß der rückgestellten Reihe 3 ebenfalls verkürzt ist, folglich die Summe der innerhalb der Meßperiode aufgelaufenen Fehler (Vorgang) enthält.Row 4 shows a period of the output Ein Fig. 1, which corresponds to a measuring time period and compared to the normal series 2 according to the reset series 3 is also shortened, consequently the sum of the errors that have accrued within the measurement period (process) contains.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1.Circuit arrangement for the continuous display of the rate differences of the relatively slow clock frequency by comparison with a normal pulse train of high frequency using pulse counters with counting and reset inputs, in which two identical counter groups connected in parallel, whose counting inputs are controlled with the normal pulse train, split them into two Subdivide phase and frequency equal square-wave pulse trains of lower frequency, in which the reset inputs of the counting groups are alternately supplied with pulses from the pulse train to be measured, so that the divided normal pulse trains are phase-shifted by the difference in phase, at which the counter is reset before arrival of the next normal pulse at the counter group input is completed, and in which the two square pulse trains leaving the counter groups are compared in a gate for measuring and displaying the path difference and on the output of which is a resulting pulse train containing the phase difference of the two pulse trains (Patent 22 43 631), characterized in that the frequency of the two continuously reset normal frequency pulse trains, each of which is applied during a large time segment compared to the frequency of the clock pulse train to be tested The rate fire that accumulates in this period of time is out of tune with the normal time, is reduced in a frequency divider (measuring range divider c) to a value equal to the desired measuring time, so that the resulting pulse period represents the sum of the measuring time and the rate error of the clock stroke sequence that has accrued during the measuring time.

2. Circuit arrangement according to claim 1, characterized by a comparison circuit (D) which resets the measuring range divider (c) he \ occurrence of a phase shift between the beginning of the rectangle of the measuring time and the arrival of the first clock strike at the second clock strike.

3. Circuit arrangement according to claim 1 or 2, characterized in that a normal frequency pulse generator (fine frequency divider ^ controls, the output frequency of which is given to a measuring range divider (c) , while the clock beat sequence to be tested (R \) the reset input of the frequency divider (b) and a comparison circuit (D) is entered, which also flies at the reset input (R ₂ ) of the measuring range divider.