DE2329915A1 - SEMICONDUCTOR ARRANGEMENT WITH SCHOTTKY TRANSITION AND PROCESS FOR THEIR PRODUCTION - Google Patents

SEMICONDUCTOR ARRANGEMENT WITH SCHOTTKY TRANSITION AND PROCESS FOR THEIR PRODUCTION

Info

Publication number
DE2329915A1
DE2329915A1 DE19732329915 DE2329915A DE2329915A1 DE 2329915 A1 DE2329915 A1 DE 2329915A1 DE 19732329915 DE19732329915 DE 19732329915 DE 2329915 A DE2329915 A DE 2329915A DE 2329915 A1 DE2329915 A1 DE 2329915A1
Authority
DE
Germany
Prior art keywords
layer
metal
semiconductor
area
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19732329915
Other languages
German (de)
Inventor
Frits Landheer
Hermanus Josephus Henr Wilting
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2329915A1 publication Critical patent/DE2329915A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes

Description

PHN.6386. Va/EVH. PHN.6386 . Va / EVH.

GÜNTHER M. DAVfDGÜNTHER M. DAVfD

Anmelder: N.V.f.-i.L:.·: ι,Ιυ.ΛΑ.κί'^ίΡΑδΑ
Akte·. PHK- 6386
Applicant: NVf-iL:. ·: Ι, Ιυ.ΛΑ.κί '^ ίΡΑδΑ
File·. PHK- 6386

Anmeldung vom» 8. Juni 1973Registration dated »June 8, 1973

Halbleiteranordnung mit Schottky-Uebergang und Verfahren zu deren Herstellung.Semiconductor arrangement with Schottky junction and method for their production.

Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem gleichrichtenden Metall-Halbleiter-Uebergang mit einem Halbleiterkörper mit einem an eine Oberfläche grenzenden Gebiet von einem ersten Leitfähigkeitstyp und mit mindestens einer auf der Oberfläche dieses Gebietes angebrachten ersten Metallschicht und einer auf der ersten Metallschicht angebrachten zweiten Metallschicht aus einem anderen Metall, die nicht mit dem Halbleitermaterial in Berührung ist, wobei die Metalle der ersten und der zweiten Metallschicht beide mit dem Halbleitermaterial des genannten Gebietes einen gleichrichtenden Uebergang bilden können.The invention relates to a semiconductor arrangement with a rectifying metal-semiconductor junction a semiconductor body with a region adjoining a surface of a first conductivity type and with at least a first metal layer applied to the surface of this area and a second metal layer made of a different metal and applied to the first metal layer, the is not in contact with the semiconductor material, the metals of the first and second metal layers both having can form a rectifying junction of the semiconductor material of the area mentioned.

309883/0986309883/0986

- 2 - PHN,6386.- 2 - PHN, 6386.

Weiterhin bezieht sich die Erfindung auf ein Verfahren zur Herstellung dieser Anordnung,The invention also relates to a method for producing this arrangement,

Anordnungen der beschriebenen Art sind z.B. aus der deutschen Offenlegungsschrift 1.564,870 bekannt.Arrangements of the type described are known, for example, from German Offenlegungsschrift 1,564,870.

Gleichrichtende Metall-Halbleiter-Uebergänge, die meistens als Schottky-UebergBnge bezeichnet werden, werden in der Halbleitertechnik z.B. als Diode vielfach für Schaltzwecke verwendet, bei denen eine hohe Schaltgeschwindigkeit erforderlich ist. Diese hohe Schaltgeschwindigkeit ergibt sich bei einem Schottky-Uebergang u.a. dadurch, dass, weil MajoritätsladungstrSger verwendet werden, die gespeicherte Ladung in einem Schottky-Uebergang besonders gering und insbesondere viel geringer als in einem pn-Uebergang ist.Rectifying metal-semiconductor junctions that are usually referred to as Schottky transitions In semiconductor technology, e.g. as a diode, it is often used for switching purposes that require a high switching speed is required. This high switching speed results from a Schottky transition, among other things, because Majority charge carriers are used, the saved Charge in a Schottky junction is particularly low and, in particular, much lower than in a pn junction.

Im allgemeinen ist es dabei wünschenswert, dass der Leckstrom bei Polarisierung in der Sperrichtung des Schottky-Uebergangs möglichst niedrig ist.In general, it is desirable that the leakage current when polarized in the reverse direction of the Schottky junction is as low as possible.

Um dies zu erreichen, kann ein Metall-Halbleiter-Uebergang mit einer möglichst grossen Höhe der Barriere benutzt werden. Unter der Höhe der Barriere eines Schottky-Uebergangs ist der Bandabstand zwischen dem Permlniveau und dem Leitungsband an der GrenzflBche zwischen dem Metall und dem Halbleitermaterial zu verstehen.To achieve this, a metal-semiconductor junction with the greatest possible height of the barrier can be used to be used. Below the height of the barrier of a Schottky junction is the band gap between the Perml level and to understand the conduction band at the interface between the metal and the semiconductor material.

Ein derartiger Schottky-Uebergang mit sehr hoher Barriere (0,80 - 0,82 eV) wird z.B. zwischen Platinsilicid und η-leitendem Silicium gebildet. Die Technologie zur Herstellung eines derartigen Uebergangs ist jedoch verhBltnismSssig verwickelt. So sind z.B. mindestens zwei AufdampfschritteSuch a Schottky junction with a very high barrier (0.80-0.82 eV) is, for example, between platinum silicide and η-conductive silicon is formed. However, the technology to make such a junction is relative involved. For example, there are at least two evaporation steps

3 0 9 S P . ! 0 9 $3 0 9 S P. ! 0 9 $

- 3 - PHN.6386.- 3 - PHN.6386.

erforderlich, wobei zwischen den beiden Aufdampfschritten eine Behandlung auseerhalb des Vakuums stattfinden muss. Weiter ist Platin ein sehr kostspieliges Material. Andere Metalle oder Legierungen, die in bezug auf Silicium ebenfalls eine Barrierenhöhe von 0,80 eV oder mehr aufweisen, sind selten und weisen mehrere Nachteile auf, wie z.B. Gold, das gegen hohe Temperaturen schlecht bestfindig ist und oft technologische Nachteile hat, insbesondere in Vereinigung mit Aluminium ("purple plaque"),oder, insbesondere bei Anwendung in integrierten Schaltungen, durch seine schlechte Haftung an Siliciumdioxyd.required, with between the two evaporation steps a treatment has to take place outside the vacuum. Platinum is also a very expensive material. Other metals or alloys that are used in relation to silicon as well have a barrier height of 0.80 eV or more rare and have several disadvantages, such as gold, which is difficult to find against high temperatures and often has technological disadvantages, especially in combination with aluminum ("purple plaque"), or, especially when used in integrated circuits, due to its poor adhesion to silicon dioxide.

Die Erfindung bezweckt u.a., eine Halbleiteranordnung mit einem gleichrichtenden Metall-Halbleiter-Uebergang mit grosser Barrierenhöhe unter Verwendung einer einfachen Technologie zu schaffen, bei der verhSltnismSsaig wenig kostspielige Metalle verwendet werden können.The invention aims, inter alia, to provide a semiconductor device with a rectifying metal-semiconductor junction high barrier height using a simple To create technology with which relatively little expensive metals can be used.

Nach der Erfindung ist eine Halbleiteranordnung mit einem gleichrichtenden Metall-Halbleiter-Uebergang der eingangs beschriebenen Art dadurch gekennzeichnete dass die Barrierenhöhe des Uebergangs zwischen der ersten Metallschicht und dem genannten Gebiet grosser als die Barrierenhöhe 1st, die jedes der genannten Metalle für sich in bezug auf das Halbleitermaterial des erwähnten Gebietes aufweisen würde.According to the invention, a semiconductor device with a rectifying metal-semiconductor junction is the Type described at the outset characterized in that the The barrier height of the transition between the first metal layer and the area mentioned is greater than the barrier height, which each of the metals mentioned would have for itself with respect to the semiconductor material of the mentioned field.

Die Erfindung gründet sich u.a. auf die Erkenntnis, dass es sich überraschenderweise al« möglich erwiesen hat, Schottky-Uebergänge mit sehr grosser Barrierenhöhe dadurch herzustellen, dass auf einem Halbleitermaterial wenigstens zwei aufeinander liegende Metallschichten angebracht werden,The invention is based, among other things, on the knowledge that, surprisingly, it has been shown to be possible to create Schottky junctions with a very high barrier height to produce that at least two metal layers lying one on top of the other are applied to a semiconductor material,

309883/0986309883/0986

- if - PHN.6386.- if - PHN.6386.

die je für sich mit dem Halbleitennaterial nur einen Schottky-Uebergang bilden können, dessen BarrierenhBhe niedriger als die der Diode nach der Erfindung ist. Diese Erscheinung lSsst sich noch nicht völlig erklSren. Vorzugsweise weist das erste Metall eine niedrigere Barrierenhöhe in bezug auf das genannte Gebiet, als das zweite Metall auf«each of which only has a Schottky junction with the semiconductor material can form whose barrier height is lower than that is the diode according to the invention. This phenomenon cannot yet be fully explained. Preferably has the first metal has a lower barrier height with respect to it on the mentioned area, as the second metal on "

In der Praxis wurde gefunden, dass for diesen Zweck die Metalle Nickel und Aluminium in Vereinigung mit n-leitendem Silicium als Halbleitermaterial besonders geeignet sind. So wird dadurch, dass auf geeignete Weise auf einer n-leitenden SiliciumoberflSche eine Nickelschicht und auf dieser Schicht eine Aluminiumschicht angebracht wird, an der Nickel-Silicium-Grenzflache eine Schottky-Barriere von etwa 0,85 bis 0,86 eV auf reproduzierbare Weise erhalten, obgleich die Barrierenhöhe zwischen η-leitendem Silicium und Nickel und die Barrierenhöhe zwischen η-leitendem Silicium und Aluminium beide erheblich niedriger als 0,85 β V liegen« Die beiden Metalle lassen sich überdies sehr leicht bearbeiten und insbesondere atzen und sind billig. Eine andere brauchbare Kombination ist eine kombinierte Schicht aus Kobalt mit darauf Aluminium. Kobalt an sich bildet eine Barriere von 0,64 eV mit n-Silicium, während die Kombinationsschicht eine Barriere von 0,90 eV bildet.In practice it has been found that for this purpose the metals nickel and aluminum in combination with n-conducting Silicon are particularly suitable as a semiconductor material. So by doing that in a suitable manner on an n-type Silicon surface a nickel layer and on this layer an aluminum layer is applied at the nickel-silicon interface a Schottky barrier of about 0.85 to 0.86 eV obtained in a reproducible manner, albeit the barrier height between η-conductive silicon and nickel and the barrier height between η-conductive silicon and aluminum both are considerably lower than 0.85 β V «The two metals are also very easy to machine and especially etch and are cheap. Another useful combination is a combined layer of cobalt with on it aluminum. Cobalt itself forms a barrier of 0.64 eV with n-silicon, while the combination layer forms a barrier of 0.90 eV.

Um dieses Ergebnis zu erzielen, werden nach der Erfindung auf der Oberfläche eines Halbleitergebietes von einem ersten Leitfähigkeitstyp nacheinander die beiden Metallschichten angebracht, wonach das Ganze einer wärmebehandlung bei einer Temperatur von mindestens 400eG unterworfen wird« Ein besondersTo achieve this result, according to the invention, the two metal layers are applied one after the other to the surface of a semiconductor region of a first conductivity type, after which the whole is subjected to a heat treatment at a temperature of at least 400 e G «A special

309883/0986309883/0986

- 5 * PHN.63S6.- 5 * PHN.63S6.

günstiges Ergebnis wird dabei erzielt, wenn auf einem η-leitenden Silieiumgebiet zunächst eine Nickelschicht angebracht wird, wonach auf dieser Nickel schicht eine Aluminium·· schicht angebracht wird. Die Wärmebehandlung findet vorzugsweise bei einer Temperatur von mindestens hOO'C und höchstens 577"C (der eutektischen Temperatur von Al-Si) und vorzugsweise bei nahezu 5OO°C, z,B, in Stickstoff, statt» Ohne diese Wärmebehandlung oder bei Wärmebehandlungen, die bei erheblich niedrigeren Temperaturen durchgeführt werden, wird eine Barrierenhöhe gleich der von Nickel, also von etwa 0,66 eV, erhalten.A favorable result is achieved if a nickel layer is first applied to an η-conductive silicon area, after which an aluminum layer is applied to this nickel layer. The heat treatment takes place preferably at a temperature of at least 100'C and at most 577 "C (the eutectic temperature of Al-Si) and preferably at almost 500 ° C, e.g. in nitrogen» Without this heat treatment or with heat treatments, which are carried out at considerably lower temperatures, a barrier height equal to that of nickel, i.e. about 0.66 eV, is obtained.

Bin sehr günstiges Ergebnis wird erzielt, wenn die erste Schicht eine Dicke von praktisch 0,1 /um und die Aluminiumschicht eine Dicke von praktisch 1/um aufweist.A very favorable result is achieved if the first layer has a thickness of practically 0.1 μm and the aluminum layer has a thickness of practically 1 / µm.

Obgleich zunSchst das Nickel aufgedampft, dann das Substrat auf der Aufdampfanlage entfernt und anschliessend in einem zweiten Aufdampfschritt das Aluminium aufgedampft werden kann, werden vorzugsweise die beiden Metallschichten nacheinander in einem einzigen Aufdampfschritt angebracht, wobei nach dem Aufdampfen der ersten Schicht und vor dem Aufdampfen der zweiten Schicht das Substrat nicht aus der Aufdampfanlage entfernt wird.Although the nickel is first vapor-deposited, then the substrate can be removed on the vapor-deposition system and then the aluminum can be vapor-deposited in a second vapor-deposition step, the two metal layers are preferably applied one after the other in a single vapor-deposition step, with after the vapor-deposition of the first layer and before the vapor-deposition of the second Layer the substrate is not removed from the vapor deposition system.

Schottky-UebergSnge mit hoher Barriere eignen sich besonders gut zur Anwendung ale Gate-Elektrode in einem Feldeffekttransistor. Daher ist eine Weiterbildung der Erfindung dadurch gekennzeichnet, dass der Metall-Halbleiter-Kontakt eine Gate-Elektrode eines Feldeffekttransistors bildet, wob·! das genannte Gebiet aus einer epitaktischen Schottky transitions with a high barrier are particularly suitable for use as a gate electrode in a field effect transistor. Therefore, a further development of the invention is characterized in that the metal-semiconductor contact forms a gate electrode of a field effect transistor, where ·! the said area from an epitaxial

309883/0986309883/0986

- 6 - PHN.6386.- 6 - PHN.6386.

Schicht besteht, die auf einem Substrat vom entgegengesetzten Leitfähigkeitstyp angebracht ist.Layer made on a substrate of the opposite conductivity type.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigernSome embodiments of the invention are shown in the drawing and are described in more detail below. Show it

Fig. 1 bis 5 schematisch im Querschnitt eine Anordnung nach der Erfindung in aufeinanderfolgenden Herstellungsstufen,Fig. 1 to 5 schematically in cross section an arrangement according to the invention in successive manufacturing stages,

Fig. 6 schematisch eine Draufsicht auf eine andere Anordnung nach der Erfindung, 6 schematically shows a plan view of another arrangement according to the invention,

Fig. 7 schematisch im Querschnitt längs der Linie VII-VII die Anordnung nach Fig. 6, undFig. 7 shows schematically in cross section along the line VII-VII the arrangement according to Fig. 6, and

Fig. 8 bis 10 schematisch im Querschnitt aufeinanderfolgende Stufen der Herstellung der Anordnung nach den Fig. 6 und 7*FIGS. 8 to 10 show, schematically in cross section, successive stages in the production of the arrangement according to FIG. 6 and 7 *

Die Figuren sind schematisch und nicht maestäblich gezeichnet« Entsprechende Teile sind in den Figuren in allgemeinen mit den gleichen Bezugsaifftrn bezeichnet. Die Umrisse ▼on Metallschichten sind in Fig. 6 mit einer gestrichelten Linie angedeutet«The figures are schematic and not to scale Corresponding parts are generally designated by the same reference numbers in the figures. The Outlines ▼ on metal layers are shown in Fig. 6 with a dashed line Line indicated "

Fig« 5 zeigt scheaatisch im Querschnitt eine Halbleiteranordnung nach der Erfindung« in diesem Beispiel eine Schottky-Diode. Die Anordnung enthält einen Halbleiterkörper 1 aus Silicium mit einem an ein· Oberfläche 2 grenzenden n-le it enden Gebiet 3 und alt einer auf der Oberfläche 2 dieses Gebiet·· 3 angebrachten ersten Metallschicht k aus Nickel mit einer Dick· τοη praktisch 0,1 ,um und einer auf dieser ersten Metallschicht h angebrachten zweiten Metallschicht 5 aus Aluminium alt einer Dick· τ·η praktisch 1 ,um, di· nichtFig. 5 shows schematically in cross section a semiconductor device according to the invention, in this example a Schottky diode. The arrangement contains a semiconductor body 1 made of silicon with an n-conductor region 3 adjoining a surface 2 and a first metal layer k made of nickel with a thickness of practically 0.1, which is applied to the surface 2 of this region 3 .mu.m and a second metal layer 5 made of aluminum applied to this first metal layer h with a thickness τ · η practically 1 .mu.m, di · not

309883/0986309883/0986

- 7 - PHN.6386.- 7 - PHN.6386.

mit dem Silicium in Berührung ist. Das Gebiet 3 ist in diesem Beispiel ein 10 /tun dicke epitaktische Schicht mit einem spezifischen Widerstand von 2 n.cm, die auf einem Substrat 6 aus η-leitendem Silicium mit einem spezifischen Widerstand von 0,01 n.cm angewachsen ist. Die Schicht 5 und das Substrat 6 sind mit Hilfe von Elektrodenschichten und 8, z.B. aus Gold, kontaktiert.is in contact with the silicon. Area 3 is in this example a 10 / do thick epitaxial layer with a resistivity of 2 n.cm on a Substrate 6 made of η-conductive silicon with a specific resistance of 0.01 n.cm has grown. Layer 5 and the substrate 6 are contacted by means of electrode layers 8 and 8, for example made of gold.

Die Schichten h und 3 bilden einen gleichrichtenden Metall-Halbleiter-Uebergang (Schottky-Uebergang) mit einer Barrierenhöhe von 0,86 eV. Diese Höhe ist grosser als die der Barriere, die jedes der Metalle Nickel und Aluminium für sich mit der Schicht 3 bilden kann· Diese Barrierenhöhen betragen nämlich für Nickel 0,66 eV und für Aluminum 0,71 eV.Layers h and 3 form a rectifying metal-semiconductor junction (Schottky junction) with a barrier height of 0.86 eV. This height is greater than that of the barrier that each of the metals nickel and aluminum can form for itself with the layer 3. These barrier heights are namely 0.66 eV for nickel and 0.71 eV for aluminum.

Die Schottky-Diode nach Fig. 5 kann z.B. auf folgende Weise hergestellt werden. Auf einem Substrat 6 aus n-leitendem Silicium mit einem spezifischen Widerstand von 0,01 n.cm wird auf übliche Weise eine epitaktische Schicht 3 mit einer Dicke von 10 ivaa und einem spezifischen Widerstand von 2 n.cm angewachsen (siehe Fig. 1). Dann wird die Oberfläche der Schicht 3 mit grSsster Sorgfalt gereinigt, z.B. dadurch, dass in einem Gemisch von Schwefelsäure und Wasserstoffperoxid in Wasser gekocht, in entionisiertem Wasser gespült, etwa 5 Sekunden lang einem Fluorwasserstoffgas ausgesetzt und etwa 15 Minuten lang in Methanol gekocht wird. Dann werden in einem Vakuum von 10~ mm Quecksilbersäule oder weniger in einem einzigen Aufdampfschritt nacheinander die Nickelschicht h mit einer Dicke von 0,1 /um und eine Aluminiumschicht 5 mit einer Dicke von 1 /um aufgedampft, ohne dassThe Schottky diode according to FIG. 5 can be manufactured in the following manner, for example. An epitaxial layer 3 with a thickness of 10 ivaa and a specific resistance of 2 n.cm is grown in the usual way on a substrate 6 made of n-conducting silicon with a specific resistance of 0.01 n.cm (see FIG. 1). . The surface of layer 3 is then cleaned with the greatest care, e.g. by boiling water in a mixture of sulfuric acid and hydrogen peroxide, rinsing in deionized water, exposing it to hydrogen fluoride gas for about 5 seconds and boiling in methanol for about 15 minutes. Then, in a vacuum of 10 ~ mm of mercury or less, in a single vapor deposition step, the nickel layer h with a thickness of 0.1 µm and an aluminum layer 5 with a thickness of 1 µm are vapor-deposited one after the other without

309883/0986309883/0986

- 8 - PHN.6386.- 8 - PHN.6386.

das Substrat aus der Aufdampfanlage entfernt wird.the substrate is removed from the vapor deposition system.

Ansohllessend wird eine Photoresistmaske 9 angebracht (siehe Pig· 2)· Durch Aetzen mit Phosphorsäure wird die Aluminiumsohicht 5 in die endgültige Form gebracht (siehe Fig,3). Danach wird durch Aetzen mit Salpetersäure (die das Aluminium nicht angreift) die Nickelschicht 4 geätzt, so dass die Struktur nach Fig· k erhalten wird« Dann wird das Ganze in einer Atmosphäre von Stickstoff auf eine Temperatur von 5000C während 15 Minuten erhitzt. Schliesslich werden unter Verwendung allgemein üblicher Techniken auf der Schicht 5 und auf dem Substrat 6 (deren Dicke gegebenenfalls vorher durch eine Materialentfernungsbehandlung herabgesetzt worden ist) die Elektrodenschichten 7 und 8 angebracht, auf denen weiter noch Anechlussleiter montiert werden können. Das Ganze wird in einer geeigneten Umhüllung untergebracht.A photoresist mask 9 is then applied (see Pig 2). The aluminum layer 5 is brought into its final shape by etching with phosphoric acid (see FIG. 3). The nickel layer 4 is then etched by etching with nitric acid (which does not attack the aluminum) so that the structure according to FIG. K is obtained. The whole is then heated in an atmosphere of nitrogen to a temperature of 500 ° C. for 15 minutes. Finally, using generally customary techniques, the electrode layers 7 and 8 are applied to the layer 5 and to the substrate 6 (the thickness of which may have previously been reduced by a material removal treatment), on which further connecting conductors can be mounted. The whole is placed in a suitable envelope.

Fig· 6 zeigt schematisch eine Draufsicht auf und Fig. schematisch einen Querschnitt längs der Linie VIX-VII der Fig· 6 durch eine andere Anordnung nach der Erfindung. Xn diesem Beispiel ist die Anordnung ein Feldeffekttransistor mit einem Substrat 16 aus p-leitendem Silicium mit einem spezifischen Widerstand von 10 n.ctn, einer auf dem Substrat angewachsenen Z ,um dicken η-leitenden epitaktischen Schicht mit einem spezifischen Widerstand von k α.cm und in diese Schicht 3 eindiffundierten, sich dem Substrat 16 anschliessenden η-leitenden Source- und Drain-Zonen 17 bzw* 18, wobei die Source-Zone 17 die Drain-Zone 18 völlig umgibt· DieFig. 6 shows schematically a plan view and Fig. Schematically shows a cross section along the line VIX-VII in Fig. 6 through another arrangement according to the invention. In this example, the arrangement is a field effect transistor with a substrate 16 made of p-conductive silicon with a specific resistance of 10 n.ctn, a Z grown on the substrate by thick η-conductive epitaxial layer with a specific resistance of k α.cm and η-conducting source and drain zones 17 and 18, respectively, which are adjoining the substrate 16 and diffused into this layer 3, the source zone 17 completely surrounding the drain zone 18

Zonen 17 und 18 sind hochdotiert mit einer Oberflächenkonzen-Zones 17 and 18 are highly doped with a surface concentration

2O 32O 3

tration von etwa 10 Atomen/cm Phosphor.tration of about 10 atoms / cm of phosphorus.

309883/0986309883/0986

- 9 - PHN.6386.- 9 - PHN.6386.

Auf der Oberflache 2 des HalbleiterkBrpers ist eine Schicht 19 aus Siliciumoxyd angebracht. In einem Fenster in der Oxydschicht 19 sind auf dem Gebiet 3» das das Kanalgebiet des Feldeffekttransistors bildet, eine Nickelschicht k und eine Aluminiumschicht 5 angebracht« Dadurch wird eine Gate-Elektrode 20 erhalten, die mit dem Kanalgebiet 3 einen Schottky-Uebergang mit einer sehr hohen Barriere von 0,86 eV bildet. In anderen Fenstern in der Oxydschicht 19 bildet die zusammengesetzte Schicht (k, 5) ohmsche Source- und Drain-Elektroden 21 bzw* 22 mit den hochdotierten n-leitenden Source- und Drain-Zonen 17 bzw. 18.A layer 19 of silicon oxide is applied to the surface 2 of the semiconductor body. In a window in the oxide layer 19 in the area 3 "which forms the channel region of the field effect transistor, a nickel layer k and an aluminum layer 5 are applied" high barrier of 0.86 eV. In other windows in the oxide layer 19, the composite layer (k, 5) forms ohmic source and drain electrodes 21 and 22 with the highly doped n-conducting source and drain zones 17 and 18, respectively.

Die Gate-Elektrode ist (siehe Fig. 7) elektrisch mit der Elektrodenschicht 2k auf dem Substrat 16 verbunden. Zwischen den Source- und Drain-Elektroden 21 und 22 1st eine Spannungsquelle Vj angeordnet. Von der Spannungsquelle V„ wird Über dem pn-Uebergang 23 und über des Schottky-Uebergang (**/3) eine Spannung in der Sperrichtung angelegt, wodurch sich von den beiden UebergSngen her im Kanalgebiet 3 eine Erschöpfungszone bildet. Durch Aänderung der Spannung V-kann dadurch bei gleichbleibender Spannung V1 der Strom von der Source-Elektrode 21 zu der Drain-Elektrode 22 über da· Kanalgebiet 3 geändert werden« Durch die hohe Barriere des Schottky-Uebergangs (k/3) ist der Leckstroe in der Gate-Elektrode sehr niedrig«The gate electrode (see FIG. 7) is electrically connected to the electrode layer 2k on the substrate 16. A voltage source Vj is arranged between the source and drain electrodes 21 and 22. A voltage in the reverse direction is applied from the voltage source V "across the pn junction 23 and the Schottky junction (** / 3), as a result of which an exhaustion zone is formed in the channel region 3 from the two transitions. By Aänderung the voltage V can be characterized at a constant voltage V 1 of the current from the source electrode to be changed 21 to the drain electrode 22 via da · channel region 3 'by the high barrier of the Schottky junction (k / 3), the Leak current in the gate electrode very low «

Der Feldeffekttransistor kann z.B. auf folgende Weise hergestellt werden« Auf einem p-leitenden Siliciumsubstrat mit einem spezifischen Widerstand von 10 n.om wird eine ti-leitende Siliciumschicht 3 »it einem spezifischen WiderstandThe field effect transistor can be manufactured, for example, in the following manner: On a p-type silicon substrate With a specific resistance of 10 n.om a Ti-conductive silicon layer 3 »has a specific resistance

^33/0986^ 33/0986

- PHN.6386.- PHN.6386.

von k η.cm angewachsen. Darauf wird auf thermischem Wege eine Oxydechicht 25 angebracht, in die durch Anwendung bekannter photolithographisoher Aetztechniken Oeffnungen 26 geBtzt werden (siehe Fig. 8). Durch diese Oeffnungen wird Phosphor zur Bildung der Source- und Drain-Zonen 17 bzw, 18 eindiffundiert.increased from k η.cm. Thereafter, an oxide layer 25 is applied thermally, into which openings 26 are etched using known photolithographic etching techniques (see FIG. 8). Phosphorus is diffused in through these openings to form the source and drain zones 17 and 18, respectively.

Dann werden das Oxyd und das Phosphorsilikatglas völlig von der OberflSche entfernt und es wird eine neu· Oxydschicht 27 thermisch angewachsen. Xn diese Oxydschicht 27 werden anschliessend Fenster 28 geBtzt, wodurch die Struktur nach Fig. 9 erhalten wird.Then the oxide and the phosphosilicate glass become complete removed from the surface and a new oxide layer 27 is thermally grown. Xn this oxide layer 27 windows 28 are then etched, creating the structure according to Fig. 9 is obtained.

Die OberflSche innerhalb der Fenster 28 wird dann mit grSsster Sorgfalt durch kurzzeitiges Eintauchen in ein· LOsung von Fluorwasserstoff (HF) und Amraoniumfluorid (NHrF) gereinigt, wobei das Oxyd 27 nur in geringem Masae angegriffen wird.The surface within the window 28 is then carefully immersed in a Solution of hydrogen fluoride (HF) and ammonium fluoride (NHrF) cleaned, whereby the oxide 27 is attacked only in a slight Masae.

Danach werden auf die im vorangehenden Beispiel beschrieben· Wels· ein· Nickelschicht k und eine Aluminiumschicht 5 aufgedampft (siehe Fig. 10). Durch Anwendung photolithographiacher Aetsverfahren, die denen im vorangehenden Beispiel analog sind, wird die Doppelschicht (U, 5) dann gemBss dem gewünschten Muster geBtzt, wonach wieder eine Erhitzung auf 500°C in Stickstoff wShrend 15 Minuten stattfindet. Di· Elektrodenschicht Zk kann zu jedem gewünschten Zeitpunkt des Vorgangs angebracht werden. So wird di· Struktur nach Fig. 7 erhalten. Then a nickel layer k and an aluminum layer 5 are vapor-deposited onto the catfish described in the preceding example (see FIG. 10). Using photolithographic etching processes analogous to those in the previous example, the double layer (U, 5) is then etched according to the desired pattern, after which it is again heated to 500 ° C in nitrogen for 15 minutes. The electrode layer Zk can be applied at any desired point in time during the process. The structure according to FIG. 7 is thus obtained.

Ss leuchtet ein, das* sich di· Erfindung nicht aufIt goes without saying that the invention does not arise

3QS883/098*3QS883 / 098 *

■■ PHN.6386.■■ PHN.6386.

die obenbeβchriebenen AusfOhrungsbeispiele beschrftnkt, sondern dass im Rahmen der Erfindung für den Fachmann viele Ausführung s formen möglich sind« So kann Insbesondere die Erfindung zur Herstellung einer Sohottky-Gate-Elektrode eines Feldeffekt· transistors mit einer komplexeren Struktur als die naoh Fig. 6 und 7 angewandt werden. Die Diode nach Fig. 5 kann z.B. in einem Fenster in einer Oxydschicht angebracht werden, wobei die Nickel-Aluminiumschicht teilweise auf dem Oxyd liegt. Im allgemeinen wird dies beim Anbringen einer derartigen Diode in einer integrierten Schaltung der Jail sein. Veiterthe exemplary embodiments described above, but rather that within the scope of the invention, many embodiments are possible for the person skilled in the art. In particular, the invention for the production of a Sohottky gate electrode of a field effect transistors with a more complex structure than those shown in FIGS. 6 and 7 can be used. The diode of Fig. 5 can e.g. in a window in an oxide layer, with the nickel-aluminum layer partially on the oxide. In general, this will be the case when such a diode is mounted in an integrated circuit of the jail. Veiter

können andere Materialien, z.B. statt einer Siliciumoxydschicht eine Alumniumoxyd- oder Slllolumnltrldschicht, verwendet werden. An Stelle von Niokel mit darüber Aluminium, kann eine Kombination von z.B. Kobalt mit darüber Aluminium verwendet werden,' welche Kombinationsschicht nach Erhitzen bei 500#C eine Barriere von 0,90 eV ergibt, während Kobalt allein 0,64 eV ergibt auf η-Typ Silizium, Die Erhitzung kann statt bei 500*C bei einer anderen Temperatur oberhalb 400*C stattfinden, während die Erhitzungszeit nicht kritisch ist. Schliesslich können auch Kombinationsschichten aus mehr als zwei Metallschichten verwendet werden.Other materials can be used, for example, instead of a silicon oxide layer, an aluminum oxide or silver layer can be used. Instead of Niokel with aluminum above it, a combination of, for example, cobalt with aluminum above it can be used, which combination layer gives a barrier of 0.90 eV after heating at 500 ° C., while cobalt alone gives 0.64 eV on the η type Silicon, the heating can take place at another temperature above 400 * C instead of 500 * C, while the heating time is not critical. Finally, combination layers composed of more than two metal layers can also be used.

309883/0986309883/0986

Claims (1)

12 - PHN.6386.12 - PHN.6386. 23799152379915 PATENTANSPRÜCHE t PATENT CLAIMS t 1 »J Halbleiteranordnung mit einem gleichrichtenden Metall-Halbleiter-Uebergang mit einem Halbleiterkörper mit einem an eine Oberfläche grenzenden Gebiet von einem ersten Leitfähigkeitstyp und mit mindestens einer auf der Oberfläche dieses Gebietes angebrachten ersten Metallschicht und einer auf der ersten Metallschicht angebrachten zweiten Metallschicht aus einem anderen Metall, die nicht mit dem Halbleitermaterial in Berührung ist, wobei die Metalle der ersten und der zweiten Metallschicht beide mit dem Halbleitermaterial des genannten Gebietes einen gleichrichtenden Uebergang bilden können, dadurch gekennzeichnet, dass die Barrierenhöhe des U eb er gangs zwischen der ersten Metallschicht und dem genannten Gebiet grosser als die Barrierenhöhe jedes der genannten Metalle für sich in bezug auf das Halbleitermaterial des Gebietes ist.1 »J Semiconductor arrangement with a rectifying metal-semiconductor junction with a semiconductor body with a region adjoining a surface of a first conductivity type and with at least one first metal layer applied to the surface of this region and a second metal layer of another applied to the first metal layer Metal that is not in contact with the semiconductor material, wherein the metals of the first and the second metal layer can both form a rectifying junction with the semiconductor material of said area, characterized in that the barrier height of the transition between the first metal layer and the named area is greater than the barrier height of each of the metals mentioned in relation to the semiconductor material of the area. 2. Halbleiteranordnung nach Anspruch 1 , dadurch gekennzeichnet, dass die Barrierenhöhe des ersten Metalle in bezug auf das genannte Gebiet niedriger als die des zweiten Metalls ist.2. Semiconductor arrangement according to claim 1, characterized in that the barrier height of the first metal in relation to in said area is lower than that of the second metal. 3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass das Halbleitermaterial des genannten Gebietes η-leitendes Silicium ist; dass die erste Metallschicht aus Nickel besteht, und dass die zweite Metallschicht aus Aluminium besteht·3. Semiconductor arrangement according to claim 2, characterized in that the semiconductor material of said area is η-type silicon; that the first metal layer consists of nickel and that the second metal layer consists of aluminum k. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass das Halbleitermaterial des Gebietes n-Typ-Silicium ist, dass die erste Metallschicht aus Kobalt, und dass die zweite Metallschicht aus Aluminium besteht, k. Semiconductor arrangement according to Claim 2, characterized in that the semiconductor material of the region is n-type silicon, that the first metal layer consists of cobalt and that the second metal layer consists of aluminum, 309883/0986309883/0986 ORIGINAL INSPECTEDORIGINAL INSPECTED -13 - PHN.6386.-13 - PHN.6386. 23799152379915 5. Halbleiteranordnung nach Anspruch 3 oder k, dadurch gekennzeichnet, dass die Dicke der ersten Schicht praktisch 0,1 /um und die Dicke der Aluminiumschicht praktisch 1 /um beträgt.5. Semiconductor arrangement according to Claim 3 or k, characterized in that the thickness of the first layer is practically 0.1 / μm and the thickness of the aluminum layer is practically 1 / μm. 6. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Metall-Halbleiter-Kontakt die Gate-Elektrode eines Feldeffekttransistors bildet, wobei das genannte Gebiet aus einer epitaktischen Schicht besteht, die auf einem Substrat vom entgegengesetzten Leitfähigkeitstyp angebracht ist.6. Semiconductor arrangement according to one or more of the preceding claims, characterized in that the metal-semiconductor contact forms the gate electrode of a field effect transistor, wherein said region consists of an epitaxial Layer made on a substrate of the opposite conductivity type. 7· Verfahren zur Herstellung einer Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, bei dem auf der Oberfläche eines Halbleitergebietes von einem ersten Leitfähigkeitstyp nacheinander eine erste und eine zweite Metallschicht angebracht werden, die beide au· einem Metall bestehen,das mit dem Gebiet einen gleichrichtenden Metall-Halbleiter-Uebergang bilden kann, wobei das erst· Metall in bezug auf das Halbleitergebiet eine BarrierenhBhe aufweist, die niedriger als die des zweiten Metalls 1st, und wobei die zweite Metallschicht nicht mit den genannten Gebiet in Berührung ist, dadurch gekennzeichnet, dass nach dem Anbringen der Metallschichten das Ganze einer Wärmebehandlung bei einer Temperatur von mindestens UOO'C unterworfen wird«7 · Method of manufacturing a semiconductor device according to one or more of the preceding claims, in which on the surface of a semiconductor region of one With the first conductivity type, a first and a second metal layer are applied one after the other, both of which are on one another Consist of metal, which can form a rectifying metal-semiconductor transition with the area, whereby the only Metal is a barrier height with respect to the semiconductor field which is lower than that of the second metal, and wherein the second metal layer does not have the aforesaid Area is in contact, characterized in that after the application of the metal layers, the whole is subjected to a heat treatment at a temperature of at least UOO'C « 8. Verfahren nach Anspruch 7, daduroh gekennzeichnet, dass auf dem η-leitenden Siliciumgebiet zunächst ein· Nickelschicht angebracht wird, auf der dann «in· Aluminiumschioht angebracht wird*8. The method according to claim 7, characterized by that a nickel layer is first applied to the η-conducting silicon area, on which an aluminum layer is then applied is attached * !-9383/0986! -9383/0986 - Ah - PIIN.6386.- Ah - PIIN.6386. 23799152379915 9· Verfahren nach Anspruch 7» dadurch gekennzeichnet, dass auf dem n-leitenden Siliciuragebiet zunKchst eine Kobaltschicht angebracht wird, auf der dann eine Aluminiumschicht angebracht wird·9. The method according to claim 7 »characterized in that first a cobalt layer is applied to the n-conducting silicon dioxide area, on which an aluminum layer is then applied is attached 10· Verfahren nach Anspruch 7» 8 oder 91 dadurch gekennzeichnet, dass die Wärmebehandlung bei einer Temperatur von hSohstens 577"C durchgeführt wird.10 · The method according to claim 7 »8 or 91, characterized in that the heat treatment at a temperature of h at the most 577 "C is carried out. 11· Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die wärmebehandlung bei nahezu 500·C durchgeführt wird, 12· Verfahren nach einem oder mehreren der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass die beiden Metallschichten nacheinander in einem einzigen Aufdampfschritt aufgedampft werden,.11. The method according to claim 10, characterized in that the heat treatment is carried out at almost 500 ° C, 12 · The method according to one or more of claims 7 to 11, characterized in that the two metal layers successively vapor-deposited in a single vapor deposition step will,. 13· Verfahren naoh einem oder mehreren der Ansprüche 7 bis 12, zur Herstellung eines Feldeffekttransistors, dadurch gekennzeichnet, dass auf einem Substrat vom entgegengesetzten Leitfähigkeitstyp epitaktisch eine η-leitende Siliciumachicht angebracht wird| dass auf oder in dieser Schicht Source- und Drain-Elektroden angebracht werden, und dass zwischen diesen Source- und Drain-Elektroden auf der Schicht die erst· Schicht und die zweite Schicht angebracht werden.13 · Method according to one or more of Claims 7 to 12 for producing a field effect transistor, thereby characterized in that an η-conductive silicon layer is epitaxially formed on a substrate of the opposite conductivity type is attached | that source and drain electrodes are applied on or in this layer, and that between them Source and drain electrodes are attached to the layer of the first layer and the second layer. 309883/0938309883/0938 ORIGINAL INSPECTEDORIGINAL INSPECTED
DE19732329915 1972-06-29 1973-06-12 SEMICONDUCTOR ARRANGEMENT WITH SCHOTTKY TRANSITION AND PROCESS FOR THEIR PRODUCTION Withdrawn DE2329915A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7208995A NL7208995A (en) 1972-06-29 1972-06-29

Publications (1)

Publication Number Publication Date
DE2329915A1 true DE2329915A1 (en) 1974-01-17

Family

ID=19816412

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732329915 Withdrawn DE2329915A1 (en) 1972-06-29 1973-06-12 SEMICONDUCTOR ARRANGEMENT WITH SCHOTTKY TRANSITION AND PROCESS FOR THEIR PRODUCTION

Country Status (6)

Country Link
JP (1) JPS557950B2 (en)
CA (1) CA983176A (en)
DE (1) DE2329915A1 (en)
FR (1) FR2191268A1 (en)
GB (1) GB1426395A (en)
NL (1) NL7208995A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141020A (en) * 1976-12-29 1979-02-20 International Business Machines Corporation Intermetallic aluminum-transition metal compound Schottky contact
US4543442A (en) * 1983-06-24 1985-09-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration GaAs Schottky barrier photo-responsive device and method of fabrication
JP2631369B2 (en) * 1987-01-19 1997-07-16 三菱電機株式会社 Semiconductor device
KR101896332B1 (en) * 2016-12-13 2018-09-07 현대자동차 주식회사 Semiconductor device and method manufacturing the same

Also Published As

Publication number Publication date
JPS557950B2 (en) 1980-02-29
NL7208995A (en) 1974-01-02
CA983176A (en) 1976-02-03
FR2191268A1 (en) 1974-02-01
GB1426395A (en) 1976-02-25
JPS4952969A (en) 1974-05-23

Similar Documents

Publication Publication Date Title
DE2640525C2 (en) Method for manufacturing an MIS semiconductor circuit arrangement
EP0000743B1 (en) Method for fabricating tantalum contacts on a n-type conducting silicon semiconductor substrate
DE2125303A1 (en) A method for manufacturing a semiconductor device and a semiconductor device manufactured by this method
DE7233274U (en) POLYCRYSTALLINE SILICON ELECTRODE FOR SEMICONDUCTOR ARRANGEMENTS
DE1614356A1 (en) Integrated semiconductor assembly with complementary field effect transistors
DE2031333C3 (en) Method for manufacturing a semiconductor component
DE1959895A1 (en) Method for manufacturing a semiconductor device
DE1544214A1 (en) Process for growing thin, weakly doped homogeneous epitaxial silicon layers at low temperatures, in particular for producing junctions with extremely low resistance in the flow direction
CH655202A5 (en) METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT.
DE1764847B2 (en) Method for manufacturing a semiconductor device
DE2718449A1 (en) METHOD OF MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT AND ARRANGEMENT PRODUCED BY THIS METHOD
DE1803024A1 (en) Integrated semiconductor device and method for its manufacture
DE2621165A1 (en) PROCEDURE FOR MAKING A METAL CONTACT
DE1944131A1 (en) Method for reducing the stacking fault density in epitaxial layers of semiconductor components
DE2133979B2 (en) Method for manufacturing a semiconductor device
DE2162445A1 (en) Method for manufacturing a semiconductor device and device manufactured by this method
DE2602705C3 (en) Near infrared photocathode of the HI-V type and method of making it
DE2360030A1 (en) METHOD FOR PRODUCING A METAL SILICIDE LAYER ON A SURFACE OF A SILICON BODY
DE2517252A1 (en) SEMICONDUCTOR ELEMENT
DE2329915A1 (en) SEMICONDUCTOR ARRANGEMENT WITH SCHOTTKY TRANSITION AND PROCESS FOR THEIR PRODUCTION
DE1964837A1 (en) Method for manufacturing a semiconductor device and in particular light emitting semiconductor diodes
DE1813130A1 (en) A method of manufacturing a semiconductor device having a Zener diode and a semiconductor device manufactured by this method
DE19703223A1 (en) Electrode manufacturing method for semiconductor device
DE3015101C2 (en)
DE1806980A1 (en) Semiconductor component

Legal Events

Date Code Title Description
OD Request for examination
8139 Disposal/non-payment of the annual fee