DE2321797A1 - Epitaxial field-effect transistor - has electrodes applied to flanks of etched-away epilayer - Google Patents

Epitaxial field-effect transistor - has electrodes applied to flanks of etched-away epilayer

Info

Publication number
DE2321797A1
DE2321797A1 DE2321797A DE2321797A DE2321797A1 DE 2321797 A1 DE2321797 A1 DE 2321797A1 DE 2321797 A DE2321797 A DE 2321797A DE 2321797 A DE2321797 A DE 2321797A DE 2321797 A1 DE2321797 A1 DE 2321797A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
electrode
flank
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2321797A
Other languages
German (de)
Other versions
DE2321797C3 (en
DE2321797B2 (en
Inventor
Heinz Prof Dr Rer Nat Beneking
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19732321797 priority Critical patent/DE2321797C3/en
Publication of DE2321797A1 publication Critical patent/DE2321797A1/en
Publication of DE2321797B2 publication Critical patent/DE2321797B2/en
Application granted granted Critical
Publication of DE2321797C3 publication Critical patent/DE2321797C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Abstract

A field-effect transistor consists of a thin (0.3-0.5 mu) epilayer of the n-type on a semiconductor substrate (GaAs). The epilayer is etched away at one side and the source electrode is applied to the flank created thereby. The gate is formed in the close vicinity of the source, and the drain electrode is arranged on the side of the gate away from the source, also on the epitaxial layer. This results in a considerable reduction of the input series resistance of the field-effect transistor. This in turn means a sharp increase in the critical threshold frequency.

Description

"Feldeffekttransistor" Die Erfindung betrifft einen Feldeffekttransistor aus einer auf ein Halbleitersubstrat epitaktisch aufgebrachten djjnnen Halbleiterschicht, die den steuerbaren Kanalbereich bildet und mit der eine Quell-, eine Zug- und eine Steuerelektrode in Verbindung steht. "Field Effect Transistor" The invention relates to a field effect transistor from a thin semiconductor layer epitaxially applied to a semiconductor substrate, which forms the controllable channel area and with which a source, a train and a Control electrode is in communication.

Bei der Herstellung von Hochfrequenz-Feldeffekttransistoren ist es lsichtig, den im Eingangskreis wirksam werdenden Serienwiderstand möglichst klein zu halten. Dieser Widerstand bestinmt zusammen mit der Eingangskapazität die erzielbare Grenzfrequenz. Bei Feldeffekttansistre, die nach der Planartechnik hergestellt sind, wird in der Regel etwa 1/3 des unterhalb der Steuerelektrode liegenden Kanalbereichs als Vorwiderstand wirksam. Diese Widerstandsgröße ergibt sich aus den verteilten Einzelwiderständen unter der Steuerelektrode. Hierzu können sich lfeitere Verlustwiderstande des Steuerkontaktes und ein Gcgenkopplungslfiderstand, der durch das Halbleitergebiet zlsischen der Quellelehtrode und dem Anfang des eigentlichen steuerbaren Kanalbereichs zustande kommt, hinzuaddieren.In the manufacture of high frequency field effect transistors it is Obviously, the series resistance that becomes effective in the input circuit is as small as possible to keep. This resistance, together with the input capacitance, determines the achievable Cutoff frequency. In the case of field effect tansisters that are manufactured using the planar technique, is usually about 1/3 of the channel area below the control electrode effective as a series resistor. This resistance value results from the distributed Individual resistances under the Control electrode. You can do this yourself Further loss resistances of the control contact and a reverse coupling resistor, the one through the semiconductor area between the source electrode and the beginning of the actual controllable channel range comes about, add.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor anzugeben, bei dem der Vorwiderstand erheblich reduziert ist. Diese Aufgabe wird bei einem Feldeffekttransistor der eingang beschriebenen Art erfindungsgemäß dadurch gelöst, daß die Epitaxieschicht zumindest an einer Stelle wenigstens teilweise abgetragen ist, daß an der an dieser Stelle durch die Abtragung entstandenen seitlichen Flanke der Epitaxieschicht eine der Elektroden angeordnet ist, und daß zumindest eine weitere Elektrode auf der Epitaxieschicht in unmittelbarer Nähe der Flanke angeordnet ist.The present invention is based on the object of a field effect transistor at which the series resistance is significantly reduced. This task will in a field effect transistor of the type described in the introduction according to the invention solved that the epitaxial layer is at least partially removed at least at one point is that on the side flank created by the removal at this point the epitaxial layer one of the electrodes is arranged, and that at least one further Electrode is arranged on the epitaxial layer in the immediate vicinity of the flank.

Bei der erfindungsgemäßen Anordnung ergibt sich der Vorwiderstand eines Eingangskreises praktisch nur noch aus dem durch die Dicke der Epitaxieschicht gebildeten Querwiderstand. Da die Epitaxieschicht aber sehr dünn gewählt werden kann, wird auch der Vorwiderstand stark reduziert. Dies führt zu einer starken Erhöhung der Grenzfrequenz.The series resistance results from the arrangement according to the invention an input circle practically only consists of the thickness of the epitaxial layer formed transverse resistance. Since the epitaxial layer is chosen to be very thin can, the series resistance is also greatly reduced. This leads to a large increase the cutoff frequency.

Bei einer vorteilhaften Ausführungsform ist das Halbleitersubstrat hochohmig oder semiisolierend. Als Material für ein semilsolierendes Substrat ist beispielsweise Galliuni-Arsenid geeignet. Bei einer vorteilhaften Ausführungsform des neuen Feldeffekttransistors ist die Quellelektrode an der Flanke der Epitaxieschicht angeordnet. Dann befindet sich auf der Epitaxieschicht in unmittelbarer Nähe der Flanke die Steuerelektrode und an der der Quellelektrode abgewandten Seite der Steuerelektrode ist die Zugelektrode gleichfalls auf der epitaktischen Schicht angeordiet.In an advantageous embodiment, the semiconductor substrate is high resistance or semi-insulating. As a material for a semi-insulating substrate for example Galliuni arsenide suitable. In an advantageous embodiment of the new field effect transistor is the source electrode on the flank of the epitaxial layer arranged. Then is on the epitaxial layer in the immediate vicinity of the Flank the control electrode and on the side of the control electrode facing away from the source electrode the pulling electrode is also arranged on the epitaxial layer.

Bei einer anderen vorteilhaften Ausfülirungsform ist die Steuerelektrode an der Flanke der Epitaxieschicht angeordnet. Dann befindet sich die Zugelektrode auf der Epitaxieschicht in unmittelbezer Nähe der Flanke der Epitaxieschicht. Die Quellelektrode kann vorteilhafterweise unter der Epitaxieschicht in das Halbleitersubstrat so eingelassen (werden, daß der t zwischen der Quell- und der Zugelektrode bei angelegter Betriebsspannung fließende Strom durch die von der Steuerelektrode ausgehende, veränderliche Raumladungszone beeinflußbar ist.In another advantageous embodiment, the control electrode is arranged on the flank of the epitaxial layer. Then there is the pulling electrode on the epitaxial layer in the immediate vicinity of the flank of the epitaxial layer. the The source electrode can advantageously be inserted into the semiconductor substrate under the epitaxial layer let in (so that the t between the source and pull electrodes when the Operating voltage flowing through the variable current emanating from the control electrode Space charge zone can be influenced.

Zur Reduzierung der Restspannung am Ausgang kann auch die Zugelelctrode in vorteilhafter Weise an einer weiteren Flanke der Epitaxieschicht angeordnet werden. Hierdurch wird außerdem der zwischen der Zugelektrode und der Steuerelektrode bestehende Bahnwiderstand der Epitaxieschicht reduziert.The pulling electrode can also be used to reduce the residual voltage at the output advantageously on a further flank the epitaxial layer to be ordered. As a result, the between the pulling electrode and the Control electrode reduces the existing sheet resistance of the epitaxial layer.

Die Steuerelektrode besteht beispielsweise aus einem gleichrichtenden Metall-Halbleiterkontakt (Schottky-Kontakt) oder aus einer in der Epitaxieschicht eingelassenen Zone, deren Leitfähigkeitstyp zu dem der Epitaxieschicht entgegengesetzt ist.The control electrode consists, for example, of a rectifying one Metal-semiconductor contact (Schottky contact) or from one in the epitaxial layer embedded zone whose conductivity type is opposite to that of the epitaxial layer is.

Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll noch anhand von drei Ausfüiirungsbeispielen näher erläutert werden.The invention and its further advantageous embodiment are still intended are explained in more detail based on three Ausfüiirungsbeispielen.

In der Figur 1 ist die erfindungsgemäßen Halbleiteranordnung im Schnitt dargestellt. Sie besteht aus einem Halbleitergrungkörper i, beispielsweise aus semiisolierendem GaAs. Auf diesem Substrat 1 befindet sich eine beispielsweise n-leitende Epitaxieschicht 2, die vorzugsweise 0,3 bis 0,5 /um dick ist, Die Störstellenkonzentration der Epitaxieschicht liegt beispielsweise in der Größenordnung von 1016 Atomen je cm3. Auf der Epitaxieschicht befindet sich eine Isolierschicht 3, beispielsweise aus Siliziumdioxyd, die bei der Abtragung der Epitaxieschicht an einer bestimmten Stelle als Ätzmaske dient. Diese Isolierschicht lfird über dem abzutragenden Bereich der Epitaxieschicht entfernt. Danach wird die Epitaxie schicht an dieser Stelle durch Atzen entfernt, so daß sich eine seitliche Flanke 9 der Epitaxieschicht ausbildet. Es hat sich als vorteilhaft erlfiesen, die Maske bei der Abtragung der Epitaxieschicht etwas zu unterätzen und diese unterätzte Maske auch als Aufdampfmaske bei der Herstellung der an der Flanke anzubringenden Elektrode auszunutzen. Auf diese Wcise erhält man eine saubere Trennung zwischen der an der Flanke und der auf der Epitaxieschicht angeordneten Eiektrode. Auf die Flanke 9 wird bei dem Ausführungsbeispiel nach der Figur 1 eine ohmsche Quellelektrode 4 aufgebracht, die sich auch auf das semiisolierende Substrat erstrecken kann. In unmittelbarer Nähe der Flanke 9 ist auf der Epitaxieschicht die Steuerelektrode 5 angeordnet, die aus einem Schottky-Kontakt besteht. Ferner ist die Zugelektrode gleichfalls auf der Epitaxieschicht als ohmscher Kontakt G angeordnet. Der zwischen der Zug- und der Quellelektrode fließende Strom wird je nach der an der Steuerelektrode 5 anliegenden Spannung durch die von der Sperrschicht ausgehenden Raumladungszone 10 mehr oder weniger stark beeinflußt. Der seitliche Abstand zwischen der Steuerelektrode und der Zugelektrode beträgt beispielsweise 1 /tun.The semiconductor arrangement according to the invention is shown in section in FIG shown. It consists of a semiconductor body i, for example semi-insulating GaAs. On this substrate 1 there is, for example, an n-type epitaxial layer 2, which is preferably 0.3 to 0.5 µm thick, the impurity concentration of the epitaxial layer is, for example, of the order of 1016 atoms per cm3. On the epitaxial layer there is an insulating layer 3, for example made of silicon dioxide, which is at the removal of the Epitaxial layer at a certain point as Etching mask is used. This insulating layer is applied over the area of the epitaxial layer to be removed removed. Then the epitaxial layer is removed at this point by etching, so that a lateral flank 9 of the epitaxial layer is formed. It turned out to be proved advantageous to slightly increase the mask when removing the epitaxial layer undercut and this undercut mask also used as a vapor deposition mask during manufacture of the electrode to be attached to the flank. In this way one receives a clean separation between that on the flank and that on the epitaxial layer arranged Eiektrode. On the flank 9 is in the embodiment according to Figure 1 applied an ohmic source electrode 4, which is also on the semi-insulating Substrate can extend. In the immediate vicinity of the flank 9 is on the epitaxial layer the control electrode 5 is arranged, which consists of a Schottky contact. Further the pulling electrode is also on the epitaxial layer as an ohmic contact G arranged. The current flowing between the pulling and the source electrode is ever according to the voltage applied to the control electrode 5 by the barrier layer outgoing space charge zone 10 more or less strongly influenced. The one on the side The distance between the control electrode and the pulling electrode is, for example 1 / do.

Ein anderes Ausführungsbeispiel ist in der Figur 2 dargestellt.Another embodiment is shown in FIG.

Bei dieser Anordnung wird vor der Abscheidung der Epitaxieschicht 2 in das Substrat 1 an einer Stelle eine hochdotierte Zone 8 eingebracllt. Diese Zone 8, die die Quellelektrode bildet, ist bei n-leitender Epitaxieschicht n+ -leitend und hat eine Störstellenkonzentration von etwa 1019 bis 1020 Atomen je cm3. Nach der Eindiffusion der Zone 8 wird auf das Substrat die n-leitende Epitaxieschicht 2 abgeschieden und in der bereits beschriebenen Weise an einer Stelle zur Erzeugung einer Flanke 9 wieder abgetragen. Dabei ist 1--darauf zu achten, daß die Flanke 9 über der Quellzone oder in unmittelbarer Nähe der Quellzone 8 angeordnet ist. Bei dem Ausführungsbeispiel der Figur 2 verläuft die Quellzone 8 beidseitig der Flanke 9. Dies hat den Vorteil, daß die Quellzone 8 leicht über die Leitbahn 8 a elektrisch angeschlossen werden kann. In diesem Fall darf die Steuerelektrode 5 nur auf der Flanke angeordnet werden, um einen Kurzschluß zwischen der Quell-und Steuerelektrode zu vermeiden. Hierzu wird die Ubergangsstelle zwischen der Flanke 9 und der Quellelektrode 8 vorzugsweise mit einer Isolierschicht 3a abgedeckt. Die Zugelektrode 6 befindet sich auf der Epitaxieschicht in unmittelbarer Nähe der Flanke 9. Die Zugelektrode 6 besteht aus einem ohmschen Metallkontakt, während die Steuerelektrode 5 beispielsweise ein Schottkykontakt ist. Durch die vom Schottkykontakt ausgehende Raumladungszone bei vorhandener Steuerspannung wird der zlfischen der Zug- und der Quellelektrode fließende Strom im gewünschten Maße beeinflußt.In this arrangement, the epitaxial layer is deposited before the deposition 2 a highly doped zone 8 is baked into the substrate 1 at one point. These Zone 8, which forms the source electrode, is n + -conductive in the case of an n-conductive epitaxial layer and has an impurity concentration of about 1019 to 1020 atoms per cm3. To the diffusion of zone 8 becomes the n-type epitaxial layer on the substrate 2 deposited and in the manner already described at one point for generation a flank 9 is removed again. 1 - make sure that the flank 9 is arranged above the swelling zone or in the immediate vicinity of the swelling zone 8. In the embodiment of Figure 2, the swelling zone 8 runs on both sides of the Flank 9. This has the advantage that the swelling zone 8 is slightly above the interconnect 8 a can be connected electrically. In this case the control electrode 5 can only be placed on the flank to avoid a short circuit between the source and Avoid control electrode. For this purpose, the transition point between the flank 9 and the source electrode 8 are preferably covered with an insulating layer 3a. the Pull electrode 6 is located on the epitaxial layer in the immediate vicinity of the flank 9. The pulling electrode 6 consists of an ohmic metal contact, while the control electrode 5 is a Schottky contact, for example. By emanating from the Schottky contact Space charge zone when the control voltage is present, the distance between the pull and source electrodes flowing current influenced to the desired extent.

In der Figur 3 ist ein weiteres Ausführungsbeispiel dargestellt, das sich von dem der Figur 1 nur dadurch unterscheidet, daß an einer weiteren Flanke 11 die Zugelektrode 6 angeordnet ist. Auf der Epitaxieschicht befindet sich somit nur noch die Steuerelektrode 5. Durch die Anordnung, bei der die Zug- und die Quellelektrode anfeinander gegenüberliegenden Flanken der Epitaxieschicht angeordnet sind, lasseasich sowohl die Bahnwiderständen als auch die Restspannungen stark reduzieren. Die Breite der Epitaxieschicht wird im wesentlichen nur noch durch die Ausdehnung der auf der Epitaxieschicht angeordneten Steuerelektrode bestimmt. Da die Steuerelektrode auch hier zwischen der Zug- und der Quellelektrode angeordnet ist, läßt sich auch bei dieser Anordnung der zwischen der Zug- und der Quellelektrode fließende Strom durch die von der Steuerelektrode ausgehende Raumladungszone leicht beeinflussen.In the figure 3 a further embodiment is shown, the differs from that of Figure 1 only in that on a further flank 11 the pulling electrode 6 is arranged. There is thus on the epitaxial layer only the control electrode 5. Due to the arrangement in which the pull and source electrodes are arranged on opposite flanks of the epitaxial layer, can be Greatly reduce both the rail resistances and the residual stresses. The width the epitaxial layer is essentially only due to the expansion of the Epitaxial layer arranged control electrode determined. As the control electrode too is arranged here between the pull and the source electrode, can also be used in this arrangement, the current flowing between the pulling and the source electrode through slightly influence the space charge zone emanating from the control electrode.

Claims (8)

P a t e n t a n s p r ü c h e P a t e n t a n s p r ü c h e Feldeffekttransistor aus einer auf ein Halbleitersubstrat epitaktisch aufgebrachten dünnen Halbleiterschicht, die den steuerbaren Kanalbereich bildet und mit der eine Quell-, eine Zug- und eine Steuerelektrode in Verbindung steht, dadurch gekennzeichnet, daß die Epitaxieschicht zumindest an einer Stelle wenigstens teilweise abgetragen ist, daß an der an dieser Stelle durch die Abtragung entstandenen seitlichten Flanke Ccr Epitaxieschicht eine der Elektroden angeordnet ist, und daß zumindest eine weitere Elektrode auf der Epitaxieschicht in unmittelbarer Näbe der Flanke angeordnet ist.Field effect transistor made of an epitaxially on a semiconductor substrate applied thin semiconductor layer, which forms the controllable channel region and with which a source, a pull and a control electrode is connected, characterized in that the epitaxial layer at least at one point is partially removed that at this point caused by the removal lateral flank Ccr epitaxial layer one of the electrodes is arranged, and that at least one further electrode on the epitaxial layer in the immediate vicinity of the Flank is arranged. 2) Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Quelleek%rode an der Flanke der Epitaxieschicht angeordnet ist, daß auf der Epitaxieschicht in unmittelbarer Nähe der Flanke die Steuerelektrode und an der der Quellelektrode angewandten Seite der Steuerelektrode die Zugelektrode gleichfalls auf der epitaktischen Schicht angeordnet ist.2) field effect transistor according to claim 1, characterized in that the source electrode is arranged on the flank of the epitaxial layer that on the Epitaxial layer in the immediate vicinity of the flank and the control electrode The side of the control electrode applied to the source electrode also applies to the pulling electrode is arranged on the epitaxial layer. 3) Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerelektrode an der Flanke der Epitaxieschicht angeordnet ist, daß die Zugelektrode auf der Epitaxieschicht in unmittelbarer Nähe der Flanke angeordnet ist, und daß die Quellelektrode zumindest teilweise unter der Epitaxieschicht in das Halbleitersubstrat so eingelassen ist, daß der zwischen der Quell- und der Zugelektrode bei angelegter Betriebsspannung fließende Strom durch die von der Steuerelektrode ausgehende veränderliche Raumladungszone beeinflußbar ist.3) field effect transistor according to claim 1, characterized in that the control electrode is arranged on the flank of the epitaxial layer that the pulling electrode is arranged on the epitaxial layer in the immediate vicinity of the flank, and that the source electrode at least partially under the epitaxial layer in the semiconductor substrate is let in so that the between the source and the pull electrode when applied Operating voltage flowing through the variable emanating from the control electrode Space charge zone can be influenced. 4) Feldeffekttansistor nach einem der vorangehenden Ansprüche 1 dadurch gekennzeichnet, daß die Epitaxieschicht mit einer weiteren Flanke versehen ist, an die die Zugelektrode angeordnet ist.4) field effect transistor according to one of the preceding claims 1 characterized characterized in that the epitaxial layer is provided with a further flank, on which the pulling electrode is arranged. 5) Feldeffekttransistor nach einem der vorangehenden nsprüche, dadurch gekennzeichnet, daß die Steuerelektrode von einem gleichrichtenden tIetall-Halbleiterkontakt oder einer in die Epitaxieschicht eingelassenen Zone vom zur Epitaxieschicht entgegengesetzten Leitungstyp ausgebildet ist.5) field effect transistor according to one of the preceding claims, thereby characterized in that the control electrode of a rectifying tIetal semiconductor contact or a zone let into the epitaxial layer from the opposite zone to the epitaxial layer Line type is formed. 6) Feldeffekttransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Epitaxieschicht ca.6) field effect transistor according to one of the preceding claims, characterized characterized in that the epitaxial layer is approx. 0,3 - 0,5 vum dick ist.0.3-0.5 µm thick. 7) Verfahren zum Iterstellen eines Feldeffekttransistors nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zur herstellung der Flanke(n) an der Epi taxieschicht diese mit einer Maske abgedeckt wird, daß die Epitaxieschicht in den nicht von der Maske abgedeckten Bereichen zumindest teilweise abgetragen wird und daß dabei die Maske unterätzt wird.7) Method for iterating a field effect transistor according to a of the preceding claims, characterized in that for the production of the flank (s) at the epitaxial layer this is covered with a mask that the epitaxial layer at least partially removed in the areas not covered by the mask and that the mask is undercut. 8) Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die unterätzte Maske auch als Aufdampfmaske für die an der Flanke(n) anzubringenden Elektrode(n) verwendet wird.8) Method according to claim 7, characterized in that the underetched Mask also as vapor deposition mask for the electrode (s) to be attached to the flank (s) is used.
DE19732321797 1973-04-30 1973-04-30 Junction field effect transistor Expired DE2321797C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19732321797 DE2321797C3 (en) 1973-04-30 1973-04-30 Junction field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732321797 DE2321797C3 (en) 1973-04-30 1973-04-30 Junction field effect transistor

Publications (3)

Publication Number Publication Date
DE2321797A1 true DE2321797A1 (en) 1974-11-14
DE2321797B2 DE2321797B2 (en) 1981-01-08
DE2321797C3 DE2321797C3 (en) 1981-12-17

Family

ID=5879689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732321797 Expired DE2321797C3 (en) 1973-04-30 1973-04-30 Junction field effect transistor

Country Status (1)

Country Link
DE (1) DE2321797C3 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2466862A1 (en) * 1979-10-05 1981-04-10 Thomson Csf Microwave field effect transistor - has wedge shaped substrate, thickening from source to drain, to maintain uniform electric field below grid electrode
DE3040873A1 (en) * 1980-10-30 1982-06-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt FIELD EFFECT TRANSISTOR
US4922310A (en) * 1985-10-01 1990-05-01 Telefunken Electronic Gmbh Field-effect transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3223904A (en) * 1962-02-19 1965-12-14 Motorola Inc Field effect device and method of manufacturing the same
DE1514339B1 (en) * 1964-03-03 1970-03-26 Rca Corp Field effect semiconductor device
US3609477A (en) * 1967-04-18 1971-09-28 Ibm Schottky-barrier field-effect transistor
FR2081829A1 (en) * 1970-03-10 1971-12-10 Westinghouse Electric Corp

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3223904A (en) * 1962-02-19 1965-12-14 Motorola Inc Field effect device and method of manufacturing the same
DE1514339B1 (en) * 1964-03-03 1970-03-26 Rca Corp Field effect semiconductor device
US3609477A (en) * 1967-04-18 1971-09-28 Ibm Schottky-barrier field-effect transistor
FR2081829A1 (en) * 1970-03-10 1971-12-10 Westinghouse Electric Corp

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2466862A1 (en) * 1979-10-05 1981-04-10 Thomson Csf Microwave field effect transistor - has wedge shaped substrate, thickening from source to drain, to maintain uniform electric field below grid electrode
DE3040873A1 (en) * 1980-10-30 1982-06-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt FIELD EFFECT TRANSISTOR
US4466008A (en) * 1980-10-30 1984-08-14 Heinz Beneking Field effect transistor
US4922310A (en) * 1985-10-01 1990-05-01 Telefunken Electronic Gmbh Field-effect transistor

Also Published As

Publication number Publication date
DE2321797C3 (en) 1981-12-17
DE2321797B2 (en) 1981-01-08

Similar Documents

Publication Publication Date Title
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE2706623C2 (en)
DE3602124C2 (en)
DE2257846B2 (en) Integrated semiconductor arrangement for protection against overvoltage
DE2703877A1 (en) MIS FIELD EFFECT TRANSISTOR WITH SHORT CHANNEL LENGTH
DE1764164B1 (en) BARRIER LAYER FIELD EFFECT TRANSISTOR
DE4424738C2 (en) High breakdown voltage type semiconductor device
DE2607898A1 (en) DOUBLE GATE SCHOTTKY FIELD EFFECT TRANSISTOR WITH INTERMEDIATE ELECTRODE AND PROCESS FOR PRODUCING IT
DE102011085331A1 (en) Semiconductor device and method for manufacturing the same
EP0308939A2 (en) Method of manufacturing a MESFET with self aligned gate
DE2028146A1 (en) Transistors and processes for their manufacture
DE3040873C2 (en) Field effect transistor
DE2321797A1 (en) Epitaxial field-effect transistor - has electrodes applied to flanks of etched-away epilayer
DE2824026A1 (en) Barrier layer FET - mfd. by under etching bottom mask layer to cover barrier layer surface
DE1123402B (en) Semiconductor diode with several PN junctions
DE1489176C3 (en) Field effect transistor and use of the same
DE2321796C2 (en) Field effect transistor
DE4409202A1 (en) Thin-film transistor and method for its production
DE3230945A1 (en) METHOD FOR PRODUCING A FIELD EFFECT TRANSISTOR
DE2321895A1 (en) FIELD EFFECT TRANSISTOR MADE FROM A THIN SEMICONDUCTOR LAYER EPITACTICALLY APPLIED TO A SEMICONDUCTOR SUBSTRATE
DE2126303A1 (en) Variable gain field effect transistor having an insulated gate electrode
DE2737503A1 (en) FIELD EFFECT TRANSISTOR WITH INTERDIGITAL STRUCTURE AND PROCESS FOR ITS MANUFACTURING
DE3110123A1 (en) FIELD EFFECT SEMICONDUCTOR DEVICES
DE2253001A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS
DE2444489A1 (en) Semiconductor device for very high frequencies - has ohmic source on flank of epitaxial layer and barrier space-charge region next to it

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: LICENTIA PATENT-VERWALTUNGS-GMBH, 6000 FRANKFURT,

8339 Ceased/non-payment of the annual fee