DE2318000A1

DE2318000A1 - CIRCUIT ARRANGEMENT WITH ONE PUSH-PULL STAGE

Info

Publication number: DE2318000A1
Application number: DE19732318000
Authority: DE
Inventors: Hansjuergen Dipl In Riggenmann
Original assignee: KINEX SCHRITTMOTOREN GmbH
Current assignee: KINEX SCHRITTMOTOREN GmbH
Priority date: 1973-04-10
Filing date: 1973-04-10
Publication date: 1974-10-31

Description

Schaltungsanordnung mit einer Gegen tat stufe Die Erfindung bezieht sich auf eine Schaltungsanordnung mit einer Gegentaktstufe für hohe Ströme, bei der die Schalttransistoren der Gegentaktstufe ihre aus einem einzigen Steuersignal gebildeten Ansteuersignale zeitlich nacheinander erhalten, um das Auftreten von durch beide Schalttransistoren gleichzeitig fließenden Querströmen zu verhindern. Circuit arrangement with a counter did stage The invention relates refers to a circuit arrangement with a push-pull stage for high currents of the switching transistors of the push-pull stage from a single control signal drive signals formed received one after the other in order to prevent the occurrence of to prevent cross currents flowing at the same time through both switching transistors.

Bei herkömmlichen Gegentaktschaltungen werden die beiden im Gegentakt betriebenen Schalttransistoren gleichzeitig angesteuert, ohne Rücksicht auf deren Schalt- bzw. Sperrschichtladungsspeicherzeiten. Bekanntlich haben Transistoren jedoch bestimmte Schaltzeiten, so daß gleichzeitig angesteuerte Schalttransistoren in einer Gegentaktschaltung sich in ihrem Schaltverhalten teilweise überlappen, d.h.In conventional push-pull circuits, the two become push-pull operated switching transistors controlled simultaneously, regardless of their Switching or junction charge storage times. However, as is well known, transistors have certain switching times, so that simultaneously controlled switching transistors in one Push-pull circuits partially overlap in their switching behavior, i.e.

der eine Transistor bereits leitend ist, während der zu sperrende Transistor noch nicht vollständig gesperrt ist.one transistor is already conducting, while the one to be blocked Transistor is not yet completely blocked.

Auf Grund dieses Scha]tverhaltens fließt kurzzeitig ein sehr hoher Querstrom über beide Transistoren, der nur durch die Innenwiderstände der Transistoren begrenzt ist. Eine Zerstörung der Transistoren auf Grund dieses Querstromes kann nur verhindert werden, wenn ein Serienwiderstand in diesem Querzweig den Strom begrenzt oder aber die Ansteuerung der Transistoren zeitlich derart erfolgt, daß eine Überlappung der leitenden Schaltzustönde der Transistoren ausgeschlossen wird. Mit einem Serienwiderstand sind nur relativ kleine Schaltströne zu erreichen, wodurch die Gegentaktschaltung nur begrenzt anwendbar ist. Soll dagegen eine solche Gegentaktstufe z.B. zur Erzeugung eines Drehfeldes zum Betrieb von Schrittiiiotoren benutzt werden, so sind Serienwiderstände zur Begrenzung des Querstromes nicht anwendbar. In diesem Fall müssen vielmehr die beiden Schalttransistoren der Gegentaktstufe zeitlich nacheinander angesteuert werden, was bisher mit Hilfe einer relativ aufwendigen Ansteuerlogik erreicht wird.Due to this switching behavior, a very high flow rate briefly flows Cross current through both transistors, which is only caused by the internal resistances of the transistors is limited. Destruction of the transistors due to this cross current can can only be prevented if a series resistance in this shunt arm limits the current or the control of the transistors takes place over time in such a way that an overlap the conductive switching states of the transistors is excluded. With a series resistor only relatively small switching tones can be achieved, which makes the push-pull circuit is only applicable to a limited extent. Should such a push-pull stage, for example, be used for generation of a rotating field are used to operate stepper motors, there are series resistors not applicable to limit the cross flow. In this case, the both switching transistors of the push-pull stage are controlled one after the other, which has so far been achieved with the help of a relatively complex control logic.

Aufgabe der Erfindung ist es, eine neue Schaltungsanordnung der eingangs genannten Art zu schaffen, die in ihrem Schaltungsaufbau sehr einfach ist, mit einer minimalen Anzahl zusätzlicher Bauelemente auskommt und dadurch sehr funktionssicher ist.The object of the invention is to provide a new circuit arrangement of the above to create said type, which is very simple in its circuit structure, with a minimal number of additional components and therefore very reliable is.

Bei einer Schaltungsanordnung der genannten Art ist diese Aufgabe gemäß der Erfindung dadurch gelöst, daß die Basis eines jeden Schalttransistors von ae einem weiteren Transistor angesteuert ist, daß einer dieser weiteren Transistoren ein eine Vorspannung im Sinne einer Erhöhung seines Mnschaltpegels erzeugendes Bauelement in seiner Ehitterleitung aufweist und daß ein das Steuersignal integrierendes RC-Glied zwischen dem Steuereingang und mindestens einer der Basen der weiteren Transistoren liegt.In a circuit arrangement of the type mentioned, this is the task solved according to the invention in that the base of each switching transistor from ae a further transistor is controlled that one of these further transistors a component generating a bias voltage in the sense of an increase in its switching level in its Ehitterleitung and that an RC element integrating the control signal between the control input and at least one of the bases of the further transistors lies.

Mit Hilfe dieser einfachen Schaltungsanordnung wird sichergestellt, daß die beiden weiteren Transistoren von dem einzigen Steuersignal bereits derart angesteuert werden, daß sie nacheinander in ihren leitenden und auch sperrenden Zustand umgeschaltet werden. Dieses wird einmal dadurch erreicht, daß der eine der weiteren Transistoren mit Hilfe des in seiner Emitterleitung liegenden Bau elementes eine solche Vorspannung erhält, daß der. Finschaltpegel dieses einen Transistors höher liegt als der des anderen. Andererseits wird durch das integrierende RC-Glied die Einschaltflanke des gemeinsamen Steuersignals so verflacht, daß ein zeitlich aufeinanderfolgendes Umschalten der Transistoren infolge des höheren Einschaltpegels des einen Transistors erzielt wird. Schalten nun aber diese weiteren Transistoren bereits zeitlich nacheinander, so werden auch die jeweils von ihnen angesteuerten Schalttransistoren der Gegentaktstufe zeitlich nacheinander umgeschaltet. Ein Querstrom kann über die Eollektor-2itter-Strecken der Schalttransistoren daher nicht fließen.With the help of this simple circuit arrangement it is ensured that the two other transistors of the single control signal already in such a way are controlled so that they are successively in their conductive and also blocking State can be switched. This is achieved by one of the further transistors with the help of the construction element lying in its emitter line receives such a bias that the. Final switching level of this one transistor higher than that of the other. On the other hand, the integrating RC element the switch-on edge of the common control signal is so flattened that a temporal successive switching of the transistors due to the higher switch-on level of the one transistor is achieved. But now these other transistors switch already in time one after the other, so are the respectively controlled ones Switching transistors of the push-pull stage switched one after the other. A cross flow therefore cannot flow via the collector-2itter paths of the switching transistors.

In den Unteransprüchen sind weitere Ausgestaltungen der Erfindung angegeben, nach denen das Bauelement eine in Durchlaßrichtung geschaltete Diode ist und die Kollektoren der weiteren Transistoren in bestimmter Weise mit den Basen der Schalttransistoren verbunden sind.The subclaims contain further refinements of the invention indicated, according to which the component one in the forward direction switched Diode and the collectors of the other transistors in a certain way the bases of the switching transistors are connected.

Die Erfindung wird an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels verglichen mit den bisher benutzten Schaltungsanordnungen näher erläutert. Im einzelnen zeigen: Fig. 1 eine herkömmliche Gegentaktstufe, Fig. 2 eine modifizierte Gegentaktstufe, Fig. 3 eine bekannte Schaltungsanordnung zum zeitlich versetzten Ansteuern der Schalttransistoren einer Gegentaktstufe, Fig. 4 die erfindungsgeinäße Schaltungsanordnung, Fig. 5 schematisch die typischen Einschalt- und Ausschaltzeiten von Transistoren, Fig. 6 den Querstrom JQ durch die Schalttransistoren der in Fig. 1 gezeigten Gegentaktstufe, Fig. 7 den Querstrom JQ durch die Schalttransistoren in der in Fig. 2 gezeigten Gegentaktstufe und Fig. 8 den Querstrom JQ durch die beiden Schalttransistoren bei den in den Fig. 3 und 4 gezeigten Schaltungsanordnungen.The invention is based on an embodiment shown in the drawing explained in more detail compared with the circuit arrangements used so far. In detail Fig. 1 shows a conventional push-pull stage, Fig. 2 shows a modified push-pull stage, 3 shows a known circuit arrangement for controlling the switching transistors at different times a push-pull stage, FIG. 4 the circuit arrangement according to the invention, FIG. 5 schematically the typical switch-on and switch-off times of transistors, FIG. 6 the cross current JQ through the switching transistors of the push-pull stage shown in Fig. 1, Fig. 7 den Cross current JQ through the switching transistors in the push-pull stage shown in FIG and FIG. 8 shows the cross current JQ through the two switching transistors in the case of the in FIGS. 3 and 4 shown circuit arrangements.

Bei den herkömmlichen Gegentaktstufen, wie sie in Fig. 1 dargestellt sind, werden die beiden Schalttransistoren ohne Rti.cksicht auf deren Schalt- bzw. Sperrschichtladungsspeicherzeiten gleichzeitig angesteuert, wodurch infolge des in Fig. 5 schematisch dargestellten Schaltverhaltens die in Fig. 6 dargestellten Querströme JQ infolge der gezeigten Steuersignale UE fließen.In the conventional push-pull stages, as shown in FIG are, the two switching transistors are ignored regardless of their switching or Junction charge storage times controlled simultaneously, which as a result of the The switching behavior shown schematically in FIG. 5 is that shown in FIG. 6 Cross currents JQ flow as a result of the control signals UE shown.

Bei der in Fig. 2 dargestellten modifizierten Gegentaktstufe wurde eine gegenseitige Asynchronisation der Schalttransistoren erzwungen, die jedoch, wie aus Fig. 7 zu erkennen ist, nur zum halben Erfolg führt, da beim unmittelbaren Sperren des einen Schalttransistors durch das Steuersignal immer noch Querströme auftreten.In the case of the modified push-pull stage shown in FIG a mutual asynchronization of the switching transistors is forced, which, however, as can be seen from Fig. 7, only leads to half success, since the immediate Blocking of one switching transistor by the control signal still cross currents appear.

Bei der in Fig. 3 dargestellten bekannten Ausführungsform wird dagegen mit Hilfe einer nur schematisch dargestellten Ansteuerlogik das einzige Steuersignal in zwei zeitlich versetzte Steuersignale UM und U, umgewandelt, wodurch die beiden Schalttransistoren der Gegentaktstufe jeweils nacheinander sowohl in den leitenden als auch in den sperrunden Schaltzustand geschaltet werden. Wie aus Fig. 8 zu erkennen ist, können in diesem Fall keine Querströme über die Schalttransistoren fließen. Diese bekannte Schaltungsanordnung benutzt jedoch zum zeitlich versetzten Ansteuern der beiden Schalttransistoren eine relativ aufwendige Ansteuerlogik, die eine Vielzahl von Bauelementen benötigt, wodurch diese nicht nur teuer sondern auch relativ störanfällig wird.In the known embodiment shown in Fig. 3, however, is the only control signal with the aid of a control logic shown only schematically converted into two time-shifted control signals UM and U, whereby the two Switching transistors of the push-pull stage one after the other both in the conductive as well as being switched to the blocked switching state. As can be seen from FIG. 8 is, in this case no cross currents can flow through the switching transistors. However, this known circuit arrangement is used for time-shifted control of the two switching transistors a relatively complex control logic, which a large number of components required, which makes them not only expensive but also relatively prone to failure will.

Bei der in Fig. 4 gezeigten Ausführungsform der erfindungsgemäßen Schaltungsanordnung wird dagegen mit einem minimalen Schaltungs- und Bauelementaufwand ein sicheres zeitlich versetztes Ansteuern der Schalttransistoren der GegentaktstuSe erreicht. Zu diesem Zweck sind zwei weitere Transistoren nil und T2 zum jeweils getrennten Ansteuern der Schalttransistoren T3 und T4 der Gegentaktstufe vorgesehen. Der Transistor Tl weist in seiner Emitterleitung eine in Durchlaßrichtung geschaltete Diode Dl auf, die eine solche Vorspannung erzeugt, daß der Einschaltpegel des Transistors Tl größer ist als der des Transistors T2. Statt einer in Durchlaßrichtung geschalteten Diode kann z B. auch eine Vorspannungsquelle oder ein vergleichbares Bauelement angewendet werden. Der Kollektor des Transistors T1 ist über einen Widerstand R4 unmittelbar mit der Basis des ersten Schalttransistors T3 verbunden. Der Kollektor des anderen Transistors T2 ist dagegen unmittelbar mit der Basis des anderen Schalttransistors T4 und über einen Widerstand außerdem mit dem positiven Anschluß der Versorgungsspannung verbunden. Der- das Steuersignal für die Schaltungsanordnung führende Eingang E ist über ein integrierendes RC-Glied, das aus dem Widerstand R1 und dem Kondensator Cl gebildet ist, mit dem negativen Anschluß der Versorgungsspannung verbunden. Der Verbindungspunkt zwischen dem Widerstand R1 und dem Sondensator Cl ist über Widerstände R2 und R3 jeweils mit den Basen der Transistoren Tl und T2 verbunden, so daß die Basen beider Transistoren das am Eingang E liegende Steuersignal in integrierter Form zugeführt erhalten. Durch diese Integration wird aber die Flanke des Steuersignals stark verflacht bzw. verlangsamt, wodurch infolge des höheren Einschaltpegels des Transistors Tl die beiden Transistoren in einem bestimmten zeitlichen Abstand in ihren leitenden Zustand geschaltet werden.In the embodiment of the invention shown in FIG Circuitry is, however, with a minimum Circuit and component outlay a safe, staggered control of the switching transistors the push-pull stage achieved. For this purpose, two more transistors are nil and T2 for each separate control of the switching transistors T3 and T4 of the push-pull stage intended. The transistor Tl has in its emitter line one in the forward direction switched diode Dl, which generates such a bias that the switch-on level of the transistor Tl is greater than that of the transistor T2. Instead of one in the forward direction switched diode can, for example, also be a bias voltage source or a comparable one Component are applied. The collector of transistor T1 is across a resistor R4 is connected directly to the base of the first switching transistor T3. The collector the other transistor T2, on the other hand, is directly connected to the base of the other switching transistor T4 and via a resistor also to the positive terminal of the supply voltage tied together. The input E carrying the control signal for the circuit arrangement is via an integrating RC element, which consists of the resistor R1 and the capacitor Cl is formed, connected to the negative terminal of the supply voltage. Of the The connection point between the resistor R1 and the probe Cl is via resistors R2 and R3 are each connected to the bases of the transistors T1 and T2, so that the Bases of both transistors, the control signal at input E is integrated Received form fed. However, this integration makes the edge of the control signal greatly flattened or slowed down, which, as a result of the higher switch-on level of the Transistor Tl the two transistors at a certain time interval in their conductive state can be switched.

Beim Auftreten eines positiven Steuersignals z.B. in Form eines Rechteckimpulses wird die Vorderflanke des Rechteckimpulses stark verflacht, wodurch zuerst der Einschaltpegel für den Transistor T2 erreicht wird, d.h. dieser Transistor in seinen leitenden Zustand umschaltet. Infolge des höheren Einschaltpegels des Transistors 11 bleibt dieser jedoch noch gesperrt. Der leitende Transistor T2 legt die Basis des Schalttransistors X4 auf dessen Emitterpotential, wodurch dieser sperrt. Da zu diesem Zeitpunkt der Transistor 11 noch gesperrt ist, erhält auch die Basis des £chalttransistors T3 noch kein Einschaltsignal. Erst wenn die verflachte Einschaltflanke den Einschaltpegel des Transistors 11 erreicht, wird dieser in seinen leitenden Zustand umgeschaltet. Erst dann erhält auch die Basis des Schalttransistors U3 ein Einschaltsignal, so daß dieser ßchalttransistor leitend werden kann. Dieses erfolgt jedoch immer erst zu einem Zeitpunkt, zu dem der andere Schalttransistor U4 bereits sicher gesperrt ist. Bei Auftreten der Buckflanke des Steuersignals findet der entsprechende Schaltvorgang statt, wobei zuerst der Transistor W1 infolge seines höheren Einschaltpegels gesperrt wird, d.h. der Transistor T3 in seinen sperrenden Schaltzustand umgeschaltet wird, wobei gleichzeitig der Transistor T2 jedoch immer noch leitend ist, d.h. damit der Transistor M4 sicher gesperrt ist. Erst wenn der Pegel des Steuersignals auch unter den relativ niedrigen Einschaltpegel des Transistors T2 fällt, wird auch dieser Transistor gesperrt, wodurch der Schalttransistor T4 in seinen leitenden Zustand umschalten kann, was jedoch immer erst dann erfolgt, wenn zuvor der Schalttransistor T3 sicher gesperrt wurde.When a positive control signal occurs, e.g. in the form of a square pulse the leading edge of the square pulse is strongly flattened, which first sets the switch-on level for the transistor T2 is reached, i.e. this transistor in its conducting Toggles state. As a result of the higher switch-on level of the transistor 11 remains However, this is still blocked. The conductive transistor T2 forms the base of the switching transistor X4 to its emitter potential, which blocks it. Since at this point the Transistor 11 is still blocked, the base of the switching transistor T3 also receives no switch-on signal yet. Only when the flattened switch-on edge has reached the switch-on level of the transistor 11 is reached, this is switched to its conductive state. Only then does the base of the switching transistor U3 also receive a switch-on signal, see above that this switching transistor can become conductive. However, this always takes place first at a point in time at which the other switching transistor U4 is already safely blocked is. When the buck edge of the control signal occurs, the corresponding switching process takes place instead, the transistor W1 being blocked first due to its higher switch-on level , i.e. the transistor T3 is switched to its blocking switching state, at the same time, however, the transistor T2 is still conducting, i.e. so that the Transistor M4 is safely blocked. Only when the level of the control signal is also below the relatively low switch-on level of the transistor T2 falls, this also becomes Transistor blocked, whereby the switching transistor T4 in its conductive state can switch, but this only happens when the switching transistor T3 has been safely blocked.

Die in Fig. 4 dargestellte Schaltungsanordnung kann schaltungsinäßig modifiziert werden, indem z.B. der Eollektor-Emitter- Strecke des Transistors T2 ein Kondensator parallelgeschaltet wird, was hier jedoch nicht dargestellt ist. Durch diese Parallelschaltung eines Kondensators wird erreicht, daß der Schalttransistor T4 immer dann sofort sperrt, wenn der Transistor T2 leitend wird, da sich dann der parallelgeschaltete Kondensator schlagartig entlädt. Andererseits kann der Schalttransistor 4 nicht sofort in seinen leitenden Zustand umschalten, wenn der Transistor T2 sperrt, da anschließend immer erst noch der parallelgeschaltete Kondensator auf geladen werden muß. Bei dieser Schaltungsvariante ist es sinnvoll, das integrierende RC-Glied mit der Basis nur des ersten Transistors Tl zu verbinden, während die Basis des zweiten Transistors T2 z.B. über einen Widerstand unmittelbar mit dem Steuereingang E verbunden wird. Dadurch ist sichergestellt, daß der Transistor T2 sofort und ohne jegliche Seitverzögerung vom Steuersignal angesteuert wird, während der Transistor T1 infolge des ohnehin vergrößerten Einschaltpegels und der verflachten Einschaltflanke des Steuersignals zeitlich verzögert angesteuert wird.The circuit arrangement shown in FIG. 4 can be circuit-wise can be modified by e.g. the collector-emitter Stretch of the Transistor T2, a capacitor is connected in parallel, but this is not shown here is. This parallel connection of a capacitor ensures that the switching transistor T4 always blocks immediately when the transistor T2 is conductive, because then the capacitor connected in parallel discharges suddenly. On the other hand, the switching transistor 4 do not immediately switch to its conductive state when transistor T2 blocks, because then the capacitor connected in parallel is still charged must become. With this circuit variant, it makes sense to use the integrating RC element to connect to the base of only the first transistor Tl, while the base of the second transistor T2 e.g. via a resistor directly to the control input E is connected. This ensures that the transistor T2 immediately and without any side delay is driven by the control signal while the transistor T1 due to the already increased switch-on level and the flattened switch-on edge of the control signal is triggered with a time delay.

Mit Hilfe dieses sehr einfachen Schaltungsprinzips ist das in Fig. 8 dargestellte Schaltverhalten der Schalttransistoren T3 und T4 der Gegentaktstufe mit sehr wenigen und billigen Bauelementen zu erreichen, bei dem ein Auftreten von Querströmen sicher unterbunden ist.With the help of this very simple circuit principle, this is shown in Fig. 8 shown switching behavior of the switching transistors T3 and T4 of the push-pull stage to achieve with very few and cheap components in which an occurrence of Cross flow is safely prevented.

Claims

t circuit arrangement with a push-pull stage for high currents, at of the switching transistors of the push-pull stage from a single control signal drive signals formed received one after the other in order to prevent the occurrence of to prevent cross currents flowing simultaneously with both switching transistors, in that the base of each switching transistor (T T4) is controlled by a further transistor (T1, T2) each, that one (T1) these further transistors a bias voltage in the sense of increasing his Has switch-on level generating component (D1) in its emitter line and that an RC element (R1, C1) integrating the control signal between the control input (E) and at least one of the bases of the further transistors is located.

2. Circuit arrangement according to claim 1, characterized in that g e k e n n -z e i c h n e t that the component (D1) is a forward-connected diode.

3. to flock circuit arrangement according to claim 1 or 2, characterized in that g e -k e n n n z e i c h n e t that the collector of another transistor (21) Connected via a resistor (R4) to the base of one switching transistor (T3) is, while the collector of the other of the further transistors (T2) with the base of the other switching transistor (T4) directly and via a resistor (R5) with the supply voltage is connected.

4. Circuit arrangement according to claim 3, characterized in that g c k e n n -z e i c h n e t, dalS the collector of the other (T2) of the further transistors via one Capacitor is connected to the other terminal of the supply voltage and that the RC element between the control input (E) and the base of only the ends (21) of the other Transistors (T1, 2) is switched.

L e r s e i t e