DE2315796C3

DE2315796C3 - Voltage controllable oscillator

Info

Publication number: DE2315796C3
Application number: DE19732315796
Authority: DE
Inventors: Eckmar 7500 Karlsruhe Lehari
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1973-03-29
Publication date: 1976-03-25

Description

Die Erfindung betrifft einen spannungssteuerbaren Oszillator mit einem die Frequenz bestimmenden Kondensator, an dem der eine Eingang eines Komparators liegt, dessen anderer Eingang an eine vom Komparator gesteuerte, zwei Spannungswerte abgebende Spannungsquelle, die auf den jeweils anderen Wert umgeschaltet wird, wenn die Kondensatorspannung den ersten Wert erreicht, angeschlossen ist und dessen Ausgang mit dem einen Eingang einer Koinzidenzstufe verbunden ist, deren anderem Eingang eine Steuerspannung zugeführt ist und der eine den Kondensator auf- oder entladende Stromquelle derart steuert, daß diese den Kondensator auflädt, wenn die Kondensaiorspannung kleiner als der erste am Komparator liegende Spannungswert der Spannungsquelle ist und den Kondensator entiädi, wenn die Kondensatorspannung größer als der zweite am Komparator liegende zweite Spannungswert der SpannungsquelleThe invention relates to a voltage-controllable oscillator with a frequency-determining oscillator Capacitor to which one input of a comparator is connected, the other input to one of the Comparator-controlled voltage source that emits two voltage values and points to the other Value is switched when the capacitor voltage reaches the first value, is connected and the output of which is connected to one input of a coincidence stage, the other input of which a control voltage is supplied and the current source charging or discharging the capacitor in this way controls that this charges the capacitor when the capacitor voltage is lower than the first on the comparator lying voltage value of the voltage source and the capacitor entiädi, if the capacitor voltage greater than the second voltage value of the voltage source, which is applied to the comparator

In der DT-OS 19 20 561 ist ein Multivibrator beschrieben, dessen Frequenz mit einer SteuerspannungIn the DT-OS 19 20 561 a multivibrator is described whose frequency with a control voltage

ίο verändert werden kann. Der Oszillator schwingt stets, wird also nicht ein- und ausgeschaltet. Er besteht aus einem Komparator, an dessen einem Eingang der frequenzbestimmende Kondensator liegt, der über einen Widerstand vom Ausgang des Komparatorsίο can be changed. The oscillator always vibrates so is not switched on and off. It consists of a comparator, at one input of which the frequency-determining capacitor is located across a resistor from the output of the comparator

umgeladen wird und an dessen anderem Eingang der Abgriff eines SpannungsteiSers angeschlossen ist, der ebenfalls mit dem Ausgang des Komparators verbundenis reloaded and at the other input of which the tap of a voltage booster is connected, which also connected to the output of the comparator

ist.
Eine in der US-PS 37 13 046 beschriebene Schaltung enthält zusätzlich zu einem solchen Oszillator ein an dessen Ausgang angeschlossenes Koinzidenzglied, das ferner mit einem Steuersignal angesteuert wird. An das Koinzidenzglied ist ein Binärteiler angeschlossen, der einen Transistor steuert, dessen Emitter-Kollektor-Strecke in Reihe mit einem Kondensator liegt, der dem die Frequenz des Oszillators bestimmenden Kondensator parallel geschaltet ist. In dem Schaltzustand des Binärteilers, in dem der Transistor durchgeschaltet ist, wird dieser Zusatzkondensator wirksam, so daß die gesamte frequenzbestimmende Kapazität vergrößert und damit die Aufladezeit verlängert wird. Im anderen Schaltzustand des Binärteilers ist der Transistor gesperrt, so daß nur ein Kondensator wirksam ist. Mit dem Steuersignal wird die Ausgabe von Ausgangsimpulsen des Oszillators ein- und ausgeschaltet; die Vorderflanke des nächsten Ausgangsimpulses folgt aber erst nach einer Zeitdauer, die vom jeweiligen Ladezustand des frequenzbestimmenden Kondensators abhängig ist. Dies bedeutet, daß der zeitliche Abstandis.
A circuit described in US Pat. No. 3,713,046 contains, in addition to such an oscillator, a coincidence element which is connected to its output and which is also controlled with a control signal. A binary divider is connected to the coincidence element and controls a transistor whose emitter-collector path is in series with a capacitor which is connected in parallel to the capacitor which determines the frequency of the oscillator. In the switching state of the binary divider, in which the transistor is switched through, this additional capacitor is effective, so that the entire frequency-determining capacitance is increased and thus the charging time is extended. In the other switching state of the binary divider, the transistor is blocked so that only one capacitor is effective. The output pulses of the oscillator are switched on and off with the control signal; however, the leading edge of the next output pulse only follows after a period of time that depends on the current state of charge of the frequency-determining capacitor. This means that the time interval

zwischen dem Steuersignal und dem ersten Ausgangsimpuls des Oszillators innerhalb einer Periode des Oszillatorsignals verschieden sein kann. Ein phasenstar res Anschwingen erfolgt nicht.
In elektronischen Anlagen ist es häufig erforderlich,can be different between the control signal and the first output pulse of the oscillator within a period of the oscillator signal. There is no phase-locked oscillation.
In electronic systems it is often necessary

_4S Oszillatoren zu synchronisieren, d. h., die synchronisierten Oszillatoren sollen bei Anlegen einer Steuerspannung nach einer bestimmten Zeit anschwingen, oder sie sollen im Takt eines anderen Oszillators schwingen. Zum Beispiel muß bei der Fremdsynchronisation von Sichtgerätesteuerungen mit Fernsehsignalen eine hohe Frequenz phasenstarr an eine niedrige gekoppelt werden. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen spannungssteuerbaren Oszillator zu schaffen, der mit dem Anlegen der Steuerspannung phasenstarr anschwingt. _{To synchronize 4S} oscillators, ie the synchronized oscillators should start to oscillate after a certain time when a control voltage is applied, or they should oscillate in time with another oscillator. For example, in the case of external synchronization of display device controls with television signals, a high frequency must be phase-locked to a low frequency. The present invention is based on the object of creating a voltage-controllable oscillator which oscillates in a phase-locked manner when the control voltage is applied.

Diese Aufgabe wird bei einem Oszillator der eingangs beschriebenen Art dadurch gelöst, daß die Koinzidenzstufe zwischen den Ausgang des Komparators und die Stromquelle geschaltet ist. In einer solchen AnordnungIn the case of an oscillator, this task is carried out at the beginning described type solved in that the coincidence stage between the output of the comparator and the Power source is switched. In such an arrangement

6ο wird der Oszillator bei abgeschaltetem Steuersignal in einem definierten statischen Zustand gehalten. Bei Anlegen des Steuersignals schwingt er aus diesem definierten Schaltzustand an. Der Ausgang des Komparators ist nicht, wie es in einer der bekannten Anordnungen der Fall ist, unmittelbar mit den Eingängen verbunden; die Rückkopplungswege sind von dem Koinzidenzglied unterbrochen. Ferner sind gesonderte, vom Komparator gesteuerte Spannungs-6ο the oscillator is switched off in held in a defined static state. When the control signal is applied, it swings out of it defined switching state. The output of the comparator is not as it is in any of the known ones Arrangements is the case, directly connected to the entrances; the feedback paths are interrupted by the coincidence element. Furthermore, separate voltage voltages controlled by the comparator

und Stromquellen vorgesehen.and power sources provided.

Da der Kondensator von derselben Stromquelle auf- _und entladen wird, sind die Auf- und Entladezeiten gleich. Ein derartiger Oszillator liefert daher Ausgangsimpulse, deren Puls-Pausenverhältnis »1« ist. Durch Verändern der dem Komparator zugeführten Spannungswerte kann die Frequenz eingestellt bzw. konstant gehalten werden. Die Anzahl der die Frequenz beeinflussenden Elemente ist klein. Ein weiterer Vorteil ist daß auch hohe Frequenzen von z.B. 10 MHz mit niedrigen Frequenzen phasengekoppelt werden können, ohne daß ein Frequenzvergleich mit zusätzlichen Schaltmitteln notwendig ist. Die Schaltung erfordert nur einen einzigen Spannungskomparator.Since the capacitor from the same power source up _nd discharged, the charging and discharging are equal. Such an oscillator therefore delivers output pulses whose mark-to-space ratio is "1". By changing the voltage values fed to the comparator, the frequency can be set or kept constant. The number of elements influencing the frequency is small. Another advantage is that high frequencies of, for example, 10 MHz can also be phase-coupled with low frequencies without the need for a frequency comparison with additional switching means. The circuit only requires a single voltage comparator.

An Hand der Zeichnung werden im folgenden die Erfindung sowie weitere Vorteile und Ergänzungen näher beschrieben und erläutert. Es zeigtThe invention and further advantages and additions are described below with reference to the drawing described and explained in more detail. It shows

Fig, 1 das Prinzipschaltbild eines Oszillators und1 shows the basic circuit diagram of an oscillator and

Fig. 2 Impulsdiagramme des Oszillators nachFig. 2 pulse diagrams of the oscillator according to

Fig. 1-Fig. 1-

Das frequenzbestimmende Glied des Oszillators nachThe frequency-determining element of the oscillator according to

Fig.l besteht aus einem Widerstand RO und einem Kondensator CO. Der Kondensator CO wird wechselweise über den Widerstand RO und den Transistor 72 aufgeladen und über den Widerstand RO und den Transistor 71 entladen. Die Kondensatorspannung wird dem invertierenden Eingang » - « eines Komparators K zugeführt. Dieser vergleicht die Kondensatorspannung mit einer am Abgriff eines Potentiometers mit den Widerständen Rl und R2 liegenden Spannung, ist die Kondensatorspannung kleiner als die Potentiometerspannung, so gibt der Komparator das Signal »1« ab. Ist die Kondensatorspannung größer, so ist das Ausgangssignal des Komparators »0«. Der Ausgang des Komparators K ist mit einem Eingang eines als Koinzidenzstu^fe wirkenden NAND-Gliedes Gl verbunden. Einem weiteren Eingang dieses NAND-Gliedes Gl wird über eine Klemme SP ein Sperr- oder ein Freigabesignal für den Oszillator zugeführt. Ein dritter Eingang ist mit dem Kollektor eines Transistors 74 verbunden.Fig.l consists of a resistor RO and a capacitor CO. The capacitor CO is alternately charged via the resistor RO and the transistor 72 and discharged via the resistor RO and the transistor 71. The capacitor voltage is fed to the inverting input “-” of a comparator K. This compares the capacitor voltage with a voltage at the tap of a potentiometer with resistors R1 and R2. If the capacitor voltage is lower than the potentiometer voltage, the comparator outputs the signal "1". If the capacitor voltage is higher, the output signal of the comparator is "0". The output of comparator K is connected to an input of a Koinzidenzstu than ^f e acting NAND gate Gl. A blocking or release signal for the oscillator is fed to a further input of this NAND element Gl via a terminal SP. A third input is connected to the collector of a transistor 74.

Es sei zunächst angenommen, daß an der Klemme SP »0«-Signal liege. Damit führt das NAND-Glied Gl an seinem Ausgang »1 «-Signal, das den Transistor 71 durchschaltet, in dem Invertierglied /1 ^:nvertiert, und .,₅ den Transistor 72 sperrt. Der Kondensator CO wird daher entladen. Das Ausgangssignal des NAND-Gliedes Gl wird ferner nach doppelter Invertierung in den Invertiergliedern /1 und /2 auf den Transistor 73 gegeben und schaltet diesen durch. Da sich in dessen Emitterkreis ein Widerstand R3 befindet, ist seine Kollektorspannung und damit die an den » + «-Eingang des Komparators K gelangende Spannung größer als Null und größer als die Kondensatorspannung CO. Der Komparator K gibt daher »!«-Signal ab. Es herrscht ein stabiler Zustand; der Oszillator ist blockiert. Dieser Schaltzustand ist in den Diagrammen nach Fig.2 zwischen den Zeitpunkten rl und Ω. eingetragen. In diesen Diagrammen bedeutet Uco die Kondensatorspannung, Um Spannung am Widerstand Rl bzw. am ^₀ Kollektor des Transistors 73, Lfei das Ausgangssignal des NAND-Gliedes Cl, ds das der Klemme DS zugeführte Signal, sp das der Klemme SP zugeführte Signal, ο das an der Klemme O auftretende Signal und k das Ausgangssignal des Komparators. d<It is initially assumed that there is a "0" signal at terminal SP. The NAND element Gl thus carries a “1” signal at its output, which ^{switches the transistor 71 through, in the inverting element / 1:} inverted, and., ₅ blocks the transistor 72. The capacitor CO is therefore discharged. The output signal of the NAND gate Gl is also applied to the transistor 73 after double inversion in the inverters / 1 and / 2 and switches it through. Since there is a resistor R3 in its emitter circuit, its collector voltage and thus the voltage reaching the "+" input of the comparator K is greater than zero and greater than the capacitor voltage CO. The comparator K therefore emits a "!" Signal. There is a stable state; the oscillator is blocked. This switching state is in the diagrams according to FIG. 2 between the times rl and Ω. registered. In these diagrams Uco means the capacitor voltage, Um voltage at the resistor Rl or at the ^ ₀ collector of the transistor 73, Lfei the output signal of the NAND element Cl, ds the signal fed to the terminal DS , sp the signal fed to the terminal SP , ο the signal occurring at terminal O and k is the output signal of the comparator. d <

Im Zeitpunkt (2 wird an die Klemme ein Freigabesignal gelegt. Dies bewirkt, daß, da nunmehr sämtliche Eineänee des NAND-Gliedes Gl mit »!«-Signal belegt sind, dieses Glied am Ausgang »O«-Signal führt, der Transistor 71 gesperrt und der Transistor 72 durchgeschaltet wird. Der Kondensator CO wird daher aufgeladen. Gleichzeitig wird der Transistor 73 gesperrt, so daß am » + «-Eingang des Komparators K eine durch das Verhältnis der Widerstände R2 und Rl und die Größe der Speicherspannung bestimmte Spannung anliegt. Die Spannung Um (vergleiche F i g. 2) springt daher auf einen höheren Wert, z. B. 5 V. Außerdem tritt am Ausgang 0 »1 «-Signal auf. Erreicht die Ladespannung des Kondensators CO die am Widerstand Rl liegende Spannung, also z. B. 5 V, so wird das Ausgangssignal des Komparators K »0« und das des NAND-Gliedes Cl »1«, der Transistor 72 wird gesperrt und der Kondensator CO über den Transistor Π entladen. Gleichzeitig wird der Transistor 73 wieder durchgeschaltet, so daß am » + «-Eingang des Komparators K wieder die vom Spannungsteiler mit den Widerständen R2, Rl und R3 gelieferte Spannung liegt. Außerdem wechselt das Signal am Ausgang 0 von »I« nach »0«. Dieser Zustand bleibt so lange aufrechterhalten, bis die Ladespannung des Kondensators CO gleich der dem » + «-Eingang des Komparators K zugeführten Spannung ist. In diesem Augenblick wechselt wieder das Ausgangssignal des Komparators K und damit das des NAND-Gliedes Gl und das an der Klemme 0 auftretende Ausgangssignal. Der Kondensator CO wird wieder aufgeladen. Diese Vorgänge wiederholen sich, solange »!«-Signal am Eingang SPIiegt.At time (2 , a release signal is applied to the terminal. This has the effect that, since all the units of the NAND element Gl are now assigned the "!" Signal, this element has the "O" signal at the output, and the transistor 71 is blocked and the transistor 72 is turned on. The capacitor CO is therefore charged. At the same time, the transistor 73 is blocked, so that a voltage determined by the ratio of the resistors R2 and R1 and the size of the storage voltage is applied to the "+" input of the comparator K. The voltage Um (compare FIG. 2) therefore jumps to a higher value, e.g. 5 V. In addition, a "1" signal occurs at the output 0. If the charging voltage of the capacitor CO reaches the voltage across the resistor R1, Thus, for example, 5 V, the output signal of the comparator K is “0” and that of the NAND element Cl is “1”, the transistor 72 is blocked and the capacitor CO is discharged via the transistor Π. At the same time, the transistor 73 is again switched through, so that at the "+" input ang of the comparator K is again the voltage supplied by the voltage divider with the resistors R2, Rl and R3. In addition, the signal at output 0 changes from "I" to "0". This state is maintained until the charging voltage of the capacitor CO is equal to the voltage fed to the "+" input of the comparator K. At this moment, the output signal of the comparator K and thus that of the NAND element Gl and the output signal occurring at terminal 0 change again. The capacitor CO is recharged. These processes are repeated as long as the "!" Signal is present at the input SPI.

Die Frequenz des Oszillators kann außer durch Verändern des Widerstandes RO und des Kondensators CO sowie der Kollektorspannung des Transistors 72 auch dadurch verändert werden, daß die am » + «-Eingang des Komparators K liegenden Schwellwerte durch Verändern des Widerstandes R2, des Widerstandes Rl oder des Widerstandes R3 oder auch durch Verändern der Speisespannung des Spannungsteilers mit den Widerständen Rl, R2 und R3 verändert werden. Durch derartige Veränderungen kann die Frequenz in Abhängigkeit der Temperatur oder anderen Bedingungen nachgeführt werden.The frequency of the oscillator can be changed not only by changing the resistor RO and the capacitor CO and the collector voltage of the transistor 72, but also by changing the threshold values at the "+" input of the comparator K by changing the resistor R2, the resistor R1 or the Resistance R3 or by changing the supply voltage of the voltage divider with the resistors Rl, R2 and R3 can be changed. Such changes can be used to track the frequency as a function of the temperature or other conditions.

Nach Freigabe des Oszillators durch Zuführen des »1«-Signals auf die Klemme SP läuft der Oszillator sofort an. Die erste Aufladezeit ist allerdings um einen konstanten Betrag größer als die Auf- und Entladezeiten im eingeschwungenen Zustand. Das liegt daran, daß die Kondensatorspannung von Null an über den unteren Schwellwert hinweg zusätzlich aufgeladen werden muß. Dieser Synchronisationsfehler ist ein konstanter Phasenfehler, der bei den meisten Anwendungsfällen, wie Synchronisation eines Sichtgerätes, oder anderen Steuerabläufen keine Auswirkungen hat, bzw. berücksichtigt werden kann.After the oscillator has been released by applying the "1" signal to terminal SP , the oscillator starts up immediately. The first charging time is, however, a constant amount greater than the charging and discharging times in the steady state. This is due to the fact that the capacitor voltage has to be additionally charged from zero above the lower threshold value. This synchronization error is a constant phase error that has no effects or can be taken into account in most applications, such as synchronization of a display device or other control processes.

Zum Zeitpunkt β wird der Klemme DS ein zusätzlicher Synchronisationsimpuls zugeführt, der von einem Differenzierglied mit dem Kondensator Cl und dem Widerstand R4 differenziert wird. Während einer Zeit, die etwa gleich der Zeitkonstante dieses Differenziergliedes ist, schaltet der Transistor 74 durch, und am dritten Eingang des NAND-Gliedes Gl liegt »0«-Signal. Dadurch wird der Kondensator CO zwangsweise entladen und eine feste Phasenbeziehung zwischen dem der Klemme DS zugeführten Impuls und dem nächsten Ausgangsimpuls des Oszillators hergestellt. Die Zeitkonstante des Differenziergliedes muß mindestens gleich der Entladezeit des Kondensators CO sein. Zweckmäßig wählt man die Zeitkonstante gleich der Entladezeit. Der Kondensator ist dann eindeutigAt the time β , an additional synchronization pulse is fed to the terminal DS , which is differentiated by a differentiating element with the capacitor Cl and the resistor R4. During a time which is approximately equal to the time constant of this differentiating element, the transistor 74 turns on, and the “0” signal is present at the third input of the NAND element Gl. As a result, the capacitor CO is forcibly discharged and a fixed phase relationship is established between the pulse fed to the terminal DS and the next output pulse of the oscillator. The time constant of the differentiating element must be at least equal to the discharge time of the capacitor CO . It is advisable to choose the time constant equal to the discharge time. The capacitor is then unique

laden, und die Vorderflanke des nächsten Ausgangspulses des Oszillators ist genau festgelegt. An Stelle ; Differenziergliedes können selbstverständlich auch Jere Zeitglieder, wie monostabile Multivibratoren dgl., eingesetzt werden.load, and the leading edge of the next output pulse of the oscillator is precisely defined. Instead of ; Differentiators can, of course, also include timing elements such as monostable multivibrators Like., are used.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Voltage controllable oscillator with a frequency-determining capacitor, to which one input of a comparator is connected, the other input to a voltage source controlled by the comparator, which emits two voltage values and which is switched to the other value when the capacitor voltage reaches the first value reached, and the output of which is connected to one input of a coincidence stage, the other input of which is supplied with a control voltage and which controls a current source charging or discharging the capacitor in such a way that it charges the capacitor when the capacitor voltage is lower than the first on Comparator lying voltage value of the voltage source and discharges the capacitor when the capacitor voltage is greater than the second voltage value of the voltage source lying on the comparator, characterized in that the coincidence stage (Gl) between the output of the comparator (K) and the current source (71, 72, RQ) ge is switched.

2. Oscillator according to claim I, characterized in that the current source consists of two alternately controlled transistors (71, 72) connected in series to a voltage source, at the connection point of which the capacitor (CO) is connected via a resistor (RO).

3. Oscillator according to claim 1 or 2, characterized in that the comparator (K) driving voltage source consists of a transistor (73) connected by the output signal of the coincidence stage (Gl) with an emitter resistor (R3) and a collector resistor (R2) , whose Collector is connected to the comparator (K) .

4. Oscillator according to claim 3, characterized in that in the Kollekt.orkreis of the transistor (73) there is a voltage divider (Ä2, Ri) for the supply voltage, to the tap of which the comparator f / fJ is connected.

5. Oscillator according to one of claims 1 to 4, characterized in that the coincidence stage (Gl) has a third input to which a synchronization signal can be fed _{via a differentiating element (Cl 1 A4).}