DE2262208A1

DE2262208A1 - MONITORING CIRCUIT FOR DC VOLTAGES

Info

Publication number: DE2262208A1
Application number: DE19722262208
Authority: DE
Inventors: Dieter Bischoff
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1972-12-19
Filing date: 1972-12-19
Publication date: 1974-06-20

Description

Überwachungsschaltung für Gleichspannungen Stand der. Technik Es ist bekannt, zur Überwachung von Gleichspannungen, neben Messinstrumenten mit zwei Kontakten, die vom Zeiger betätigt werden, Triggerschaltungeg z.B. den Schmitt-Trigger, zu verwenden. Über-oder untersehreitet die zu überwachende Spannung bei derartigen Schaltungen den eingestellten Schwellwerts dann wechselt das Ausgangssignal seinen statischen Zustand. Zur Überwachung einer Gleichspannung innerhalb zweier Grenzen benötigt man zwei Triggerschaltungen mit unterschiedlich eingestellten Schwellwerten. Monitoring circuit for DC voltages. Technology it is known to monitor DC voltages, in addition to measuring instruments with two Contacts that are actuated by the pointer, trigger circuits e.g. the Schmitt trigger, to use. The voltage to be monitored is above or below this in such cases Switching the set threshold value then the output signal changes static condition. For monitoring a DC voltage within two limits you need two trigger circuits with differently set threshold values.

Bei derartigen Triggerschaltungen können Fehler auftreten, die zur Folge haben, daß beim Überschreiten der Uberwachungsgrenzen das Ausgangssignal seinen statischen Zustand nicht wechselt, d.h. die Triggerschaltungen bleiben im "Gut"-Zustand liegen und täuschen somit das Vorhandensein eines richtigen Eingangssignals vor.In such trigger circuits errors can occur that lead to The result is that when the monitoring limits are exceeded, the output signal is its static state does not change, i.e. the trigger circuits remain in the "good" state lie and thus simulate the presence of a correct input signal.

Sollen mehrere Triggerschaltungen zusammengefaßt werden, so stehen UND-Schaltungen zur VerfUgung. Auch bei diesen Schaltungen besteht die Gefahr, daß bei Unterbrechung oder Ausfall eines Bauelementes eine logische 1 oder "O" an einem Eingang vorgetäuscht werden kann, wie nicht näher erläutert zu werden braucht.If several trigger circuits are to be combined, they are displayed AND circuits available. Even with these circuits there is a risk that in the event of an interruption or failure of a component, a logical 1 or "O" on one Input can be simulated, as need not be explained in more detail.

Aufgabe Es ist Aufgabe der Erfindung, eine Schaltungsanordnung zum Überwachen, ob eine Gleichspannung zwischen einer unteren und einer oberen Überwachungsgrenze liegt, anzugeben, die bei einem oder mehreren Fehlern der Bauelemente die gleichen Signale abgibt, wie beim Über- oder Unterschreiten der Toleranzgrenzen der zu überwachenden Spannung.Object It is the object of the invention to provide a circuit arrangement for Monitoring whether a DC voltage is between a lower and an upper monitoring limit which is the same in the case of one or more faults in the components Emits signals, such as when exceeding or falling below the tolerance limits of the to be monitored Tension.

Außerdem wird eine Einrichtung zum Zusammenfassen der Ausgangssignale mehrerer Schaltungsanordnungen, die die gleichen Eigenschaften hat, angegeben.In addition, a device for combining the output signals is provided several circuit arrangements that have the same properties are specified.

Lösung Die Aufgabe wird mit den in den Ansprüchen 1 und 5 angegebenen Mitteln gelöst. In den Ansprüchen 2, 3 und 4 sind Weiterbildungen der Schaltungsanordnung zum Überwachen einer Gleichspannung angegeben.Solution The object is given in claims 1 and 5 Funds resolved. Claims 2, 3 and 4 are developments of the circuit arrangement specified for monitoring a DC voltage.

Vorteile Mit der Erfindung lassen sich eine große Anzahl von Gleichspannungen einfach und zuverlässig überwachen.Advantages With the invention, a large number of direct voltages can be used monitor easily and reliably.

Fehler in der Überwachungseinrichtung selbst haben ebenfalls eine Fehleranzeige zur Folge.Errors in the monitoring device itself also have one Result in error display.

Beschreibung Die Erfindung wird nun beispielsweise anhand der Zeichnungen erläutert. Es zeigen: Fig. 1 eine Schaltungsanordnung zum Überwachen einer Gleichspannung und Fig. 2 eine dynamische-UND-Schaltung zum Zusammenfassen der Ausgangssignale mehrerer Schaltungsanordnungen nach Fig. 1 Die Schaltungsanordnung zur Überwachung einer Gleichspannung nach Fig. 1 besteht~i-m==wesentlichen aus einem nicht gegengekoppelten Operationsverstärker (Differenzverstärker) V1, der als Komparator verwendet wird.Description The invention will now be described, for example, with reference to the drawings explained. 1 shows a circuit arrangement for monitoring a direct voltage and FIG. 2 shows a dynamic AND circuit for combining the output signals several circuit arrangements according to FIG. 1 The circuit arrangement for monitoring a DC voltage according to Fig. 1 consists ~ i-m == essentially of a non-negative feedback Operational amplifier (differential amplifier) V1 used as a comparator.

Am Eingang 1 der Schaltung, der mit dem invertierenden Eingang des Komparators V 1 verbunden it, liegt die zu überwachende Gleichspannung Ux, die in den Grenzen Usl und Us2 überwacht werden soll. Am Eingang 2 liegt eine Rechteckspannung Ur (Tastverhältnis 1:1), die über einen Kondensator C 2 übertragen und über einen Spannungsteiler, bestehend aus den Widerständen R1, R2, R5, als U'r an den nichtinvertierenden Eingang des Komparators V 1 gelegt wird. Die oberen und unteren Spannungswerte Usl und Us2 der Rechteckspannung an diesem Komparatoreingang sind gleich den Überwachungsgrenzen der Gleichspannung Ux.At input 1 of the circuit, which is connected to the inverting input of the Comparator V 1 connected it, is the monitored DC voltage Ux, which is in the limits Usl and Us2 should be monitored. At input 2 there is a square wave voltage Ur (duty cycle 1: 1), which are transmitted via a capacitor C 2 and via a Voltage divider, consisting of the resistors R1, R2, R5, as U'r at the non-inverting Input of the comparator V 1 is applied. The upper and lower voltage values Usl and Us2 of the square wave voltage at this comparator input are equal to the monitoring limits of the direct voltage Ux.

Am Ausgang 3 ist das Rechtecksignal (zwischen den Spannungswerten ca. +Ub und ca. -Ub) nur solange verhanden, wie die zu überwachende Gleichspannung Ux innerhalb der Überwachungsgrenzen liegt.At output 3 is the square wave signal (between the voltage values approx. + Ub and approx. -Ub) only as long as the DC voltage to be monitored Ux lies within the monitoring limits.

Fällt die Gleichspannung Ux unter die untere überwachungsgrenze Us2, dann tritt am Ausgang 3 ein Dauersignal von der Größe ca. +Ub auf. Steigt die Gleichspannung Ux über die obere Überwachungsgrenze Usl, dann nimmt das Dauerausgangssignal den Wert ca. -Ub an. Diese beiden Gleichspannungen werden als Störungssignale verwendet.If the DC voltage Ux falls below the lower monitoring limit Us2, then a continuous signal of the size approximately + Ub occurs at output 3. The DC voltage increases Ux above the upper monitoring limit Usl, then the continuous output signal takes the value approx. -Ub. These two DC voltages are used as interference signals.

Mit dem Spannungsteiler aus den Widerständen R1, R2 und R5, von denen R1 einstellbar ist, können die Amplitude A' der Rechteckspannung U'r und damit die Überwachungsgrenzen Usl und Us2 symmetrisch zum Sollwert der zu Uberwachenden Spannung Ux verändert werden. Dem freien Ende des Widerstandes R5 wird dazu eine Hilfsspannung Uh zugeführt, die gleich dem arithmetrischen Mittelwert der Überwachungsgrenzen Usl und Us2 ist.Using the voltage divider made up of resistors R1, R2 and R5, one of which R1 is adjustable, the amplitude A 'of the square-wave voltage U'r and thus the Monitoring limits Usl and Us2 symmetrical to the setpoint of the voltage to be monitored Ux can be changed. An auxiliary voltage is provided to the free end of the resistor R5 Uh supplied, which is equal to the arithmetic mean of the monitoring limits Usl and Us2 is.

Oberschreitet die Gleichspannung Ux die Oberwachungsgrenzen langsam, dann kann es - vor allem, wenn der Gleichspannung beispielsweise noch eine kleine Wechselspannung überlagert ist - zu einem undefinierten GutOut-FehTsr-bergang kommen. Dies kann vorteilhaft dadurch vermieden werden, daß ein Teil der Ausgangsspannung an den nichtinvertierenden Eingang zurückgekoppelt wird. Man erhält auf diese Weise eine Mitkopplung und dadurch eine Hysterese, also ein ähnliches Verhalten wie bei einem Schmitt-Trigger. Zu diesem Zweck wird zunächst die Ausgangsrechteckspannung durch einen Widerstand R3 und einen Kondensator Cl integriert. Ein Spannungsteiler aus Widerständen R4 und R5 überlagert einen kleinen Teil der integrierten Spannung der Reehteckspannung U'r am nichtinvertierenden Eingang.If the DC voltage Ux slowly exceeds the monitoring limits, then it can - especially if the DC voltage, for example, is still a small one AC voltage is superimposed - there will be an undefined GutOut-FehTsr transition. This can advantageously be avoided in that part of the output voltage is fed back to the non-inverting input. One gets in this way a positive feedback and thus a hysteresis, i.e. a behavior similar to that of a Schmitt trigger. For this purpose, the output square wave voltage integrated by a resistor R3 and a capacitor Cl. A voltage divider from resistors R4 and R5 superimposed a small part of the integrated voltage the square voltage U'r at the non-inverting input.

Unterschreitet bei der so ergänzten Schaltung beispielsweise die zu überwachende Gleichspannung Ux die untere Überwachungsgrenze Us2, dann bleibt das Ausgangssignal auf dem Wert ca. +Ub. Damit steigt die Mitkopplungsspannung an R5 an, die sich der Rechteckspannung U'r überlagert und diese anhebt. Dadurch wird die Differenz zwischen der Gleichspannung Ux und dem unteren Spannungswert der Rechteckspannung U'r vergrößert.For example, if the circuit is supplemented in this way, it falls below the to monitoring DC voltage Ux the lower monitoring limit Us2, then that remains Output signal to the value approx. + Ub. This increases the positive feedback voltage at R5, which is the Square-wave voltage U'r superimposed and this increases. This will make the difference between the DC voltage Ux and the lower voltage value of the square-wave voltage U'r are increased.

Übersteigt die zu überwachende Gleichspannung Ux die obere Überwachungsgrenze Usl, dann ergibt sich eine Änderung in der anderen Richtung.If the DC voltage to be monitored Ux exceeds the upper monitoring limit Usl, then there is a change in the other direction.

Eine weitere Verbesserung der Schaltungsanordnung ergibt sich, wenn man die Rechteckspannung über den Kondensator C2 einspeist. Man vermeidet damit, daß sich bei einer Unterbrechung in den Widerständen R2 und/oder R5 die eingestellten Überwachungsgrenzen vergrößern. -In diesem Falle sinkt nämlich wegen des Komparatoreingangsstromes die Mittenspannung Uh der Rechteckspannung U'r am nichtinvertierenden Eingang und als Folge bleibt die Ausgangsspannung auf -Ub liegen. Ist die Mittenspannung Um der an der Klemme 2 liegenden Rechteckspannung so gewählt, daß sie mindestens eine volle Rechteckspannungsamplitude A höher oder niedriger als Uh liegt, dann führt auch ein Kurzschluß des Kondensators C2 sofort zur "Störungs"-Meldung. Für Um muß also folgende Beziehung gelten: Uh - A UmtUh + A.A further improvement in the circuit arrangement results when the square-wave voltage is fed in via the capacitor C2. This avoids that in the event of an interruption in the resistors R2 and / or R5 the set Increase monitoring limits. -In this case it decreases because of the comparator input current the mean voltage Uh of the square wave voltage U'r at the non-inverting input and as a result, the output voltage remains at -Ub. The mean voltage is Um the square-wave voltage applied to terminal 2 is selected so that it has at least one full square wave voltage amplitude A is higher or lower than Uh, then leads a short circuit of the capacitor C2 immediately results in a "fault" message. For Um must so the following relationship applies: Uh - A UmtUh + A.

Diese Maßnahme hat außerdem noch den Vorteil, daß die Grenzwerte Usl und Us2 durch Verändern der Spannung Uh auf einfache Weise parallel verschoben werden können.This measure also has the advantage that the limit values Usl and Us2 can easily be shifted in parallel by changing the voltage Uh can.

In Fig.2 ist eine dynamische UND-Schaltung zur Zusammenfassung der Ausgangssignale von zwei Überwachungsschaltungen nach Fig. 1 gezeigt. Es wird dabei vorausgesetzt, daß die beiden Überwachungsschaltungen mit der gleichen Rechteckspannung Ur gespeist werden.In Fig.2 is a dynamic AND circuit to summarize the Output signals from two monitoring circuits of FIG. 1 are shown. It will be there provided that the two monitoring circuits are using the same Square wave voltage Ur to be fed.

Es sind Transistoren Tl und T2 vorgesehen, deren Basen die an den Klemmen 3.1 und 3.2 anliegenden Signale über Widerstände R11.1 und R11.2 zugeführt werden. Liegen die zu überwachenden Gleichspannungen innerhalb der Überwachungsgrenzen und arbeiten die zwei Anordnungen nach Fig. 1 einwandfrei, dann werden die Transistoren T1 und T 2 im Takte der synchronen Rechteckspannungen durchgeschaltet. Die Kollektoren der Transistoren sind je über einen Widerstand R7.1 und R7.2 mit einem gemeinsamen Arbeitswiderstand R6 verbunden. Die Widerstände R7.1 und R7.2 sind gleichgroß und so dimensioniert, daß ihre Parallelschaltung gleich R6 ist. Sind die Transistoren gesperrt, dann ist am Punkt B eine Spannung von + Ub vorhanden, sind die Transistoren leitend, dann ist die Spannung + Ub/2 Die B hteckspannung am Punkt B mit der Amplitude Ub/2 wird über einen Kondensator C3 übertragen und durch eine Diode Dl und einen dieser parallel liegenden Widerstand an die durch einen Spannungsteiler R12, R13 erzeugte Spannung + 2 Ub geklammert, so daß - wenn man die Diodenrestspannung vernachläßigt - die Rechteckspannung am invertierenden Eingang eines als Komparator arbeitenden Differenzverstärkers V2 zwischen + 2/3 . Ubund + 1/6 . Ub verläuft. Der nichtinvertierende Eingang des Differenzverstärkers V2 liegt durch einen Spannungsteiler R9/RlO auf der Spannung + .Ub. Die Rechteckspannung am invertierenden Eingang unterschreitet diese Spannung bei jeder negativen Halbwelle. Dadurch entsteht am Ausgang 4 des Differenzverstärkers V2 ebenfalls eine Rechteckspannung.There are transistors T1 and T2 are provided, the bases of which to the Signals applied to terminals 3.1 and 3.2 are supplied via resistors R11.1 and R11.2 will. Are the DC voltages to be monitored within the monitoring limits? and if the two arrangements of Fig. 1 work properly, then the transistors T1 and T 2 switched through in the cycle of the synchronous square-wave voltages. The collectors the transistors are each connected to a common resistor via a resistor R7.1 and R7.2 Working resistance R6 connected. The resistors R7.1 and R7.2 are of the same size and dimensioned so that their parallel connection is equal to R6. Are the transistors blocked, then a voltage of + Ub is present at point B, the transistors are conductive, then the voltage is + Ub / 2 The corner voltage at point B with the amplitude Ub / 2 is transmitted through a capacitor C3 and through a diode Dl and a this parallel resistor to the through a voltage divider R12, R13 generated voltage + 2 Ub in brackets, so that - if one neglects the diode residual voltage - the square wave voltage at the inverting input of a working as a comparator Differential amplifier V2 between + 2/3. Ubund + 1/6. Ub runs. The non-inverting one The input of the differential amplifier V2 is present through a voltage divider R9 / R10 the voltage + .Ub. The square wave voltage at the inverting input falls below this voltage at every negative half-wave. This creates at output 4 of the Differential amplifier V2 also has a square wave voltage.

Die UND-Bedingung wird nicht mehr erfüllt, wenn z.B. an einer der Eingangsklemmen 3.1 und 3.2 ständig logisch "O" oder logisch "1" anliegt. Die Rechtec-kspannungsamplitude am Punkt B wird dann immer kleiner alsUb/2, wie nachstehend gezeigt wird: Fall a: Einer der Transistoren ist ständig durchgeschaltet, der andere wird weiterhin durch Rechteckspannung gesteuert.The AND condition is no longer met if, for example, one of the Input terminals 3.1 and 3.2 are always logical "O" or logical "1". The right-hand corner stress amplitude at point B it then becomes smaller and smaller than Ub / 2, as shown below: Case a: One of the transistors is always on, the other is still on Square wave voltage controlled.

Die verbleibende Rechteckspannungsamplitude am Punkt B ist dann 2 Ub - 1 Ub = 1 Ub 32 6 Fall b: Einer der Transistoren ist ständig gesperrt, der andere wird weiterhin durch Rechteckspannung gesteuert. The remaining square wave voltage amplitude at point B is then 2 Ub - 1 Ub = 1 Ub 32 6 Case b: One of the transistors is permanently blocked, the other is still controlled by square wave voltage.

Die verbleibende Rechteckspannungsamplitude am Punkt B ist dann Ub - 2 Ub = 3 Ub 3 3 Fall c: Beide Transistoren sind ständig leitend oder gesperrt. Am Punkt B stellt sich eine Gleichspannung von entweder + Ub + ) Ub oder + 2- Ub. ein. The remaining square wave voltage amplitude at point B is then Ub - 2 Ub = 3 Ub 3 3 Case c: Both transistors are continuously conductive or blocked. At point B there is a direct voltage of either + Ub +) Ub or + 2- Ub. a.

3 2 Die verbleibende Rechteckspannungamplitude am Punkt B ist also in den Fällen a und b kleiner als die Amplitude von 12 Ub, im Fall c ist sie 0. Im ungünstigten Fall (b) liegt am invertierenden Eingang des Differenzverstärkers V2 eine Rechteckspannung mit einem unteren Spannungswert von: 2 1 + 2 Ub - 1 Ub = + 1 Ub. 3 2 So the remaining square wave voltage amplitude at point B is in cases a and b smaller than the amplitude of 12 Ub, in case c it is 0. In the worst case (b) is at the inverting input of the differential amplifier V2 is a square wave voltage with a lower voltage value from: 2 1 + 2 Ub - 1 Ub = + 1 Ub.

3 3 3 Die eingestellte Schwelle von 1 Ub am nicht invertierenden Eingang wird nicht mehr erreicht und das Signal am Ausgang 4 des Differenzverstärkers bleibt auf dem Wert "O" liegen. 3 3 3 The set threshold of 1 Ub on the non-inverting Input is no longer reached and the signal at output 4 of the differential amplifier remains at the value "O".

Man sieht, daß sowohl Eingangssignalunterbrechung, als auch Fehler in der UND-Schaltung selbst, nämlich Kollektor-Emitter-Kurzschluß oder -Unterbrechung usw.It can be seen that both input signal interruption and error in the AND circuit itself, namely collector-emitter short circuit or open circuit etc.

zur t'Störungs"-Meldung führen.lead to the "malfunction" message.

Die beiden Eingänge des Differenzverstärkers V2 können auch vertauscht werden. Man erhält dann im fehlerfreien Falle eine Phasenverschiebung von 180° zwischen Eingangs- und Ausgangsrec htecksignal und im Fehlerfall ständig logisch 1 am Ausgang.The two inputs of the differential amplifier V2 can also be interchanged will. If there are no errors, a phase shift of 180 ° between Input and output square signal and, in the event of an error, always logical 1 at the output.

Die dynamische UND-Schaltung nach Fig.2 läßt sich auch mit drei und mehr Eingängen aufbauen. Die Kollektorwiderstände R7 der Transistoren werden vorzugsweise alle gleich groß gemacht und 80 dimensioniert, daß ihresParallelschaltung gleich R6 ist. Außerdem muß die mit R9 und R10 eingestellte Schwelle neu festgelegt werden.The dynamic AND circuit according to FIG. 2 can also be used with three and build more entrances. The collector resistances R7 of the transistors are preferred all made the same size and 80 dimensioned so that their parallel connection is the same R6 is. In addition, the threshold set with R9 and R10 must be redefined.

Zur Anzeige des jeweiligen "Gut"- bzw. "Fehler"-Zustandes kann das Ausgangssignal einer Überwachungsschaltung nach Fig.1 oder einer UND-Schaltung nach Fig. 2 direkt oder über einen Frequenzteiler eine Lampe steuern. Die blinkende Lampe zeigt gut an, während "Lampe ständig aus" oder "Lampe ständig an" Fehler bedeutet.This can be used to display the respective "good" or "error" status Output signal of a monitoring circuit according to FIG. 1 or an AND circuit according to FIG Fig. 2 control a lamp directly or via a frequency divider. The blinking lamp indicates good, while "lamp constantly off" or "lamp constantly on" means errors.

Soll mit dem Ausgangs signal ein Schaltvorgang ausgeführt werden, z.B. Umschaltung von gestörter Anlage auf Reserveanlage oder Auslösung eines akustischen Dauersignals, dann wird hierzu aus dem Rechtecksignal durch Integration ein statisches Steuersignal gebildet.If a switching process is to be carried out with the output signal, E.g. switchover from faulty system to reserve system or triggering of an acoustic Continuous signal, then the square-wave signal becomes a static one through integration Control signal formed.

5 Patentansprüche 2 Fig.5 claims 2 Fig.

Claims

1. Circuit arrangement for monitoring whether a DC voltage between an upper and a lower limit value, in particular for monitoring of radio location transmitter, characterized by a comparator whose inverting Input the DC voltage to be monitored (Ux) and its non-inverting input a square-wave voltage U'r) or vice versa is supplied, one of which is a voltage value equal to the upper one (Usl) and its other voltage value equal to the lower one (Us2) Limit value of the DC voltage to be monitored (Ux), and the fact that the am Output (3) of the comparator (V1) occurring square-wave pulses or DC voltages serve to indicate "good" or "error".

2. Circuit arrangement according to claim 1, characterized in that an auxiliary voltage (Uh) is fed to the non-inverting input of the comparator (V1) which is equal to the arithmetic mean of the limit value voltages and that a voltage divider (R1, R2, R5) with a variable resistor (R1) is provided with which the limit value voltages can be changed symmetrically to the mean value can.

3. Circuit arrangement according to claim 2, characterized in that the square wave voltage (Ur) is supplied via a capacitor (C2) and its mean value (Um) at least equal to the sum or at most equal to the difference between the RF voltage (Uh) and the amplitude (A) of the square wave voltage (Ur) at input 2.

4. Circuit arrangement according to one of claims 1 to 3, characterized in that that the comparator (V1) has a positive feedback (R2, R3, R4, R5, C1) to the non-inverting Has input.

5. Monitoring device for n DC voltages using of monitoring circuits according to one of claims 1 to 4 for each DC voltage, characterized in that n transistors (T1, T2) operated as switches are provided are whose collectors each have a resistor (R7.1, R7.2) with a common Work resistance (R6) are connected, and that the signal from the work resistance (R6) reaches an input of a comparator (V2) via a capacitor (C3), and that the two inputs of the comparator (V2) each have a different fraction of the Operating voltage is supplied.

Blank page