DE1516242B2

DE1516242B2 - PHASE COMPARATOR

Info

Publication number: DE1516242B2
Application number: DE1965S0095207
Authority: DE
Inventors: Eckart Dipl.-Ing. Dr. 1000 Berlin Maenicke
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1965-01-28
Filing date: 1965-01-28
Publication date: 1976-05-13
Also published as: CH440448A; SE316830B; DE1516242A1

Description

Die Erfindung bezieht sich auf eine Phasenvergleicheinrichtung für zwei elektrische Wechselgrößen derselben Frequenz mit zwei Triggern und einer an beide Trigger angeschlossenen logischen Verknüpfungsschaltung, der eine einen zeitlichen Mittelwert der Ausgangsgröße der Verknüpfungsschaltung bildende Auswerteanordnung nachgeordnet ist.The invention relates to a phase comparison device for two electrical alternating quantities the same frequency with two triggers and a logic combination circuit connected to both triggers, the one forming a time average of the output variable of the logic circuit Evaluation arrangement is subordinate.

Bei einer bekannten Phasenvergleicheinrichtung dieser Art (»Electronic Engineering«, September 1964, Seiten 615/616) wird jede der hinsichtlich ihrer Phasenlage miteinander zu vergleichenden Wechselgrößen einem unsymmetrischen Trigger zugeführt; die beiden unsymmetrischen Trigger sind mit einer logischen Verknüpfungsschaltung verbunden, die eine bistabile Kippstufe und eine Torschaltung aufweist. An den Ausgang der logischen Verknüpfungsschaltung ist ein Strommesser als Auswerteanordnung angeschlossen. Die bekannte Phasenvergleicheinrichtung arbeitet insofern unbefriedigend, als nur in einer Periode von der logischen Verknüpfungsschaltung ein Ausgangsimpuls erzeugt wird. Dadurch ist die Meßgenauigkeit der Einrichtung nicht sehr hoch.In a known phase comparison device of this type ("Electronic Engineering", September 1964, pages 615/616) each of the alternating quantities to be compared with one another with regard to their phase position is fed to an asymmetrical trigger; the Both unbalanced triggers are connected to a logic combination circuit, which is a bistable Has flip-flop and a gate circuit. At the output of the logic combination circuit is an ammeter connected as an evaluation arrangement. The known phase comparison device works insofar as unsatisfactory as an output pulse from the logic combination circuit only in one period is produced. As a result, the measuring accuracy of the device is not very high.

In dieser Hinsicht ist eine andere Anordnung zur Erfassung des zwischen zwei Wechselgrößen auftretenden Phasenwinkels (DT-AS 1179634) vorteilhafter, bei der in jeder Periode der Wechselgrößen zwei Ausgangsimpulse gebildet werden, deren Länge von der Phasendifferenz zwischen den beiden Wechselgrößen abhängig ist. Die bekannte Anordnung enthält an ihren mit den Wechselgrößen beaufschlagten Eingängen jeweils eine Begrenzerschaltung, der jeweils ein Verstärker nachgeordnet ist. An den Verstärker ist jeweils ein Norgatter angeschlossen, um zu der Ausgängsrechteckspannung jedes Verstärkers eine um 180° verschobene zweite Rechteckspannung zu gewinnen. Die Rechteckspannungen werden in einer logischen Verknüpfungsschaltung untersucht, der eine-Auswerteanordnung mit einem Kondensator nachgeordnet ist. Die mit dem Kondensator zusammenwirkenden Widerstände sind so bemessen, daß dteXadezeitkonstante des Kondensators während der Impulsdauer gleich seiner Entlädezeitkonstanten während der Impulspause ist, so daß sich eine lineare Zuordnung zwischen dem zeitlichen Mittelwert der Eingangsgröße des Schaltungsteils mit dem Kondensator bzw. der Ausgangsgröße der logischen Verknüpfungsschaltung und der Ausgangsspannung des Schaltungsteils mit dem Kondensator ergibt.In this regard, there is another arrangement for detecting that which occurs between two alternating quantities Phase angle (DT-AS 1179634) more advantageous, with two in each period of the alternating variables Output pulses are formed, the length of which depends on the phase difference between the two alternating variables. The known arrangement includes at their inputs to which the alternating variables are applied each have a limiter circuit, each of the an amplifier is arranged downstream. A NOR gate is connected to the amplifier in order to achieve the Output square wave voltage of each amplifier to a second square wave voltage shifted by 180 ° to win. The square-wave voltages are examined in a logic circuit, the one evaluation arrangement is downstream with a capacitor. The cooperating with the capacitor Resistors are dimensioned so that dteXade time constant of the capacitor during the pulse duration is equal to its discharge time constant during the interpulse period, so that there is a linear relationship between the mean value of the input variable over time of the circuit part with the capacitor or the output variable of the logic combination circuit and the output voltage of the circuit part with the capacitor results.

Die bekannte Anordnung ist verhältnismäßig aufwendig aufgebaut, da sie zur Gewinnung zweier in ihrer Phase gegeneinander um 180° verschobener Rechteckspannungen aus jeweils einer Wechselgröße mehrere Schaltungsteile benötigt.The known arrangement is relatively complex, since it is used to obtain two in their Phase of square-wave voltages shifted by 180 ° from one another, each from an alternating quantity several circuit parts are required.

Der Erfindung liegt die Aufgabenstellung zugründe, eine Phasenvergleicheinrichtung zu schaffen, die mit möglichst geringem schaltungstechnischen Aufwand eine möglichst hohe Meßgenauigkeit erreicht. The invention is based on the task of creating a phase comparison device, which achieves the highest possible measurement accuracy with as little circuit engineering as possible.

Zur Lösung dieser Aufgabe sind bei einer Phasen-Vergleicheinrichtung der eingangs beschriebenen Art. die Trigger symmetrische Trigger, und die Auswerteanordnung ist ein unsymmetrisches Filter.A phase comparison device is used to solve this problem of the type described above. The trigger symmetrical trigger, and the evaluation arrangement is an unbalanced filter.

Diese Ausbildung der erfindungsgemäßen Phasenvergleicheinrichtung hat den Vorteil, daß sie mit einer verhältnismäßig hohen Meßgenauigkeit arbeitet, da in jeder Periode der untersuchten Wechselgrößen dem unsymmetrischen Filter zwei Impulse zugeführt werden, die ein Maß für die Phasenlage der beiden Wechselgrößen darstellen. Die verhältnismäßig hohe Meßgenauigkeit ist dabei unter Verwendung relativ einfacher Schaltungsmittel erreicht, da die zur Erzielung dieser verhältnismäßig hohen Meßgenauigkeit benötigten Spannungen durch jeweils nur einen einzigen Trigger in symmetrischer Ausführung erzeugt werden.This design of the phase comparison device according to the invention has the advantage that it is with a relatively high measurement accuracy works, since in each period of the investigated alternating variables the Two pulses are fed to the asymmetrical filter, which are a measure of the phase position of the two alternating quantities represent. The relatively high measurement accuracy is relative when using simple circuit means achieved, since the to achieve this relatively high measurement accuracy required voltages generated by only a single trigger in symmetrical design will.

Ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung ist in Form eines Blockschaltbildes in der Fig. 1 dargestellt. In der Fig. 2 ist ein Ausführungsbeispiel eines symmetrischen Triggers wiedergegeben, während in der Fig. 3 ein Ausführungsbeispiel für eine logische Verknüpfungsschaltung gezeigt ist. Die Fig. 4 dient zur Erläuterung der Wirkungsweise der erfindungsgemäßen Phasenver-One embodiment of the circuit arrangement according to the invention is in the form of a block diagram shown in FIG. 1. In Fig. 2 is an embodiment of a symmetrical trigger reproduced, while in Fig. 3 an embodiment for a logic combination circuit is shown. 4 serves to explain the mode of operation of the phase comparison according to the invention

gleicheinrichtung, während in der Fig. 5 ein Ausführungsbeispiel für ein unsymmetrisches Filter dargestellt ist. In der Fig. 6 ist ein Schaltungsbeispiel eines Anpassungsgliedes wiedergegeben.equal device, while in Fig. 5 an embodiment of an asymmetrical filter is shown is. A circuit example of an adapter is shown in FIG. 6.

Bei dem in der Fig. 1 dargestellten Ausführungsbeispiel der erfindungsgemäßen Phasenvergleicheinrichtung sind zur Symmetrierung der symmetrischen Trigger Tgsl und Tgsl die Sekundärwicklungen der Wandler Wl und Wl, über die die Wechselgrößen der erfindungsgemäßen Phasenvergleicheinrichtung zugeführt werden, mit Mittenanzapfungen 1 und 2 versehen, die miteinander verbunden und sowohl an Masse M als auch an die Eingangsklemmen 3 und 4 der Trigger Tgsl und Tgs2 angeschlossen sind. Die Sekundärwicklungsenden des Wandlers Wl bzw. des Wandlers Wl sind über einstellbare Widerstände Rl und Rl bzw. R3 und R4, die zur genauen Symmetrierung dienen, mit den Eingangsklemmen 5 und 6 des Triggers Tgsl bzw. mit den Eingangsklemmen 7 und 8 des Triggers Tgsl verbunden. In the embodiment of the phase comparison device according to the invention shown in FIG. 1, the secondary windings of the transducers Wl and Wl, via which the alternating variables are fed to the phase comparison device according to the invention, are provided with center taps 1 and 2, which are connected to one another and to balance the symmetrical triggers Tgsl and Tgsl are connected to ground M as well as to input terminals 3 and 4 of the trigger Tgsl and Tgs2 . The secondary winding ends of the converter Wl and the converter Wl are connected to the input terminals 5 and 6 of the trigger Tgsl or to the input terminals 7 and 8 of the trigger Tgsl via adjustable resistors Rl and Rl or R3 and R4, which are used for precise balancing .

Der symmetrische Trigger Tgsl besitzt die Ausgangsklemmen 9, 10 und 11 und der symmetrische Trigger Tgsl die Ausgangsklemmen 12, 13 und 14; von diesen Ausgangsklemmen der beiden Trigger sind die Ausgangsklemmen 11 und 14 gemeinsam an die Eingangsklemme 15 der logischen Verknüpfungsschaltung K geführt. Die anderen Ausgangsklemmen der symmetrischen Trigger Tgsl und Tgsl, das sind die Ausgangsklemmen 9 und 10 sowie 12 und 13, sind an getrennte Eingangsklemmen 9' und 10' sowie 12' und 13' der Verknüpfungsschaltung K herangeführt.The symmetrical trigger Tgsl has the output terminals 9, 10 and 11 and the symmetrical trigger Tgsl the output terminals 12, 13 and 14; From these output terminals of the two triggers, the output terminals 11 and 14 are jointly connected to the input terminal 15 of the logic combination circuit K. The other output terminals of the symmetrical trigger Tgsl and Tgsl, that is the output terminals 9 and 10 as well as 12 and 13, are brought up to separate input terminals 9 'and 10' and 12 'and 13' of the logic circuit K.

Die Verknüpfungsschaltung K besitzt die beiden Ausgangsklemmen 16 und 17, von denen die Ausgangsklemme 16 über ein Anpassungsglied A an die Eingangsklemme 16' des unsymmetrischen Filters Fu und die Ausgangsklemme 17 an Masse M angeschlossen sind. Ebenfalls mit Masse M verbunden ist die Eingangsklemme 17' des unsymmetrischen Filters Fu. An den Ausgangsklemmen 18 und 19 des unsymmetrischen Filters Fu kann die dem Phasenwinkel zwischen den beiden Wechselgrößen proportionale Ausgangsgröße abgenommen werden und beispielsweise einer Meßeinrichtung und/oder einer Steuereinrichtung zugeführt werden.The logic circuit K has the two output terminals 16 and 17, of which the output terminal 16 is connected to the input terminal 16 'of the asymmetrical filter Fu and the output terminal 17 to ground M via an adapter A. The input terminal 17 'of the asymmetrical filter Fu is also connected to ground M. At the output terminals 18 and 19 of the asymmetrical filter Fu , the output variable proportional to the phase angle between the two alternating variables can be picked up and fed, for example, to a measuring device and / or a control device.

Zur Gleichspannungsversorgung der Phasenvergleicheinrichtung dient eine Gleichspannungsquelle, deren positive Klemme + U direkt an die Speiseklemme 20 der logischen Verknüpfungsschaltung K und über einen Widerstand RS sowohl mit den Ausgangsklemmen 11 und 14 der beiden symmetrischen Trigger Tgsl und Tgsl als auch mit der Eingangsklemme 16 der logischen Verknüpfungsschaltung K verbunden ist.A DC voltage source is used to supply the phase comparison device with direct voltage, the positive terminal + U of which is directly connected to the supply terminal 20 of the logic circuit K and via a resistor RS to both the output terminals 11 and 14 of the two symmetrical triggers Tgsl and Tgsl and to the input terminal 16 of the logic circuit K is connected.

Werden der Phasenvergleicheinrichtung über die Wandler Wl und Wl die beiden hinsichtlich ihrer Phasenlage miteinander zu vergleichenden Wechselgrößen zugeführt, dann erzeugen die symmetrischen Trigger Tgsl und Tgsl an ihren Ausgangsklemmen 9 und 10 bzw. 12 und 13 Rechteckspannungen UrI und UrI bzw. Ur3 und UrA, die jeweils gegeneinander um 180° in der Phase verschoben sind. Diese Rechteckspannungen, deren bezogene Amplituden die Werte »0« oder »1« aufweisen, werden der logischen Verknüpfungsschaltung K zugeführt und rufen dann eine Rechteckspannung UrS an den Ausgangsklemmen 16 und 17 der logischen Verknüpfungsschaltung K hervor, wenn zur gleichen Zeit einander entsprechende Ausgangsklemmen 9 und 12 bzw. 10 und 13 der beiden symmetrischen Spannungstrigger Tgsl und Tgsl unterschiedliche Potentiale (»0« und »1«) aufweisen. Aus dieser am Ausgang der logischen Verknüpfungsschaltung K auftretenden Rechteckspannung UrS werden in dem unsymmetrischen Filter Fu die Wechselanteile ausgesiebt, so daß an den Ausgangsklemmen 18 und 19 des unsymmetrischen Filters Fu eine Gleichgröße auftritt, deren Amplitude dem Phasenwinkel zwischen den beiden WechselgrößenIf the phase comparison device is supplied with the two alternating quantities to be compared with one another with regard to their phase position via the transducers Wl and Wl , then the symmetrical triggers Tgsl and Tgsl generate square-wave voltages UrI and UrI or Ur3 and UrA at their output terminals 9 and 10 or 12 and 13, respectively are each shifted in phase from one another by 180 °. These square-wave voltages, the related amplitudes of which have the values "0" or "1", are fed to the logic circuit K and then cause a square wave voltage UrS at the output terminals 16 and 17 of the logic circuit K if at the same time corresponding output terminals 9 and 12 or 10 and 13 of the two symmetrical voltage triggers Tgsl and Tgsl have different potentials ("0" and "1"). From this square-wave voltage UrS occurring at the output of the logic circuit K , the alternating components are filtered out in the asymmetrical filter Fu , so that a direct variable occurs at the output terminals 18 and 19 of the asymmetrical filter Fu , the amplitude of which corresponds to the phase angle between the two alternating variables

ίο proportional ist.ίο is proportional.

Zur Erläuterung der funktioneilen Wirkungsweise der erfindungsgemäßen Phasenvergleicheinrichtung soll im folgenden ausführlich auf die einzelnen Schaltungsteile der erfindungsgemäßen Phasenvergleicheinrichtung eingegangen werden.To explain the functional mode of operation of the phase comparison device according to the invention is to refer in detail below to the individual circuit parts of the phase comparison device according to the invention To be received.

In der Fig. 2 ist ein Ausführungsbeispiel eines symmetrischen Triggers dargestellt, wie er als symmetrischer Trigger Tgsl bzw. Tgsl in der Phasenvergleicheinrichtung nach Fig. 2 Verwendung finden kann. FIG. 2 shows an exemplary embodiment of a symmetrical trigger such as can be used as a symmetrical trigger Tgsl or Tgsl in the phase comparison device according to FIG.

Dieser symmetrische Trigger, der zur genauen Erfassung des Nulldurchgangs der Wechselgröße eine möglichst kleine Steuerbreite besitzen soll, ist aus den beiden Transistoren 71 und Tl aufgebaut. Die Emitter der beiden, vorzugsweise als NPN-Si-Transistoren ausgeführten Transistoren sind miteinander verbunden und direkt an Masse M angeschlossen. Zwischen dem Verbindungspuftkt der Emitter der beiden Transistoren sind Gleichrichterelemente Dl und Dl angeschlossen und derart gepolt, daß bei jeder Halbwelle der dem symmetrischen Trigger an seinen Eingangsklemmen 5 und 6 bzw. 7 und 8 zugeführten Wechselgröße nur jeweils ein Transistor leitend ist. Im übrigen ist der symmetrische Trigger in allgemein bekannter Weise aufgebaut, so daß auf eine weitere Ausführung bezüglich der Funktion seiner übrigen Schaltungselemente verzichtet werden kann.This symmetrical trigger, which should have the smallest possible control width for the precise detection of the zero crossing of the alternating variable, is made up of the two transistors 71 and T1 . The emitters of the two transistors, preferably designed as NPN-Si transistors, are connected to one another and connected directly to ground M. Rectifier elements Dl and Dl are connected between the connection point of the emitters of the two transistors and are polarized in such a way that only one transistor is conductive for each half-cycle of the alternating quantity fed to the symmetrical trigger at its input terminals 5 and 6 or 7 and 8. Otherwise, the symmetrical trigger is constructed in a generally known manner, so that there is no need for a further explanation with regard to the function of its other circuit elements.

Die Ausgangsklemmen der symmetrischen Trigger Tgsl und Tgsl sind, wie oben bereits erwähnt, mit den Eingangsklemmen 9', 10', 12', 13' und 15 der logisehen Verknüpfungsschaltung £ verbunden. Wie dem in der Fig. 3 dargestellten Schaltbild zu entnehmen ist, enthält diese eine Gleichrichtersteueranordnung G und einen Transistor Γ3. Die Basis B dieses Transistors ist über Gleichrichterelemente D3 und D4 der Gleichrichtersteueranordnung G mit jeweils einem Schaltungspunkt Pl und Pl verbunden. Der Schaltungspunkt Pl steht über die Gleichrichterelemente D5 und D6 der Gleichrichtersteueranordnüng G mit den Eingängen 10' und 13' der logischen Verknüpfungsschaltung K bzw. mit den Ausgängen 10 und 13 der symmetrischen Trigger Tgsl und Tgsl in Verbindung. Außerdem ist der Schaltungspunkt Pl über einen Widerstand R6 mit der Eingangsklemme 15 der logischen Verknüpfungsschaltung K und damit auch mit den Ausgangsklemmen 11 und 14 der symmetrischen Trigger verbunden. Der Schaltungspunkt Pl steht über die Gleichrichterelemente Dl und D8 der Gleichrichtersteueranordnung G mit den Eingängen 9' und 12' der logischen Verknüpfungsschal- The output terminals of the symmetrical trigger Tgsl and Tgsl are, as already mentioned above, connected to the input terminals 9 ', 10', 12 ', 13' and 15 of the logic gating circuit £. As can be seen from the circuit diagram shown in FIG. 3, it contains a rectifier control arrangement G and a transistor φ3. The base B of this transistor is connected via rectifier elements D3 and D4 of the rectifier control arrangement G to a respective circuit point Pl and Pl . The circuit point P1 is connected via the rectifier elements D5 and D6 of the rectifier control arrangement G to the inputs 10 'and 13' of the logic circuit K or to the outputs 10 and 13 of the symmetrical triggers Tgsl and Tgsl . In addition, the circuit point P1 is connected via a resistor R6 to the input terminal 15 of the logic circuit K and thus also to the output terminals 11 and 14 of the symmetrical trigger. The circuit point Pl is via the rectifier elements Dl and D8 of the rectifier control arrangement G with the inputs 9 'and 12' of the logic combination

tung K und damit mit den Ausgängen 9 und 12 der symmetrischen Trigger in Verbindung. Ferner ist der Schaltungspunkt Pl über einen Widerstand RI an die Eingangsklemme 15 der logischen Verknüpfungsschaltung K angeschlossen. Zwischen Basis B unddevice K and thus with the outputs 9 and 12 of the symmetrical trigger in connection. Furthermore, the circuit point P1 is connected to the input terminal 15 of the logic combination circuit K via a resistor RI. Between base B and

Emitter E des Transistors Γ3 liegt der Widerstand Ä8. Der Kollektor C des Transistor Γ3 ist über einen Widerstand R9 mit der Klemme + U der Gleichspannungsquelle verbunden. Die Ausgangsklemmen 16Emitter E of the transistor Γ3 is connected to the resistor 8. The collector C of the transistor Γ3 is connected to the terminal + U of the DC voltage source via a resistor R9. The output terminals 16

und 17 sind einmal vom Kollektor C des Transistors Γ3 und zum anderen vom Emitter des Transistors Ti herausgeführt. Die Ausgangsklemme 17 ist direkt mit Masse M verbunden.and 17 are led out once from the collector C of the transistor φ3 and on the other hand from the emitter of the transistor Ti . The output terminal 17 is connected directly to ground M.

Wie aus den in den symmetrischen Triggern Tgsl und Tgsl erzeugten Rechteckspannungen UrI bis UrA mittels der logischen Verknüpfungsschaltung K eine Rechteckspannung UrS gewonnen wird, deren Gleichgröße dem Phasenwinkel zwischen den beiden Wechselgrößen proportional ist, soll an Hand der in der Fig. 4 dargestellten Diagramme erläutert werden. How a square-wave voltage UrS is obtained from the square-wave voltages UrI to UrA generated in the symmetrical triggers Tgsl and Tgsl by means of the logic circuit K , the constant value of which is proportional to the phase angle between the two alternating values, will be explained using the diagrams shown in FIG .

Wird der Phasenvergleicheinrichtung über den Wandler Wl die Wechselgröße Ul mit dem im oberen Diagramm der Fig. 5 dargestellten Zeitverlauf zügeführt, dann entstehen an den Ausgangsklemmen 9 und 10 des symmetrischen Triggers Tgsl Rechteckspannungen UrI und UrZ, die um 180° phasenverschoben sind und deren bezogene Amplituden entweder die Werte »1« oder »0« besitzen. Ist die Wechselgröße Ul während der ersten Halbwelle positiv, dann besitzt die Rechteckspannung UrI an der Ausgangsklemme 9 das Potential »1« und die Rechteckspannung UrI an der Ausgangsklemme 10 das Potential »0«. Während der folgenden negativen Halbwelle der Wechselgröße t/l nimmt die Rechteckspannung UrI das Potential »0« und die Rechteckspannung UrI das Potential »1« an. "~If the phase comparison device is supplied with the alternating quantity Ul with the time curve shown in the upper diagram of FIG. 5 via the converter Wl , then square-wave voltages UrI and UrZ that are phase-shifted by 180 ° and their related amplitudes arise at the output terminals 9 and 10 of the symmetrical trigger Tgsl have either the values "1" or "0". If the alternating quantity Ul is positive during the first half-wave, then the square-wave voltage UrI at the output terminal 9 has the potential "1" and the square-wave voltage UrI at the output terminal 10 has the potential "0". During the following negative half-wave of the alternating quantity t / l, the square-wave voltage UrI assumes the potential "0" and the square-wave voltage UrI assumes the potential "1". "~

Wird gleichzeitig dem symmetrischen Trigger Tgsl über den Wandler Wl eine in der Phase bezüglich der ersten Wechselgröße Ul um den Winkel φ verschobene zweite Wechselgröße Ul mit dem im mittleren Diagramm der Fig. 4 dargestellten Zeitverlauf zugeführt, dann nimmt die an der Ausgangsklemme 12 des symmetrischen Triggers Tgsl stehende Rechteckspannung Ur3 während der positiven Halbwelle der Wechselgröße Ul den Wert »1« und während der negativen Halbwelle der Wechselgröße den Wert »0« an. Umgekehrt dazu ist das Potential an der Ausgangsklemme 13 während der positiven Halbwelle der Wechselgröße Ul »0« und während der negativen Halbwelle »1«. Das jeweils bei einer bestimmten Polarität der beiden Wechselgrößen Ul und Ul an den Ausgangsklemmen der beiden symmetrischen Trigger Tgsl und Tgsl bzw. das an den Eingangsklemmen 9', 10', 12' und 13' des Kopplungsgliedes K vorhandene Potential ist in der Fig. 3 durch die Ziffern »1« und »0« an den entsprechenden Eingängen gekennzeichnet. If at the same time the symmetrical trigger Tgsl is supplied via the converter Wl with a second alternating variable Ul shifted in phase with respect to the first alternating variable Ul by the angle φ with the time curve shown in the middle diagram of FIG Tgsl standing square-wave voltage Ur3 has the value "1" during the positive half-wave of the alternating quantity Ul and the value "0" during the negative half-wave of the alternating quantity. Conversely, the potential at the output terminal 13 is "0" during the positive half-wave of the alternating quantity Ul and "1" during the negative half-wave. The respectively at a certain polarity of the two alternating quantities Ul and Ul at the output terminals of the two symmetrical trigger Tgsl and Tgsl or the on the input terminals 9 ', 10', 12 'and 13' of the coupling member K existing potential is shown in Fig. 3 marked by the numbers »1« and »0« at the corresponding inputs.

Wie bereits oben kurz ausgeführt wurde, soll an den Ausgangsklemmen 16 und 17 des Kopplungsgliedes K nur dann eine Ausgangsspannung auftreten, wenn die an den jeweils einander entsprechenden Ausgängen 9 und 12 bzw. 10 und 13 der beiden symmetrischen Trigger Tgsl und Tgsl auftretenden Rechteckspannungen UrI und Ur3 bzw. UrI und Ur4 unterschiedliche Potentiale aufweisen. Das bedeutet für die Schaltung, daß in diesem Augenblick der Basisstrom il des Transistors Γ3 der logischen Verknüpfungsschaltung K Null sein muß. Dies ist dann und nur dann der Fall, wenn sowohl der über das Gleichrichterelement D3 der Gleichrichtersteueranordnung G fließende Strom il als auch der über das Gleichrichterelement DA fließende Strom /3 Null ist. Diese Ströme - il und i3 - sind aber nur dann Null, wenn sowohl über das Gleichrichterelement D5 oder D6 als auch über das Gleichrichterelement Dl oder D8 der Gleichrichtersteueranordnung G ein Strom fließt. Voraussetzung dafür ist, daß an den Eingangsklemmen 9' oder 12' und an den Eingangsklemmen 10' oder 13' der logischen Verknüpfungsschaltung K das Potential »0« vorhanden ist. Nur dann nämlich fließt von der mit der Klemme + U der Gleichspannungsquelle verbundenen Eingangsklemme 15 der logischen Verknüpfungsschaltung K über den Widerstand R6 und das Gleichrichterelement DS oder D6 und über den Widerstand Rl und das Gleichrichterelement Dl oder D8 ein Strom.As stated briefly above, is intended to the output terminals 16 and 17 of the coupling member K only an output voltage occurring when the on the mutually corresponding respective outputs 9 12 or 10 and 13 of the two symmetrical trigger Tgsl and Tgsl square wave voltages and occurring URI and Ur3 or UrI and Ur4 have different potentials. For the circuit, this means that at this moment the base current il of the transistor Γ3 of the logic circuit K must be zero. This is then and only the case when both the current il flowing via the rectifier element D3 of the rectifier control arrangement G and the current / 3 flowing via the rectifier element DA are zero. These currents - il and i3 - are only zero if a current flows both via the rectifier element D5 or D6 and via the rectifier element Dl or D8 of the rectifier control arrangement G. The prerequisite for this is that the potential "0" is present at the input terminals 9 'or 12' and at the input terminals 10 'or 13' of the logic combination circuit K. Only then does a current flow from the input terminal 15 of the logic circuit K connected to the + U terminal of the DC voltage source via the resistor R6 and the rectifier element DS or D6 and via the resistor Rl and the rectifier element Dl or D8.

An den Ausgangsklemmen 16 und 17 der logischen Verknüpfungsschaltung K entsteht also nur dann eine Ausgangsspannung, wenn an einer der Eingangsklemmen 9' oder 12' und einer der Eingangsklemmen 10' oder 13' der logischen Verknüpfungsschaltung K die Spannung den Wert »0« besitzt. Betrachtet man unter diesem Gesichtspunkt die in Fig. 4 an den Eingangsklemmen der logischen Verknüpfungsschaltung K- sowie die in den beiden oberen Diagrammen der Fig. 5 tabellarisch zusammengestellten Potentialzustände der Spannungen UrI bis UrA, dann erkennt man, daß die gestellte Bedingung nur dann erfüllt ist, wennAt the output terminals 16 and 17 of the logic combination circuit K there is only an output voltage if the voltage at one of the input terminals 9 'or 12' and one of the input terminals 10 'or 13' of the logic combination circuit K has the value "0". If one considers from this point of view the potential states of the voltages UrI to UrA compiled in tabular form in FIG. 4 at the input terminals of the logic combination circuit K- as well as in the two upper diagrams of FIG , if

an der Eingangsklemme 9' ein »0«-Potential, an der Eingangsklemme 12' ein »!«-Potential,at input terminal 9 'a "0" potential, at input terminal 12' a "!" potential,

an der Eingangsklemme .10' ein »1«-Potential und "" ,„...-.-at input terminal .10 'a »1« potential and "", "...-.-

an der Eingangsklemme 13' ein »0«-Potential herrscht.there is a "0" potential at input terminal 13 '.

Außerdem tritt an den Ausgangsklemmen 16 und 17 der logischen Verknüpfungsschaltung K auch eine Spannung auf, wennIn addition, a voltage also occurs at the output terminals 16 and 17 of the logic combination circuit K, if

an der Eingangsklemme 9' ein »1 «-Potential, an der Eingangsklemme 12' ein »0«-Potential,at input terminal 9 'a »1« potential, at input terminal 12' a »0« potential,

an der Eingangsklemme 10' ein »0«-Potential undat input terminal 10 'a "0" potential and

an der Eingangsklemme 13' ein »1 «-Potential vorhanden ist.there is a »1« potential at input terminal 13 '.

Der Verlauf der an den Ausgangsklemmen 16 und 17 der logischen Verknüpfungsschaltung K liegende Spannung UrS in Abhängigkeit von der Zeit t ist im unteren Diagramm der Fig. 5 dargestellt.The course of the lying at the output terminals 16 and 17 of the logic operation circuit K URS voltage in dependence on the time t is shown in the lower diagram of Fig. 5.

Ändert sich der zwischen den beiden Wechselgrößen vorhandene Phasenwinkel, wird er beispielsweise kleiner als der in der Fig. 4 eingezeichnete Phasenwinkel, dann werden die die Rechteckspannung UrS bildenden Rechteckimpulse schmaler, was zu einer Verminderung der Gleichgröße führt. Steigt der Phasenwinkel dagegen an, dann nimmt die Gleichgröße zu und ist bei einem Phasenwinkel von 180° mit der Amplitude der Rechteckspannung UrS identisch.If the phase angle between the two alternating variables changes, for example, it becomes smaller than the phase angle drawn in FIG. 4, then the rectangular pulses forming the square-wave voltage UrS become narrower, which leads to a reduction in the direct-current variable. If, on the other hand, the phase angle increases, the constant value increases and, at a phase angle of 180 °, is identical to the amplitude of the square-wave voltage UrS .

Die Amplitude der Rechteckspannung Ur5 ist, wenn die Gleichspannungsquelle eine konstante Gleichspannung liefert, ebenfalls konstant und ist von gegebenenfalls den Wechselgrößen überlagerten Störungen nicht beeinflußbar. Die aus der Rechteckspannung UrS gewonnene Gleichgröße ist daher dem Phasenwinkel exakt proportional.If the direct voltage source supplies a constant direct voltage, the amplitude of the square-wave voltage Ur5 is also constant and cannot be influenced by any disturbances superimposed on the alternating quantities. The constant value obtained from the square-wave voltage UrS is therefore exactly proportional to the phase angle.

Diese Rechteckspannung UrS wird dem Filter Fu zugeführt, das die Wechselstromanteile aus dieser Spannung aussiebt. Es tritt dann an den Ausgangsklemmen 18 und 19 des unsymmetrischen Filters Fu, das beispielsweise den in der Fig. 6 dargestellten Schaltungsaufbau als Reaktanzfilter besitzen kann, eine Gleichgröße auf, deren Amplitude dem Phasenwinkel zwischen den beiden Wechselgrößen proportional ist.This square-wave voltage UrS is fed to the filter Fu , which filters out the alternating current components from this voltage. A constant value then occurs at the output terminals 18 and 19 of the asymmetrical filter Fu, which can for example have the circuit structure shown in FIG. 6 as a reactance filter, the amplitude of which is proportional to the phase angle between the two alternating variables.

Es ist bekannt, daß Reaktanzfilter nur dann ein-It is known that reactance filters only

wandfrei arbeiten, wenn an ihren Eingängen etwa der der Berechnung zugrunde gelegte Eingangswiderstand konstant vorhanden ist. Um diese Bedingung einzuhalten, ist zwischen der logischen Verknüpfungsschaltung K und dem unsymmetrischen Filter Fu das Anpassungsglied A vorgesehen. Dieses Anpassungsglied muß derart dimensioniert sein, daß es den relativ hohen Ausgangswiderstand der logischen Verknüpfungsschaltung, wie er sich bei gesperrtem Transistor T3 ergibt, auf den der Berechnung zugrunde gelegten Eingangswiderstand des Filters Fu herabmindert und bei leitendem Zustand des Transistors T3, d.h. niederohmigem Ausgangswiderstand der logischen Verknüpfungsschaltung K, auf den gewünschten Wert des Eingangswiderstandes des Filters Fu anhebt. Dies läßt sich beispielsweise dadurch erreichen, daß das Anpassungsglied aus einer Parallelschaltung eines Widerstandes und eines Gleichrichterelements besteht.work properly if the input resistance on which the calculation is based is constant at their inputs. In order to comply with this condition, the matching element A is provided between the logic combination circuit K and the asymmetrical filter Fu. This adapter must be dimensioned in such a way that it reduces the relatively high output resistance of the logic combination circuit, as it results when the transistor T3 is blocked, to the input resistance of the filter Fu on which the calculation is based and, when the transistor T3 is conductive, i.e. the low output resistance of the logic Logic circuit K, raises to the desired value of the input resistance of the filter Fu. This can be achieved, for example, in that the adapter consists of a parallel connection of a resistor and a rectifier element.

Ein Ausschnitt aus der erfindungsgemäßen Phasenvergleicheinrichtung mit dem Anpassungsglied A zeigt die Fig. 7. Ist der Transistor Ti der logischen Verknüpfungsschaltung K gesperrt, dann liegt an den Ausgangsklemmen 16 und 17 der logischen Verknüpfungsschaltung K eine relativ hohe Spannung, so daß der von der Klemme + U der Gleichspannungsquelle über den Widerstand R9 und über die Eingangsklemme 16' und 17' des unsymmetrischen Filters Fu fließende Strom vorwiegend den niederohmigen Weg über das Gleichrichterelement D 9 des Anpassungsgliedes A wählt. Geht der Transistor Γ3 der logischen Verknüpfungsschaltung K bei entsprechender Ansteuerung der Eingangsklemmen K in den leitenden Zustand über, dann sinkt die Spannung an den Ausgangsklemmen 16 und 17 der logischen Verknüpfungsschaltung K ab. Das Gleichrichterelement D9 des Anpassungsgliedes A stellt bei dieser Spannung einen relativ hochohmigen Widerstand dar, so daß nunmehr der Widerstand RIO des Anpassungsgliedes wirksam wird, wodurch eine Erhöhung des in diesemA section of the phase comparison device according to the invention with the adapter A is shown in FIG. 7. If the transistor Ti of the logic combination circuit K is blocked, there is a relatively high voltage at the output terminals 16 and 17 of the logic combination circuit K , so that the voltage from the terminal + U of the DC voltage source via the resistor R9 and the current flowing via the input terminals 16 'and 17' of the asymmetrical filter Fu predominantly selects the low-resistance path via the rectifier element D 9 of the adapter A. Is the transistor Γ3 the logic operation circuit K with appropriate control of the input terminals K in the conductive state, the voltage drops at the output terminals 16 and 17 of the logic operation circuit from K. The rectifier element D9 of the adapter A represents a relatively high resistance at this voltage, so that now the resistor RIO of the adapter becomes effective, whereby an increase in the same

ίο Falle sonst sehr niedrigen Ausgangswiderstandes der logischen Verknüpfungsschaltung K erzielt wird.ίο if the output resistance of the logic combination circuit K is otherwise very low.

An die Ausgangsklemmen 18 und 19 des unsymmetrischen Filters Fm kann eine Meßeinrichtung angeschlossen werden, die bei entsprechender Eichung eine direkte Ablesung des Phasenwinkels zwischen den beiden Wechselgrößen gestattet. Es ist aber auch möglich, an die Ausgangsklemmen des unsymmetrischen Filters eine Steuereinrichtung anzuschließen, die beim Über- oder Unterschreiten eines vorgegebenen Phasenwinkels beispielsweise ein Signal geben könnte. Außerdem kann man an die Ausgangsklemmen des unsymmetrischen Filters zur Transformation des relativ hohen Filteranpassungswiderstandes auch einen sogenannten Emitter-Verstärker als Impedanz-A measuring device can be connected to the output terminals 18 and 19 of the asymmetrical filter Fm which, with appropriate calibration, provide a direct reading of the phase angle between the two alternate sizes permitted. But it is also possible to connect to the output terminals of the unbalanced Filter to connect a control device, which when exceeding or falling below a predetermined Phase angle could, for example, give a signal. You can also use the output terminals of the asymmetrical filter to transform the relatively high filter matching resistance as well a so-called emitter amplifier as impedance

wandler anschalten. -^"switch on converter. - ^ "

Wenn man die dem Phasenwinkel proportionale Ausgangsgröße der logischen Verknüpfungsschaltung K zur Anzeige bringen will, so kann man an Ausgangsklemmen 16 und 17 der logischen Verknüpfungsschaltung K einen Drehspul-Spannungsmesser anschließen.If you want to display the output variable of the logic combination circuit K, which is proportional to the phase angle, you can connect a moving-coil voltmeter to output terminals 16 and 17 of the logic combination circuit K.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

609520/6609520/6

Claims

Patent claims:

1. Phase comparison device for two electrical alternating quantities of the same frequency with two Triggering and a logic combination circuit connected to both triggers, the one an evaluation arrangement forming a time average of the output variable of the logic circuit is subordinate, characterized in that that the two triggers are symmetrical triggers and the evaluation arrangement is an asymmetrical one Filter is.

2. phase comparison device according to claim 1, characterized in that the logical Logic circuit contains a rectifier control arrangement and a transistor, its base through the rectifier control arrangement in such a way to the outputs of the two symmetrical Trigger is connected that only at different potentials to each other corresponding outputs of the two symmetrical triggers on the collector-emitter path of the transistor an output voltage occurs.

3. phase comparison device according to claim 2 ", characterized in that each Corresponding outputs of the two symmetrical triggers via equally polarized Rectifier elements of the rectifier control arrangement each to a common circuit point are connected and that the circuit points have further rectifier elements of the rectifier control arrangement are in communication with the base of the transistor.

4. Phase comparison device according to one of the preceding claims, characterized in that that an adapter is provided between the logic circuit and the filter, which the output resistance the logic combination circuit. adjusts the input resistance of the filter in such a way that that the same internal resistance is offered to the filter in every switching state.

5. phase comparison device according to claim 4, characterized in that the adapter preferably from a parallel connection of a resistor and a rectifier element consists.