DE2258898C3

DE2258898C3 - Arrangement for current limitation in a controlled transistor inverter

Info

Publication number: DE2258898C3
Application number: DE19722258898
Authority: DE
Inventors: Wilfried 4785 Belecke Methe
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Filing date: 1972-12-01
Publication date: 1976-03-25

Description

drei Eingangssignale, bei denen der dritte Eingang 40 wird, und daß das Speicherglied mit einem Ausgang in (£2) mit dem Eingang des Frequenzteilers (53) ver- die Ansteuerung der Transistoren derart eingreift, daß bunden ist. im gesetzten Zustand die Ansteuerung eines jeweilsthree input signals, in which the third input is 40, and that the memory element with an output in (£ 2) with the input of the frequency divider (53) the control of the transistors intervenes in such a way that is bound. in the set state the control of one in each case

den Strom führenden Transistors blockbar ist.the current-carrying transistor can be blocked.

Gemäß einer weiteren Ausbildung der ErfindungAccording to a further embodiment of the invention

sind zwischen dem Frequenzteiler und den Impulsverstärkern, über welche die Transistoren des Wechsel-are between the frequency divider and the pulse amplifiers, through which the transistors of the alternating

Die Erfindung betrifft eine Anordnung zur Strombegrenzung bei einem gesteuerten Transistorwechselrichter, bei dem die Transistoren taktweise mit einer durch einen Taktgeber festgelegten Steuerfrequenz über je einen Impulsverstärker angesteuert sind, dem ein durch eine den Wechselrichter in der Spannung steuernde Größe beeinflußter Impulsformer und ein zur taktweisen Ansteuerung der Transistoren verwendeter Frequenzteiler nachgejchaltet sind.The invention relates to an arrangement for limiting the current in a controlled transistor inverter, in which the transistors clockwise with a control frequency determined by a clock over each a pulse amplifier are controlled, which is controlled by a voltage control of the inverter Size influenced pulse shaper and a frequency divider used for clockwise control of the transistors are downstream.

Es ist eine Steuer- und Anlaufschaltung für einen als Impulsgenerator verwendeten Transistorwechselrichter in Mittelpunktschaltung bekannt, bei dem eine Zusatzwicklung seines Ausgangsübertragers als steuernder Taktgeber verwendet ist. Mittels der Anlaufschaltung wird der Wechselrichter in Betrieb gesetzt. Bei diesem Wechselrichter sind in den Basisleitungen der Transistoren Vorwiderstände vorgesehen, die bei einem Verbraucherkurzschluß die Steuerströme der Transistoren begrenzen, wodurch dann auch die Kollektorströme begrenzt werden. Eine derartige Schutz maßnahme wird wirksam, wenn, wie bei Verbraucherkurzschlüssen, der Strom nach einem unzulässigen richters angesteuert sind, Verknüpfungsglieder für mindestens je zwei Eingangssignale den Impulsverstärkern vorangeschaltet, bei denen ein erster Eingang mit einem Ausgang des Frequenzteilers und ein zweiter Eingang mit einem Ausgang des Speichergliedes verbunden ist. Zur Verwendung von Verknüpfungsgliedern für je drei Eingangssignale ist bei diesen der dritte Eingang mit dem Eingang des Frequenzteiler zu verbinden. It is a control and start-up circuit for a transistor inverter used as a pulse generator Known in mid-point circuit, in which an additional winding of its output transformer is used as the controlling Clock is used. The inverter is put into operation by means of the start-up circuit. at In this inverter, series resistors are provided in the base lines of the transistors a consumer short circuit limit the control currents of the transistors, which then also the collector currents be limited. Such a protective measure becomes effective if, as in the case of consumer short circuits, the current is controlled by an impermissible converter, logic elements for at least The pulse amplifiers are preceded by two input signals each, with a first input with an output of the frequency divider and a second input connected to an output of the memory element is. The third is to use logic elements for three input signals Connect the input to the input of the frequency divider.

Es wird durch die Erfindung der Vorteil erzielt, daß beim Auftreten einer Überstrombelastung eine Strombegrenzung unmittelbar wirksam werden kann, die aber zu Beginn der Halbperiode des Wechselrichter-The invention achieves the advantage that when an overcurrent load occurs, the current is limited can take effect immediately, but at the beginning of the half-cycle of the inverter

stromes, die auf die Halbperiode mit der Überstrombelastung folgt, wieder aufgehoben wird und nur dann wieder wirksam wird, wenn die Überstrombelastung erneut auftritt.current that follows the half-cycle with the overcurrent load is canceled again and only then becomes effective again when the overcurrent load occurs again.

Es wird nachstehend an Hand der Zeichnung ein Ausführungsbeispiel der Erfindung beschrieben. Es zeigtAn exemplary embodiment of the invention is described below with reference to the drawing. It indicates

F i g. 1 eine Schaltung eines Gleichstromumrichters, bei dem ein Transistorwechselrichter mit einer Strom-F i g. 1 a circuit of a direct current converter, in which a transistor inverter with a current

begrenzungsanordnung im Sleuerungsteil des Wechselrichters verwendet ist,Limiting arrangement in the control part of the inverter is used

F i g. 2 das Blockschaltbild des Steuerungsteiles des Wechselrichters nach F i g. 1 mil der Strombegrenzungsanordnung. F i g. 2 shows the block diagram of the control part of the inverter according to FIG. 1 mil of the current limiting arrangement.

Bei dem Gleichstromumrichter nach F i g. 1 ist ein Transistorwechselrichter 1 mit zwei Transistoren 11 und 12 in Mittelpunktschaltung verwendet, mit dem ein Wechselstromzwischer.kreis gebildet wird, welcher mittels eines Wechselstromübertragers 2 auf den Eingang eines Gleichrichters 3 mit zwei Halbleiterdioden 31 und 32 in Mittelpunktschaltung gekoppelt ist, der über eine Glättungsdrossel 33 großer Induktivität auf einen Gleichstromverbraucher 4 arbeitet. Mit Hilfe einer Regeleinrichtung 5, welche auf die Steuerung der Transistoren des Wechselrichters 1 einwirkt, wird die Gleichspannung des Verbrauchers 4 konstant geregelt. Zur Stromversorgung des G'leichstromumrichters dient eine in der Spannung nicht stabilisierte Gleichstromquelle G. Mittels einer Stromerfassungsvorrichtung 6 wird der vom Wechselrichter 1 aufgenommene Gleichstrom überwacht und zwar durch den Spannungsabfall des Stromes an einem Meßwiderstand 61. Es kann zur Stromerfassung auch ein Gleichstromwandler verwendet sein. Die Regeleinrichtung 5 und die Stromerfassungsvorrichtung 6 können in einer Steuerbaueinheit zusammengefaßt sein, deren Blockschaltbild in der F i g. 2 dargestellt ist, das im folgenden nun beschrieben wird.In the DC converter according to FIG. 1, a transistor inverter 1 is used with two transistors 11 and 12 in a mid-point circuit, with which an alternating current intermediate circuit is formed, which is coupled to the input of a rectifier 3 by means of an alternating current transformer 2 with two semiconductor diodes 31 and 32 in a mid-point circuit, which is connected via a smoothing choke 33 large inductance to a DC load 4 works. With the help of a control device 5, which acts on the control of the transistors of the inverter 1, the DC voltage of the consumer 4 is constantly regulated. A non stabilized in voltage DC power source is used to power the G'leichstromumrichters G. By means of a current detection apparatus 6 taken up by the inverter 1 DC current is monitored and that the voltage drop of the current at a measuring resistor 61. It can be used for current detection and a DC-DC converter. The control device 5 and the current detection device 6 can be combined in a control unit, the block diagram of which is shown in FIG. 2, which will now be described below.

Die Stromerfassungsvorrichtung 6 enthält einen Trigger 62, dem am Triggereingang über einen Widerstand 63 der am Meßwiderstand 61 anstehende Spannungsabfall des überwachten Gleichstromes als Stromistwertsignal zugeführt ist. Ein Kondensator 64 kann dem Triggereingang parallellgeschaltet sein. Ferner enthält die Stromerfassungsvorrichtung 6 ein dem Trigger 62 nachgeordnetes elektronisches Speicherglied 65, bei dem der Setzeingang S mit dem Ausgang des Triggers 62 und der Löscheingang L mit einem Taktgeber 51 der Regeleinrichtung 5 verbunden ist, mit dem die Steuerfrequenz des Wechselrichters 1 vorgegeben wird.The current detection device 6 contains a trigger 62, which is supplied at the trigger input via a resistor 63 with the voltage drop of the monitored direct current present at the measuring resistor 61 as an actual current value signal. A capacitor 64 can be connected in parallel to the trigger input. The current detection device 6 also contains an electronic memory element 65 downstream of the trigger 62, in which the set input S is connected to the output of the trigger 62 and the reset input L is connected to a clock 51 of the control device 5, with which the control frequency of the inverter 1 is specified.

Die Regeleinrichtung 5 enthält, dem Taktgeber 51 nachgeordnet, in bekannter Weise ferner einen regelspannungsgesteuerten Impulsformer 52, einen Frequenzteiler 53 mit zwei antivalenten Ausgängen für die Gegentaktsteuerung der Wechselrichtertransistoren und in den zwei Steuerkanälen dieser Transistoren je einen Steuerimpulsverstärker 54 und 55. Mit Hilfe des Impulsformers 52 werden die einzelnen Taktgeberimpulse in rechteckförmige Steuerimpulse umgeformt und deren Impulslänge durch eine von einem in der Zeichnung nicht dargestellten Soll-Istwert-Vergleicher für die Verbraucherspannung abgeleiteten Regelspannung Ur, die gesondert zugeführt ist, beeinflußt.The control device 5 also contains, downstream of the clock generator 51, in a known manner a control voltage-controlled pulse shaper 52, a frequency divider 53 with two complementary outputs for push-pull control of the inverter transistors and a control pulse amplifier 54 and 55 in each of the two control channels of these transistors the individual clock pulses are converted into square-wave control pulses and their pulse length is influenced by a control voltage Ur derived from a setpoint / actual value comparator for the consumer voltage, which is not shown in the drawing and which is supplied separately.

Gemäß der Erfindung sind zwischen den zwei Gegentaktausgängen Ai, Al des Frequenzteilers 53 und der hiervon ausgehenden Steuerkanälen der Transistoren 11 und 12 des Wechselrichters 1 Verknüpfungsglieder 56 und 57 angeordnet, die je drei Eingänge £1 bis £3 und je einen Ausgang, letzterer mit dem Eingang des im zugeordneten Steuerkanal liegenden Impulsverstärkers verbunden, aufweiüen. Der Eingang £1 vom 56 ist mit dem Ausgang AX und der Eingang £1 von 57 ist mit dem Ausgang A2 des Frequenzteilers 53 verbunden, wohingegen die Eingänge £2 von 56 und 57 gemeinsam mit dem Eingang des Frequenzteilers und die Eingänge £3 von 56 und 57 mit einem Ausgang des Speichergliedes 65 verbunden sind (invertierter Ausgang A). According to the invention, logic elements 56 and 57 are arranged between the two push-pull outputs Ai, Al of the frequency divider 53 and the outgoing control channels of the transistors 11 and 12 of the inverter 1, each having three inputs £ 1 to £ 3 and one output each, the latter with the Input of the pulse amplifier located in the assigned control channel connected, aufweiüen. The input £ 1 of 56 is connected to the output AX and the input £ 1 of 57 is connected to the output A2 of the frequency divider 53, whereas the inputs £ 2 of 56 and 57 together with the input of the frequency divider and the inputs £ 3 of 56 and 57 are connected to an output of the memory element 65 (inverted output A).

Bei Verwendung von Und-Nicht-Verknüpfungsgliedem 56 und 57 in bezug auf die Eingänge £1, £2, £3 ist die Wirkungsweise der Einrichtung 5 unter Mitwirkung der Vorrichtung 6 die folgende:When using and-not gates 56 and 57 with regard to inputs £ 1, £ 2, £ 3 is the mode of operation of facility 5 with participation of the device 6 the following:

Arbeitet der Wechselrichter 1 normal, d. h. ohne Überstrombelastung seiner Transistoren 11 und 12,If the inverter 1 is working normally, i. H. without overcurrent loading of its transistors 11 and 12,

ίο dann liegt die von 61 an den Kondensator 64 übertragene Gleichspannung unterhalb des Ansprechniveaus des Triggers 62. Dieser weist also kein Ausgangssignal auf, aber das Speicherglied 65 am invertierten Ausgang A ein Ausgangssignal, da sein Speicher nicht gesetzt ist.ίο then the direct voltage transmitted from 61 to the capacitor 64 is below the response level of the trigger 62. This therefore has no output signal, but the memory element 65 at the inverted output A has an output signal, since its memory is not set.

Mittels des Frequenzteilers werden die durch 52 umgeformten, in der Länge durch eine Regelspannung Ux beeinflußten Taktgeberimpulse abwechselnd über Ausgänge /4 t und A2 von 53 den Eingängen £1 von 56 und 57 und gleichzeitig auch jeder dieser Taktgeberimpuise den Eingängen £2 von 56 und 57 zugeführt. Den Eingängen £3 wird das Ausgangssignal des Speichergliedes 65 zugeführt. Als Folge davon werden die Taktgeberimpulse abwechselnd in die Steuerkanäle der Trar. sistoren 11 und 12 weitergeleitet, wodurch der Wechselrichter im Gegentakt normal gesteuert wird. Entsteht eine Überstrombelastung der Transistoren 11 und 12, so Hießt über den Meßwiderstand 61 ein entsprechend großer Gleichstrom und es erreicht dann die an den Kondensator 64 übertragene Gleichspannung das Ansprechniveau des Triggers 62. Dieser spricht entsprechend der Kondensatorkapazität augenblicklich an oder mit geringer Verzögerung, wodurch an seinem Ausgang ein für das Speicherglied 65 setzfähiges Spannungssignal entsteht, das an den Setzeingang Sgeschaltet wird. Da nun der Speicher gesetzt wird, verschwindet am Ausgang A des Speichers und zugleich auch an den Eingängen £3 der Verknüpfungsglieder 56 und 57 das Signal, so daß der Ausgang des jeweils den Steuerimpuls weiterleitenden Verknüpfungsgliedes signalfrei wird und damit der Steuerkanal des dabei aufgesteuerten Transistors blockiert wird. Unabhängig davon, ob nun der Kondensator 64 zur geringfügigen Verzögerung des Überstromsignals vorgesehen ist oder nur zum Kurzschließen von Störimpulsen, wird der Speieher des Gliedes 65, so lange die Ursache der Überstrombelastung weiterbesteht, jeweils zu Beginn der nun folgenden Halbperiode der Steuerfrequenz am Löscheingang L durch die Vorderflanken der Taktgeberimpulse wieder gelöscht. Dies hat zur Folge, daß in diesen Halbperioden die Transistoren des Wechselrichters weiterhin im Gegentakt angesteuert sind und daher der Wechselrichter zwar weiterläuft, jedoch jeweils nur so lange, bis der Überstrom wieder auftritt, was dann — wie oben beschrieben — zur Sperrung des jeweils angesteuerter, und stromleitenden Transistors führt. Erst wenn die Ursache der Überstrombelastung beseitigt ist, unterbleibt die vorzeitige Sperrung der Transistoren, so daß dann der Wechselrichter normal arbeitet.By means of the frequency divider, the pulse generator pulses converted by 52 and whose length is influenced by a control voltage Ux are alternately sent via outputs / 4 t and A2 of 53 to inputs £ 1 of 56 and 57 and, at the same time, each of these pulse generator pulses to inputs £ 2 of 56 and 57 fed. The output signal of the memory element 65 is fed to the inputs £ 3. As a result, the clock pulses are alternately in the control channels of the Trar. sistors 11 and 12 forwarded, whereby the inverter is controlled normally in push-pull. If the transistors 11 and 12 are overloaded with overcurrent, a correspondingly large direct current flows through the measuring resistor 61 and the direct voltage transmitted to the capacitor 64 then reaches the response level of the trigger 62. This responds instantly or with a slight delay, depending on the capacitor capacity a voltage signal which can be set for the storage element 65 and which is connected to the set input S arises at its output. Since the memory is now set, the signal disappears at the output A of the memory and at the same time also at the inputs £ 3 of the logic elements 56 and 57, so that the output of the logic element transmitting the control pulse becomes signal-free and thus blocks the control channel of the transistor that is open will. Regardless of whether the capacitor 64 is provided for the slight delay of the overcurrent signal or only for short-circuiting interference pulses, the accumulator of the element 65, as long as the cause of the overcurrent load persists, at the beginning of the now following half-cycle of the control frequency at the clearing input L through the leading edges of the clock pulse are deleted again. The consequence of this is that in these half-periods the transistors of the inverter are still activated in push-pull mode and therefore the inverter continues to run, but only until the overcurrent occurs again, which then - as described above - to block the respectively activated, and conductive transistor leads. Only when the cause of the overcurrent load has been eliminated will the transistors not be prematurely blocked, so that the inverter will then work normally.

Die vorstehend beschriebene Strombegrenzung und Strombegrenzungsanordnung ist zwar speziell auf einen Transistor-Wechselrichter in Mittelpunktschaltung zugeschnitten. Sie kann jedoch im Rahmen der Erfindung auch für Wechsel- und Stromrichter in beliebiger Schaltung konzipiert werden.The current limiting and current limiting arrangement described above is special cut a transistor inverter in a mid-point connection. You can, however, under the Invention can also be designed for inverters and power converters in any circuit.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Arrangement for current limitation in a controlled transistor inverter, in which the transistors are cyclically controlled with a control frequency determined by a clock generator via a pulse amplifier each, to which a pulse shaper influenced by a variable that controls the voltage of the inverter and a cyclic control of the transistors used frequency divider are connected downstream, characterized in that an electronic storage element (65) at its set input (S) does not drop with current rise, but it is not effective in the case of temporary overcurrents, even if these occur periodically, because then the so-called run-away effect cannot get going with the transistors.

Furthermore, there is a transistor exchange right with a corresponding start-up or starting circuit known (US-PS 29 22 958), in which in the event of a current overload, a current limitation by the

ίο starting circuit becomes effective. In the starting circuit a transistor is arranged between the additional winding of the output transformer and the operating current source, with which a starting current flow is only possible temporarily. Connected in parallel to the transistor

is connected to the output of a trigger (62). 15 is a branch via which in the event of a short circuit in the inverter whose control current can flow as a backward-directed base-collector current, whereby the Collector currents of the transistors of the inverter are limited. This protective measure can also not effective for temporary overcurrents that do not lead to saturation of the inverter transformer will.

The invention is based on the object, in a transistor inverter of the initially described

the actual value signals on the input side are fed to a current detection device (61) and which has output signals that can be set at a given level of these signals, is connected to the clock generator (51) of the inverter (1) at its reset input (L) and is deleted at the beginning of each clock generator pulse, and that the memory element (65) with its output (A) in the control of the transistors (11,12) intervenes in such a way that in the law

th state of the memory _{element to carry out the control z 5} level type measures through which already

during the half-cycle of the inverter current, in which an overcurrent load on the transistors of the Inverter occurs, a current limitation becomes effective and only remains effective as long as the overcurrent load is possible.

According to the invention, this object is achieved in that an electronic memory element is attached to its Set input is connected to the output of a trigger, the input side actual value signals of a Current detection device are supplied and the output signals which can be set at a predetermined level of these signals has, is connected to the clock of the inverter at its reset input and cleared at the beginning of each clock pulse

a respective transistor carrying the current can be blocked is.

2. Arrangement according to claim 1, characterized in that between the frequency divider (53) and the pulse amplifiers (54, 55), via which the transistors (11, 12) of the inverter (1) are controlled are, logic elements (56, 57) for at least two input signals the pulse amplifier (54,55) are preceded by a first input (£ 1) with an output of the frequency divider (53) and a second input (£ 3) is connected to an output of the memory element (65).

3. Arrangement according to claim 1 or 2, characterized by logic elements (56, 57) for each