DE2258898A1

DE2258898A1 - ARRANGEMENT FOR CURRENT LIMITING IN A CONTROLLED TRANSISTOR INVERTER

Info

Publication number: DE2258898A1
Application number: DE19722258898
Authority: DE
Inventors: Wilfried Methe
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1972-12-01
Filing date: 1972-12-01
Publication date: 1974-06-06
Also published as: DE2258898B2

Description

"Anordnung zur Strombegrenzung bei einem gesteuerten Transistorwechselrichter11 Die Erfindung betrifft eine Anordnung zur Strombegrenzung bei einem gesteuerten Transistorwechselrichter, bei dem die Transistoren taktweise mit einer durch einen Taktgeber festgelegten Steuerfrequenz über je einen Impulsverstärker angesteuert sind, dem ein durch eine den Wechselrichter in der Spannung steuernde Größe beeinflußter Impulsformer und ein zur taktweisen Ansteuerung der Transistoren verWendeter Frequenzteiler nachgeschaltet sind."Arrangement for current limitation in a controlled transistor inverter11 The invention relates to an arrangement for limiting the current in a controlled Transistor inverter in which the transistors are cycled with one through one Controlled by a pulse amplifier each with a fixed control frequency are influenced by a variable that controls the voltage of the inverter Pulse shaper and a frequency divider used for clockwise control of the transistors are downstream.

Es ist eine Steuer- und Anlaufschaltung für einen als Impulsgenerator verwendeten Transistorwechselrichter in Nittelpunktschaltung bekannt (DT-OS 1918 606), bei dem eine Zusatzwicklung seines Ausgangsübertragers als steuernder Taktgeber verwendet ist. Mittels der Anlaufschaltung wird der Wechselrichter in Betrieb gesetzt. Bei diesem Wechselrichter sind in den Basisleitungen der Transistoren Vorwiderstände vorgesehen, die bei einem Verbraucherkurzschluß die Steuerströme der Transistoren begrenzen, wodurch dann auch die Kollektorströme begrenz-t werden. Eine derartige Schutzmaßnahme wird wirksam, wenn, wie bei Verbraucherkurzschlüssen7 der Strom nach einem unzulässigen otromanstieg nicht abfällt, sie wird jedoch nicht wirksam bei vorübergehenden Jberströmen, auch wenn diese periodisch auftreten, weil dann der segenannte run-away-.E'ffekt bei den Transistoren nicht in Ging kommen kann.It is a control and start-up circuit for a pulse generator used transistor inverters in mid-point circuit known (DT-OS 1918 606), in which an additional winding of its output transformer acts as a controlling clock is used. The inverter is put into operation by means of the start-up circuit. In this inverter there are series resistors in the base lines of the transistors provided that the control currents of the transistors in the event of a consumer short circuit limit what then also the Collector currents are limited. Such a protective measure becomes effective if, as in the case of consumer short circuits7 the current does not drop after an inadmissible otromic increase, but it will not effective for temporary overcurrents, even if they occur periodically because Then the so-called run-away effect on the transistors did not come into play can.

Das weiteren ist ein Transistorwechselrichter mit einem entsprechenden Anlauf- oder Startstromkreis bekannt (US-PS 2 922 958), bei dem im Falle einer Stromüberlastung eine Strombegrenzung durch den otartstromkreis wirksam wird.The other is a transistor inverter with a corresponding Starting or starting circuit known (US-PS 2 922 958), in which in the event of a current overload a current limitation by the otart circuit becomes effective.

In dem Startstromkreis ist zwischen der Zusatzwicklung des Ausgangsübertragers und der Betriebsstromquelle ein Transistor angeordnet, mit dem nur vorübergehend ein.Startstromfluß ermöglicht wird. Dem Transistor parallelgeschaltet ist ein Stromzweig, über den bei Kurzschluß des Wechselrichters dessen Steuerstrom als rückwärts gerichteter Basis-Kollektorstrom fließen kann, wodurch die Kollektorströme der Transistoren des Wechselrichters begrenzt werden. Auch diese Schutzmaßnahme kann bei vorübergehenden ùberströmen, die nicht zur Sättigung des Wechselrichterübertragers führen, nicht wirksam werden, Es liegt der Erfindung die Aufgabe zugrunde, bei einem Transistorwechselrichter der eingangs beschriebenen Art Maßnahmen vorzunehmen, durch die schon während d-er Halbperiode des Mechseirichterstromes, in der eine Überstrombelastung der Transistoren des Wechselrichters auftritt, eine otro.nbegrenzung wirksam wird und nur so lange wirksam bleibt, als die berstrombelastung möglich ist.In the starting circuit is between the additional winding of the output transformer and the operating current source, a transistor is arranged with which only temporarily a.Startstromstrom is made possible. A current branch is connected in parallel to the transistor, via the control current that is directed backwards in the event of a short circuit in the inverter Base-collector current can flow, reducing the collector currents of the transistors of the inverter can be limited. This protective measure can also be used for temporary Overcurrents that do not lead to saturation of the inverter transformer The invention is based on the object in a transistor inverter of the type described above to undertake measures through which already during d-er Half cycle of the Mechseirichterstromes, in which an overcurrent load of the transistors of the inverter occurs, an oven limit becomes effective and only for so long remains effective as the overcurrent load is possible.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein elektronisches Speicherglied an seinem Setzeingang mit dem Ausgang eines Triggers verbunden ist, dem eingangsseitig Istwertsignale einer Stromerfassungsvorrichtung zugeführt sind und der bei vorgegebener Höhe dieser Signale setzfähi-ge Ausgangssignale aufweist, an seinem Löscheingang mit dem Taktgeber des Wechselrichters verbunden ist und zu Beginn eines jeden Taktgeberimpulses gelöscht wird, und daß das Speicherglied mit einem Ausgang in die Ansteuerung der Transistoren derart einwirkt, daß im gesetzten Zustand die Ansteuerung eines jeweils den Strom führenden Transistors blockiert wird.This object is achieved according to the invention in that an electronic The memory element is connected to the output of a trigger at its set input, to which actual value signals of a current detection device are fed on the input side and which has output signals that can be set at a given level of these signals, is connected to its reset input with the clock generator of the inverter and to The beginning of each clock pulse is deleted, and that the memory element with an output in the control of the transistors acts in such a way that im set State the control of a current-carrying transistor is blocked will.

Gemäß einer weiteren Ausbildung der Erfindung sind zwischen dem Frequenzteiler und den Impulsverstärkerm, über welche die Transitoren des Wechselrichters angesteuert sind, Verknüpfungsglieder für mindestens 3e zwei Eingangssignale den Impulsverstärkern vorangeschaitet, bei denen ein erster Eingang mit einem Ausgang des Frequenzteilers und'ein zweiter Eingang mit einem Ausgang des Speichergliedes verbunden ist.According to a further embodiment of the invention are between the frequency divider and the pulse amplifier, via which the transistors of the inverter are controlled are, logic elements for at least 3e two input signals the pulse amplifier voreschaitet, in which a first input with an output of the frequency divider and'a second input is connected to an output of the memory element.

Zur Verwendung von Verknüpfungsgliedern für äe drei Eingangssignalen ist bei diesen der dritte Eingang mit dem Eingang des Frequenzteiler zu verbinden.To use logic elements for three input signals the third input has to be connected to the input of the frequency divider.

Es wird durch die Erfindung der Vorteil erzielt, daß beim Auftreten einer Überstrombelastung eine Strombegrenzung unmittelbar wirksam werden kann, die aber zu Beginn der Halbperiode des Wechselrichterstromes, die auf die Halbperiode mit der-Uberstrombelastung folgt, wieder aufgehoben wird und nur dann wieder wirksam wird, wenn die Überstrom,belastung erneut auftritt.It is achieved by the invention, the advantage that when the occurrence an overcurrent load a current limitation can take effect immediately, the but at the beginning of the half-cycle of the inverter current, the half-cycle with the overcurrent load follows, is canceled again and only then becomes effective again when the overcurrent load occurs again.

Es wird nachstehend anhand der Zeichnung ein Ausfahrungsbeispiel der Erfindung beschrieben. Es zeigen: Fig. 1 eine Schaltung eines Gleichstromumrichters, bei dem ein 'l'ransistorwechselrich.ter mit einer Strombegrenzungsanordnung im Steuerungsteil des Wechselrichters verwendet ist; Fig. 2 das Blockschaltbild des Steuerungsteiles des Wcchselrichters nach Fig. 1 mit der Strombegrenzungsanordnung.In the following, an exemplary embodiment of the Invention described. Show it: 1 shows a circuit of a direct current converter, in which a 'l' transistor inverter with a current limiting arrangement in the control part the inverter is in use; 2 shows the block diagram of the control part of the inverter according to FIG. 1 with the current limiting arrangement.

Bei dem Geichstromumrichter nach Fig. 1 ist ein Transistorwechselrichter 1 mit zwei Transistoren 11 und 12 in M-ittelpunktsche,ltung verwendet, mit dem ein Wechselstromzwischenkreis gebildet wird, welcher mittels eines Wechselstromübertragers 2 auf den Eingang eines Gleichrichters 3 mit zwei Halbleiterdioden 51 und 32 in Mittelpunkt schaltung gekoppelt ist, der über eine Glättungsdrossel 33 großer Induktivität auf einen Gleichstromverbraucher 4 arbeitet. Mit Hilfe einer Regeleinrichtung 5, welche auf die steuerung der Transistoren des Wechselrichters 1 einwirkt, wird die Gleichspannung des Verbrauchers 4 konstant geregelt. Zur Stromversorgung des Gleichstromumrichters dient eine in der Spannung nicht stabilisierte Gleichstromquelle G. Mittels einer Stromerfassungsvorrichtung 6 wird der vom Wechselrichter 1 aufgenommene Gleichstrom überwacht und zwar durch den Spannungsabfall des Stromes an einem Meßwiderstand 61. Es kann zur Stromerfassung auch ein Gleichstromwandler verwendet sein. Die Regeleinrichtung 5 und die Stromerfassungsvorrichtung 6 können in einer Steuerbaueinheit zusammengefaISt sein, deren Blockschaltbild in der Fig. 2 dargestellt ist, das im folgenden nun beschrieben wird.The DC converter according to FIG. 1 is a transistor inverter 1 with two transistors 11 and 12 in mid-point, used with the a AC intermediate circuit is formed, which by means of an AC transformer 2 to the input of a rectifier 3 with two semiconductor diodes 51 and 32 in Midpoint circuit is coupled, which has a smoothing choke 33 large inductance on a DC load 4 works. With the help of a control device 5, which acts on the control of the transistors of the inverter 1 is the DC voltage of the consumer 4 is regulated to be constant. For powering the DC converter serves a voltage not stabilized direct current source G. By means of a The current detection device 6 is the direct current consumed by the inverter 1 monitored by the voltage drop in the current across a measuring resistor 61. A DC / DC converter can also be used to measure the current. The control device 5 and the current detection device 6 can be combined in a control module be, the block diagram of which is shown in Fig. 2, which is now in the following is described.

Die Stromerfassungsvorrichtung 6 enthält einen Trigger 62, dem am Triggereingang über einen Widerstand 63 der am Meßwiderstand 61 anstehende Spannungsabfall des überwachten Gleichstromes als ot,romistwertsignal zugeführt ist. Ein K(ndensator 64 kann dem Triggereingang parallel geschaltet sein. Ferner enthält die Strom erfassungsvorrichtung 6 ein dem Trigger 62 nachgeordnetes elektronisches Speicherglied 65, bei dem der Setzeingang 5 mit dem Ausgang des Triggers 62 und der Löscheingang L mit einem Taktgeber 51 der Regeleinrichtung 5 verbunden ist, mit dem die Steuerfrequenz des Wechselrichters 1 vorgegeben wird.The current detection device 6 includes a trigger 62, which is on Trigger input is the voltage drop present at measuring resistor 61 via a resistor 63 of the monitored direct current is supplied as ot, romistwertsignal. A K (ndensator 64 can be connected in parallel to the trigger input. It also includes electricity detection device 6 an electronic memory element 65 arranged downstream of the trigger 62, in which the Set input 5 with the output of the trigger 62 and the delete input L with a clock 51 of the control device 5 is connected, with which the control frequency of the inverter 1 is specified.

Die Regeleinrichtung 5 enthält, dem Taktgeber 51 nachgeordnet, in bekannter Weise ferner einen regelspannungsgesteuerten Impulsformer 52, einen Frequenzteiler 53 mit zwei antivalenten Ausgängen für die Gegentaktsteuerung der Wechselrichtertransistoren und in den zwei Steuerkanälen dieser Transistoren Je einen Steuerimpulsverstärker 54 und 55. Mit Hilfe des Impulsformers 52 werden die einzelnen Taktgeberimpulse in rechteckförmige Steuerimpulse umgeformt und deren Impulslänge durch eine von einem in der Zeichnung nicht dargestellten Soll-Istwert-Vergleicher für die Verbraucherspannung abgeleiteten Regelspannung UR, die gesondert zugeführt ist, beeinflußt.The control device 5 contains, downstream of the clock 51, in In a known manner, there is also a voltage-controlled pulse shaper 52, a frequency divider 53 with two complementary outputs for push-pull control of the inverter transistors and one control pulse amplifier each in the two control channels of these transistors 54 and 55. With the help of the pulse shaper 52, the individual clock pulses converted into square-wave control pulses and their pulse length by one of a setpoint / actual value comparator, not shown in the drawing, for the consumer voltage derived control voltage UR, which is fed separately, influenced.

Gemäß der Erfindung sind zwischen den zwei Gegentaktausgängen Al, A2 des Frequenzteilers 53 und der hiervon ausgehenden Steuerkanälen der Transistoren 11 und 12 desWechselrichters i Verknüpfungsglieder 56 und 57 angeordnet, die je drei Eingänge El bis E3 und je einen'Ausgang, letzterer mit dem' Eingang des im zugeordneten Steuerkanal liegenden Impulsverstärkers verbunden, aufweisen. Der Eingang El vom 5 ist mit dem -Ausgang Al und der Eingang El von 57 ist mit dem Ausgang A2 des Frequenzteilers 53 verbunden, wohingegen die Eingänge E2-von-'56 und 57 gemeinsam mit demEingang des'Frequenzteilers und die Eingänge E3 von 56 und 57 mit einem Ausgang des Speicher gliedes 65 verbunden sind (invertierter Ausgang g Bei Verwendung von Und-Nicht-Verknüpfungsgliedern 56 uc1 57 in bezug auf die Eingänge El, E2, E3 ist die Wirkungsweise der Einrichtung 5 unter Mitwirkung der Vorrichtung 6 die folgende: Arbeitet der Wechselrichter 1 normal, d. h, ahne Uberstrombelastung seiner Transitoren 11 und 12, dann liegt die von 61 an den Kondensator 64 übertragene Gleichspannung unterhalb des Ansprechniveaus des Triggers 62. Dieser weist also kein Ausgangssignal auf, aber das Speicherglied 65 am invertierten Ausgang A ein Ausgangssignal, da sein Speicher nicht gesetzt ist. Mittels des Frequenztei'1ers werden die durch 52 umgeformten, in der Länge durch eine Regelspannung UR beeinflußten Taktgeberimpulse abwechselnd über Ausgänge Al und A2 von 53 den Eingängen El von 56 und 57 und gleichzeitig auch jeder dieser Taktgeberimpulse den Eingängen S2 von 56 und 57 zugeführt. Den Eingängen E3 wird das Ausgangssignal des Speichergliedes 65 zugeführt. Als Folge davor werden die Taktgeberimpulse abwechselnd in die Steuerkanle der 1l1ransistoren 11 und 12 weitergeleitet, wodurch der Wechselrichter im Gegentakt normal gesteuert wird. Entsteht eine Uberstrombelastung der Transistoren 11 und 12, so flieht über den Mef3-widerstand 61 ein entsprechend großer Gleichstrom und es erreicht dann die an den Kondensator 64 übertragene Gleichspannung das Ansprechniveau des Triggers 62. Dieser spricht entsprechend der Kondensatorkapazität augenblicklich an oder mit geringer Verzögerung, wodurch an seinem Ausgang ein für das 3peicherv glied 65 setzfähiges Spannungssignal entsteht, das an den Setzeingang 5 geschaltet wird. Da nun der Speicher gesetzt wird, verschwindet am Ausgang A des Speichers und zugleich auch an den Eingängen E3 der Verknüpfungsglieder 56 und 57 das Signal, so daß der Ausgang des jeweils den Steueriapuls weiterleitenden Verknüpfungsgliedes signalfrei wird und damit der SteuerkanAl des dabei aufgesteuerten Transistors blockiert wird. Unabhängig davon, ob nun der Kondensator 64 zur geringfiigigen Verzögerung des Überstromsignals vorgesehen ist oder nur zum Kurzschließen von Störimpulsen, wird der Speicher des Gliedes 65, so lange die Ursache der Uberstrombelastung weiterbesteht, jeweils zu Beginn der nun folgenden Halbperiode der Steuerfrequenz am Löscheingang L durch die Vorderflanken der Taktgeberimpulse wieder gelöscht. Dies hat zur Folge, daß in diesen Halbp,erioden die Transistoren des Wechselrichters weiterhin im Gegentakt angesteuert sind und daher der Wechselrichter zwar weiterläuft, jedoch jeweils nur so lange, bis der Überstrom wieder auftritt, was dann - wie oben beschrieben - zur Sperrung des jeweils angesteuerten und stromleitenden Transistors führt. Erst wenn dei Ursache der Überstrombelastung beseitigt ist, unterbleibt die vorzeitige Sxserrung der Transist-oren, so daß dann der Wechselrichter normal arbeitet Die vorstehend beschriebene Strombegrenzung~und Strombegreniungsanordnung ist zwar speziell auf einen Transistor-Wechselrichter in Mittelpunktschaltung zugeschnitten. Sie kann jedoch im Rahmen der Erfindung auch für Wechsel- und Stromrichter in beliebiger Schaltung konzipiert werden.According to the invention, between the two push-pull outputs Al, A2 of the frequency divider 53 and the control channels of the transistors emanating therefrom 11 and 12 of the inverter i logic gates 56 and 57 arranged, each three inputs El to E3 and one 'output each, the latter with the' input of the im associated control channel lying pulse amplifier connected, have. The entrance El of 5 is with the output Al and the input El of 57 is with the output A2 of the frequency divider 53, whereas the inputs E2-von-'56 and 57 are common with the input of the frequency divider and the inputs E3 of 56 and 57 with an output of the memory element 65 are connected (inverted output g at Use of AND-not gates 56 uc1 57 with respect to the inputs El, E2, E3 is the mode of operation of the device 5 with the assistance of the device 6 the following: Is the inverter 1 working normally, i. h, without overcurrent loading of its transistors 11 and 12, then that of 61 is transferred to capacitor 64 DC voltage below the response level of the trigger 62. This therefore has no output signal, but the memory element 65 at the inverted output A on Output signal because its memory is not set. By means of the frequency divider the length transformed by 52 is influenced by a control voltage UR Clock pulses alternately via outputs A1 and A2 from 53 the inputs El from 56 and 57 and at the same time each of these clock pulses to the inputs S2 of 56 and 57 supplied. The output signal of the memory element is sent to the inputs E3 65 supplied. As a result, the clock pulses are alternately in the control channels of 1l1transistors 11 and 12 are passed on, making the inverter in push-pull is controlled normally. If there is an overcurrent load on the transistors 11 and 12, a correspondingly large direct current and flees via the Mef3 resistor 61 the DC voltage transmitted to the capacitor 64 then reaches the response level of the trigger 62. This speaks instantly according to the capacitor capacity on or with a slight delay, whereby at its output a for the 3peicherv member 65 a settable voltage signal is produced, which is connected to the set input 5 will. Since the memory is now set, it disappears at output A of the memory and at the same time also at the inputs E3 of the logic elements 56 and 57 the signal, so that the output of the respective logic element forwarding the control pulse becomes signal-free and thus the control channel of the transistor that is activated is blocked will. Regardless of whether the capacitor 64 is now used to slightly delay the overcurrent signal is provided or only for short-circuiting glitches, the memory of the Member 65, as long as the cause of the overcurrent load persists, in each case Beginning of the now following half-cycle of the control frequency at the clear input L. the leading edges of the clock pulse are deleted again. This has the consequence that in this half-pulse, the transistors of the inverter continue to erode in push-pull are controlled and therefore the inverter continues to run, but only until the overcurrent occurs again, which then - as described above - for Blocking of the respectively activated and current-conducting transistor leads. Only when The cause of the overcurrent load has been eliminated, the premature disconnection does not occur the transistors, so that the inverter then works normally. The above Current limiting ~ and current limiting arrangement described is specifically based on cut a transistor inverter in a mid-point connection. she can however, within the scope of the invention also for inverters and power converters in any Circuit to be designed.

Claims

Patent claims:

Arrangement for current limitation in a controlled transistor inverter, in which the transistors are cycled with a clock set by a clock Control frequency are each controlled via a pulse amplifier, the one by a Pulse shapers influenced by the voltage controlling the inverter and a frequency divider used for clockwise control of the transistors is connected downstream are, characterized in that an electronic memory member (65) on his Set input (S) is connected to the output of a trigger (62), the input side Actual value signals are fed to a current detection device (61) and at predetermined level of these signals has settable output signals, at his Erase input (L) is connected to the clock generator (51) of the inverter (1) and is cleared at the beginning of each clock pulse, and that the memory element (65) with its output (A) in the control of the transistors (11, 12) in this way acts that in the set state of the memory element, the control of each the current-carrying transistor is blocked.

2.) Arrangement according to claim 1, characterized in that between the frequency divider (53) and the pulse amplifiers (54, 55) through which the transistors (11,12) of the inverter (1) are controlled, logic elements (56, 57) for at least two input signals are connected upstream of the pulse amplifiers which a first input (El) with an output of the frequency divider (53) and a second input (E3) is connected to an output of the memory element (65).

3.) Arrangement according to claim 1 and 2, characterized by logic elements (56, 57) for three input signals each, where the third input (E2) with the Input of the frequency divider (53) is connected.

Blank page