DE2257622A1

DE2257622A1 - ELECTRIC COUNTERS

Info

Publication number: DE2257622A1
Application number: DE19722257622
Authority: DE
Inventors: Jean Cazanove
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1971-12-27
Filing date: 1972-11-24
Publication date: 1973-07-05
Also published as: IT971810B; BE792638A; BR7205847D0; NL7216420A; GB1393570A; FR2166483A5

Description

BURROUGHS CORPORATION, eine Gesellschaft nach den Gesetzen des Staates Michigan, Detroit, Michigan (V. St. A.)BURROUGHS CORPORATION, a Michigan company incorporated under the laws of Detroit, Michigan (V. St. A.)

Elektrische ZählschaltunqElectrical counting circuit

Die Erfindung bezieht sich auf elektrische Zählvorrichtungen für zahlreiche Verwendungsformen, insbesondere für die Verwendung als Befehlszähler in einem elektronischen Rechner. Derartige Zählschaltungen dienen zur Erzeugung einer
binären elektrischen Anzeige einer bestimmten Anzahl von Impulsen oder logischen "EINS"-Signalen, die dem Eingang der Schaltung zugeführt werden. Es sind bereits Zählschaltwngen bekannt, die aus sogenannten Flip-Flops oder aus bistabilen Vorrichtungen als elementaren Komponenten bestehen und die zwei Zustände mit den Binärwerten 1 bzw. O besitzen.The invention relates to electrical counting devices for numerous uses, particularly for use as an instruction counter in an electronic computer. Such counting circuits are used to generate a
binary electrical display of a certain number of pulses or logical "ONE" signals fed to the input of the circuit. Counting circuits are already known which consist of so-called flip-flops or bistable devices as elementary components and which have two states with the binary values 1 and 0, respectively.

Zu diesen vorbekannten Zählern gehören die Synchronzähler „■ bei denen Flip-Flops verwendet werden? ein entsprechendes
Ausführungsbeispiel wird in Fig. 1 dargestellt. Der Synchronzähler umfaßt mehrere hintereinandergeschaltete J-K "-Flip·*· Flops. An den beiden Eingängen «J und K des ersten Flip-Flops 11 steht eine logische "EINS". Die beiden Eingänge J und K des zweiten Flip-Flops 12 sind gemeinsam mit dem Ausgang Q des ersten Flip-Flops verbunden. Die Eingänge J und K eier an-These previously known counters include the synchronous counters "■ where flip-flops are used? a corresponding
The embodiment is shown in FIG. The synchronous counter comprises several JK "-flip · * · flops connected in series. At the two inputs« J and K of the first flip-flop 11 there is a logical “ONE”. The two inputs J and K of the second flip-flop 12 are in common with connected to the output Q of the first flip-flop. The inputs J and K eier

309827/0999309827/0999

deren Flip-Flops, zum Beispiel 13, sind ebenfalls miteinander und mit dem Ausgang des zwei Eingänge besitzenden UND-Gatters 14 verbunden, an dem sowohl der Ausgang Q als auch die beiden Eingänge J und K des vorhergehenden Flip-Flops liegen, so daß der Zustand eines Flip-Flops nur dann umschaltet, wenn am Ausgang des vorhergehenden Flip-Flops ein EINS-Signal steht und letzteres von einem Zustand in den anderen wechselt.their flip-flops, for example 13, are also with each other and with the output of the two-input AND gate 14 connected, at which both the output Q and the two inputs J and K of the previous flip-flop lie, so that the state of a flip-flop only switches if a ONE signal at the output of the previous flip-flop and the latter changes from one state to the other.

Die Flip-Flops 11, 12, 13 können sich beispielsweise in der Ausgangsposition im NULL-Zustand befinden, das heißt Q=I und QsQ. Der erste in E ankommende Impuls wird auf das Flip-Flop 11 übertragen, das daraufhin in den binären Zustand 1 übergeht. Andererseits bewirkt der auf die beiden anderen Flip-Flops 12 und 13 gerichtete Taktpuls keine Zustandsänderung dieser Flip-Flops, da an den beiden Eingängen J und K der letzteren ein NULL-Signal steht. Bekanntlich erscheint eine Zustandsänderung des Flip-Flops 11 erst am Ende des Taktpulses Cl an seinen Ausgängen Q und Q, was keine Zustandsänderung des Flip-Flops 12 bewirken kann,da dies FlipFlop au£ den Zustand seiner Eingänge J und K während des Taktpulses Cl anspricht. Wenn dem Zähler in Fig. 1 ein zweiter Taktpuls Cl zugeführt wird, so wechselt der Zustand des Flip-Flop 11, und diesmal wechselt der Zustand des Flip-Flop 12 ebenfalls, da an seinen beiden Eingängen eine 1 steht. Dann beträgt die Binärzahl 10, entsprechend zwei Impulsen. Der dritte Flip-Flop geht erst nach der Zählung 11 in den EINS-Zustand über, das heißt im Zeitpunkt des vierten Taktpulses. Dieser erste bekannte Zählertyp zeichnet sich dadurch aus, dafl der gezählte Wert unmittelbar nach Zuführung des Taktpulses verfügbar ist.The flip-flops 11, 12, 13 can, for example, in the Starting position are in the NULL state, i.e. Q = I and QsQ. The first impulse arriving in E is directed to the Transfer flip-flop 11, which then changes to the binary state 1. On the other hand, it affects both of them other flip-flops 12 and 13 directed clock pulse no change of state of these flip-flops, since there is a ZERO signal at the two inputs J and K of the latter. As is well known, appears a change in state of the flip-flop 11 only at the end of the clock pulse Cl at its outputs Q and Q, which is not a change in state of the flip-flop 12 can cause this flip-flop au £ responds to the state of its inputs J and K during the clock pulse Cl. If the counter in Fig. 1 is a second Clock pulse Cl is supplied, the state of the flip-flop 11 changes, and this time the state of the flip-flop 12 changes also, because there is a 1 at both of its inputs. Then the binary number is 10, corresponding to two pulses. Of the The third flip-flop only changes to the ONE state after counting 11, that is to say at the time of the fourth clock pulse. This first known type of counter is distinguished by the fact that the counted value immediately after the supply of the clock pulse is available.

Ein weiterer bekannter elektronischer Zählertyp mit asynchroner Wirkungsweise ist in Fig. 2 dargestellt. Bei jedem der Flip-Flope liegt an den Eingängen J und K ständig eine logische "EINS". DerZustand eines Flip-Flops ändert eich, sobald letzterer einen vollständigen Impuls mit Einecblufl ί,-.:.■:**.,,.Another known type of electronic counter with an asynchronous mode of operation is shown in FIG. In each of the flip-flops there is always a logical "ONE" at the inputs J and K. The state of a flip-flop changes as soon as the latter has received a complete pulse with an initial flow ί, -.:. ■: **. ,,.

309827/0999309827/0999

der Flanken an seinem Eingang C empfängt, der mit dem Ausgang Q des vorhergehenden Flip-Flops verbunden ist. Der Eingang C des Flip-Flops 21 empfängt einige Impulse, die gezählt werden sollen. Bei dem ersten Impuls geht sein Ausgang Q in den EINS-Zustand über. Beim zweiten Impuls kehrt der Ausgang Q in den NULL-Zustand zurück. In diesem Zeitpunkt hat der Eingang C des Flip-Flops 22 einen Rechteckimpuls von dem Ausgang Q des Flip-Flops 21 empfangen, und sein Ausgang Q geht in den EINS-Zustand über. Offensichtlich kann der Zustandswechsel des Flip-Flop in der Zählerschaltung nur stattfinden, wenn der vorhergehende Flip-Flop einen Zustandswechsel abgeschlossen hat. Das Zählergebnis einer bestimmten Anzahl von hintereinandergeschalteten Flip-Flops, wie in Fig. 2 dargestellt, ergibt sich erst nach einer Verzögerung, die ein Vielfaches der Verzögerungszeit jedes der verwendeten Flip-Flops ist. Diese Verzögerungszeit entspricht der Fortpflanzung der Verzögerungszeit des binären Übertrags von einem Flip-Flop zum nächsten.which receives edges at its input C, which with the Output Q of the previous flip-flop is connected. The input C of the flip-flop 21 receives some pulses that are counted should be. With the first pulse, its output Q changes to the ONE state. With the second impulse the exit is reversed Q returns to the NULL state. At this time, the input C of the flip-flop 22 has a square pulse from the Received output Q of flip-flop 21, and its output Q goes to the ONE state. Obviously, the change of state can of the flip-flop in the counter circuit only take place when the previous flip-flop has a change of state has completed. The counting result of a certain number of flip-flops connected in series, as shown in Fig. 2, results only after a delay that is a multiple of the delay time of each of the used Flip flops is. This delay time corresponds to the propagation of the binary carry delay time from one Flip-flop to the next.

Die soeben beschriebenen bekannten Zählertypen benutzen JK-RS-Flip-Flops, für gewöhnlich als Teil von integrierten, in monolytischer Bauweise hergestellten Schaltungen. Zu jeder dieser integrierten Schaltungen mit mindestens acht NOR-Gattern gehören eine große Anzahl von Transistoren. Dabei ist der Anstieg der Kosten dieser elektronischen Zähler mit der Anzahl der verwendeten Transistoren nachteilig. Dieser Nachteil wiegt besonders schwer, wenn elektronische Zählschaltungen unter ausgedehnter Verwendung der integrierten Schaltunggtechnik hergestellt werden. Unter diesen Bedingungen kann in der Tat das Flip-Flop nicht länger als Grundelement angesehen werden, das pro Stück einen festen Kostenanteil für die integrierte monolytische Schaltung bedeutet. Es ist vielmehr wünschenswert, so viele elementare Zählstufen wie möglich auf derselben Unterlage der umfassenden integrierten Schaltung anzuordnen. Dazu muß man die Anzahl der für jede dieser Stufen verwendeten Transistoren so stark wie möglich verringern. Die Beschreibung der vorliegenden Erfindung umfaßt eine 309827/0999 The known types of meters just described use JK-RS flip-flops, usually as part of integrated, monolithic circuits. A large number of transistors belong to each of these integrated circuits with at least eight NOR gates. The increase in the cost of these electronic counters with the number of transistors used is disadvantageous. This disadvantage is particularly serious when electronic counting circuits are manufactured using extensive integrated circuit technology. Under these conditions, the flip-flop can in fact no longer be regarded as a basic element, which represents a fixed cost per piece for the integrated monolithic circuit. Rather, it is desirable to place as many elementary counting stages as possible on the same substrate of the comprehensive integrated circuit. This requires reducing the number of transistors used for each of these stages as much as possible. The description of the present invention includes a 309827/0999

-A--A-

elementare Schaltstufe für elektronisches Zählen mit einer verringerten Anzahl von Transistoren und Ausführungsbeispiele von einigen elektronischen Zählschaltungen mit einer solchen Stufe, die die vollständige Zählinformation mit hoher liescnwindigkeit liefern.elementary switching stage for electronic counting with a reduced number of transistors and exemplary embodiments of some electronic counting circuits with such a level that the complete counting information with high deliver read speed.

Gemäß einem Hauptmerkmal dieser Erfindung besteht eine solche elementare Stufe aus einer Ein-Bit-Speicherzelle, die ein elementares Flip-Flop-System darstellt, das einfacher ist als das JK-Flip-Flop in einer integrierten Schaltung, sowie aus einem binären Halbaddierer, dessen einer Additionseingang mit dem Ausgang der Speicherzelle verbunden ist, und dessen Ergebnisausgang mit dem Eingang der Speicherzelle verbunden ist. Zur Bildung eines elektronischen Zählers aus solchen Elementarstufen wird der Übertrag-Ausgang eines Halbaddierers der vorhergehenden Stufe mit einem anderen Additionseingang eines Halbaddierers der nächsten Stufe verbunden. Der zweite Additionseingang des Halbaddierers der ersten Stufe empfängt die zu zählenden Impulse.According to a main feature of this invention, such an elementary stage consists of a one-bit memory cell, the represents an elementary flip-flop system that is simpler than the JK flip-flop in an integrated circuit, and a binary half adder, one addition input of which is connected to the output of the memory cell, and whose result output is connected to the input of the memory cell. To create an electronic meter from such Elementary stages are the carry output of a half adder of the previous stage with another addition input of a half adder of the next stage. The second addition input of the half adder of the first Stage receives the pulses to be counted.

Weitere Merkmale und Vorzüge dieser Erfindung ergeben sich aus der folgenden Beschreibung des bevorzugten Ausführungsbeispiels der Erfindung mit Bezug auf die beigefügten Zeichnungen .
Es zeigen:Further features and advantages of this invention emerge from the following description of the preferred exemplary embodiment of the invention with reference to the accompanying drawings.
Show it:

Fig. 1 das elektrische Schaltbild eines dreistufigen Synchronzählers gemäß dem Stand" der Technik;Fig. 1 shows the electrical circuit diagram of a three-stage Synchronous counter according to the state of the art;

Fig. 2 das elektrische Schaltbild eines dreistufigen Asynchronzählers gemäß dem Stand der Technik;Fig. 2 shows the electrical circuit diagram of a three-stage Asynchronous counter according to the prior art;

Fig. 3 das Grundschaltbild einer erfindungsgemässen elementaren Zählstufe;3 shows the basic circuit diagram of an elementary counting stage according to the invention;

Fig. 4 das teilweise im einzelnen ausgeführte4 the partially detailed

elektrische Schaltbild einer elementaren Zählstufe gemäß Fig. 3; undelectrical circuit diagram of an elementary counting stage according to FIG. 3; and

309827/0999309827/0999

Fig. 5 das elektrische Schaltbild einer erfindungsgemäßen elektrischen Zählervorrichtung mit mehreren Zählstufen gemäß Fig. 4.5 shows the electrical circuit diagram of an electrical meter device according to the invention with several counting stages according to FIG. 4.

Fig. 3 zeigt einen Halbaddierer 31 mit einem ersten Eingang 311 und einem zweiten Eingang 312 für zu zählende Bits. In dieser Beschreibung bedeutet "Bit" ein während einer bestimmten Zeit vorhandenes logisches EINS-Signal; das logische "NÜLL"-Signal wird als Bezugspegel benutzt. Gezählt werden aufeinanderfolgende Impulse mit dem Pegel 1. Weiter besitzt der Halbaddierer 31 einen Ausgang 313 für das Ergebnis-Bit und einen Ausgang 314 für den Übertrag der Addition.3 shows a half adder 31 with a first input 311 and a second input 312 for bits to be counted. In In this specification "bit" means a logical ONE signal present for a certain time; the logical one The "NULL" signal is used as a reference level. Successive impulses with level 1 are counted the half adder 31 has an output 313 for the result bit and an output 314 for the carry over of the addition.

Die elementare Stufe von Fig. 3 umfaßt eine Ein-Bit-Speicherzelle, 41 ,■_ für die (ein nachfolgend beschriebenes) Verwendungen beispiel in einer groß-integrierten Schaltung· mit dynamischer Arbeitsweise in Fig. 4 dargestellt ist· Das oben erwähnte JK-Flip-Flop bildet ein weiteres Beispiel einer Ein-Bit-Speicherzelle in einer monolytischen integrierten Schaltung. Einige Flip-Flops einfacherer Art, die einer solchen bistabilen Vorrichtung äquivalent sind, können erfindungsgemäß zur Bildung eines Zählerelementes mit einem Halbaddierer benutzt werden.The elementary stage of Fig. 3 comprises a one-bit memory cell, 41, ■ _ for the uses (one described below) example in a large-scale integrated circuit · with dynamic Operation is shown in Fig. 4. The above-mentioned JK flip-flop constitutes another example of a one-bit memory cell in a monolithic integrated circuit. Some flip-flops of a simpler type, like this one bistable device are equivalent, according to the invention to form a counter element with a half adder to be used.

Die Speicherzelle 41 in Fig. 3 besitzt einen Speichereingang 411, der mit dem Ergebnisausgäng 313 des Halbaddierers 31 verbunden ist. Diese Zelle 41 besitzt außerdem einen zweiten Eingang 412 für die Speicherung eines externen Bits. Wenn die Speicherzelle 41 mehr als einen Eingang besitzt, ist es ratsam, einen gesonderten Eingang vorzusehen, der als Steuereingang die Speicherzelle auf·den einen oder anderen ihrer Eingänge 411 und 412 ansprechen läßt und es vermeidet, daß die beiden Eingänge zur selben Zeit verschiedene Bits eingeben können. Diese Eingänge' besitzen die Bezugszeichen 414 bzw. 415. Ein Steuersignal an dem Eingang 414 (zum Beispiel eine "EINS") steuert den Eingang 411 an, während ein Steuersignal an dem Eingang-415-de^^ußeren Zugang oder Direktein-The memory cell 41 in FIG. 3 has a memory input 411 which is connected to the result output 313 of the half adder 31 connected is. This cell 41 also has a second input 412 for storing an external bit. if the memory cell 41 has more than one input, it is advisable to provide a separate input as a control input allows the memory cell to respond to one or the other of its inputs 411 and 412 and avoids that the two inputs can enter different bits at the same time. These inputs' have the reference signs 414 or 415. A control signal at the input 414 (for example a "ONE") controls the input 411, while a control signal at the entrance-415-de ^^ external access or direct entry

GRlGINAL INSPECT»GRlGINAL INSPECT »

gang 412 ansteuert. Der Ausgang 413 der Speicherzelle 41 ist mit dem Eingang 312 des Halbaddierers verbunden.activates gear 412. The output 413 of the memory cell 41 is connected to the input 312 of the half adder.

Weiterhin besitzt die Speicherzelle 41 einen Löscheingang 416; in diesem Fall beträgt der Binärwert O. Bei einer dynamisch arbeitenden Speicherzelle ist ferner ein Regenera-* tionseingang 417 vorhanden.The memory cell 41 also has an erase input 416; in this case the binary value is O. In the case of a dynamically operating memory cell, a regenerative * tion input 417 available.

Wenn der Eingang der in Fig. 3 dargestellten Zählstufe durch den ersten Eingang 311 des Halbaddierers 31 gebildet wird, ist der Ausgang dieser Stufe der Übertragsausgang 314 des Halbaddierers.When the input of the counting stage shown in Fig. 3 through the first input 311 of the half adder 31 is formed, the output of this stage is the carry output 314 of the Half adder.

Die beschriebene elementare Zählstufe kann alle klassischen Funktionen erfüllen; das Zählen, das Speichern eines Zählwertes und das Zurückstellen des Zählers auf den Nullwert.The elementary counting stage described can all classic Perform functions; counting, storing a count value and resetting the counter to the zero value.

Der Zählvorgang läuft folgendermaßen ab:The counting process is as follows:

Wenn ein EINS-Pegel am Eingang 311 des Halbaddierers 31 steht, wird dieser Pegel zu dem vorhandenen vorherigen Wert in dem Speicher 41 addiert, der an dem Eingang 312 des Halbaddierers liegt. Das an dem Ausgang 313 verfügbare Ergebnis dieser Addition wird dem Eingang 411 der Speicherzelle 41 zugeführt, und der übertrag wird über den Ausgang 314 zur Zählung in die nächste elementare Zählstufe eingegeben.If a ONE level at input 311 of half adder 31 is, this level is added to the existing previous value in the memory 41, which is at the input 312 of the half adder lies. The result of this addition available at output 313 is sent to input 411 of memory cell 41 and the transfer is entered via output 314 for counting in the next elementary counting stage.

Fig. 4 zeigt einen Halbaddierer 31 und ein detailliertes Schaltbild der Speicherzelle 41 in einem dynamisch arbeitenden System.Fig. 4 shows a half adder 31 and a detailed circuit diagram of the memory cell 41 in a dynamically operating System.

Der Halbaddierer 31 umfaßt ein NAND-Gatter 316 und ein ODER-Gatter 317, deren jedes die an den Eingängen 311 und 312 liegende Information aufnimmt. Der Ausgang des Gatters 316 wird dem Negationsglied 318 zugeführt, dessen Ausgang" mit dem oben erwähnten Ausgang 314 verbunden ist; ferner wird der Ausgang des Gatters 316 einem NAND-Gatter 319 zugeführt,The half adder 31 comprises a NAND gate 316 and an OR gate 317, each of which has the inputs 311 and 312 records lying information. The output of the gate 316 is fed to the negation element 318, whose output "with connected to the aforementioned output 314; furthermore, the output of gate 316 is fed to a NAND gate 319,

3 0 9 8 2 7/09993 0 9 8 2 7/0999

_ 7 —_ 7 -

das als ein von dem Ausgang des ODER-Gatters 317 gesteuertes Negationsglied wirkt. Der Ausgang des NAND-Gatters 319 ist
mit dem oben erwähnten Ausgang 313 verbunden.which acts as a negation gate controlled by the output of OR gate 317. The output of NAND gate 319 is
connected to the output 313 mentioned above.

Die Speicherzelle 41 umfaßt eine dynamische bistabile Vorrichtung, beispielsweise das mit der punktierten Linie umrahmte Flip-Flop mit dem Bezugszeichen 42. Dies Flip-Flop umfaßt einen ersten Eingang 411, der mit dem Ausgang 313 verbunden ist und der durch ein Signal 414 an der Steuerelektrode eines Schalters für den Transistor MOSFET 421 angesteuert wird. Dieses Signal wird durch ein Negationsglied 422 zu einem zweiten Schalter 423 übertragen. Der Ausgang des Schalters 23 ist durch ein Negationsglied 424 mit einem anderen
Schalter 425, dessen Steuerelektrode den Eingang 417 darstellt, und mit einem Negationsglied 43 verbunden, welches
den Ausgang der Vorrichtung einerseits zur nächsten Zählstufe und andererseits zum oben erwähnten Eingang 312 darstellt. Der Eingang des Negationsgliedes 422 kann außerdem von den
Schaltern 45, 46, 47 unter der Einwirkung der Signale an den entsprechenden Steuerelektrodsn betätigt werden.The memory cell 41 comprises a dynamic bistable device, for example the flip-flop with the reference numeral 42 framed by the dotted line. This flip-flop comprises a first input 411 which is connected to the output 313 and which is provided by a signal 414 at the control electrode a switch for the transistor MOSFET 421 is controlled. This signal is transmitted to a second switch 423 through a negation element 422. The output of switch 23 is through a negator 424 with another
Switch 425, the control electrode of which represents the input 417, and connected to a negation element 43, which
represents the output of the device on the one hand to the next counting stage and on the other hand to the input 312 mentioned above. The input of the negator 422 can also be from the
Switches 45, 46, 47 are operated under the action of the signals on the corresponding control electrodes.

Der Spannungspegel Vo für die Einführung einer EXNS-Stufe in das Flip-Flop wird über einen Schalter 45 zugeführt, der von dem Eingang 416 (für das Rücksetzen des Flip-Flops auf O)
gesteuert wird. Der Schalter 46 erlaubt das direkte Einladen des Signals am Eingang 412, gesteuert vom Steuereingang 414. Der Schalter 47 gestattet einen entsprechenden Vorgang, aber nach einer Inversion durch das Negationsgatter 48 (Steuereingang und Signaleingang haben keine Bezugszeichen). Die Steuereingänge 414, 418, die Steuereingänge der Transistoren 45
- 47 und der Steuereingang 417 geben das Speichern und die Re-Generation in dem Flip-Flop 42 frei.The voltage level Vo for the introduction of an EXNS stage in the flip-flop is fed via a switch 45, which is supplied by the input 416 (for resetting the flip-flop to 0)
is controlled. The switch 46 allows direct loading of the signal at the input 412, controlled by the control input 414. The switch 47 allows a corresponding process, but after an inversion by the negation gate 48 (control input and signal input have no reference symbols). The control inputs 414, 418, the control inputs of the transistors 45
47 and the control input 417 enable storage and re-generation in the flip-flop 42.

Selbstverständlich bezeichnen die Ausdrücke "Eingang", "Ausgang", "Schalter", "Transistor" und "Negationsglied""im detaillierten Teil von Fig. 4 lediglich die Funktionen und de-Of course, the terms "input", "output", "Switch", "transistor" and "negation element" "in the detailed part of Fig. 4 only the functions and de-

309827/0999309827/0999

finieren nicht die Bestandteile. Die vorliegende Erfindung ermöglicht sehr gute Ergebnisse bei der Verwendung von dynamisch arbeitenden Speicherzellen. Die so gebildeten Zählstufen sind besonders vorteilhaft bei weitgehend integrierten Schaltungen, und ihre Arbeitsgeschwindigkeit ist ausgezeichnet. do not finish the components. The present invention provides very good results using dynamic working memory cells. The counting stages thus formed are particularly advantageous in largely integrated circuits, and their operating speed is excellent.

Fig. 5 zeigt einen Zähler, bestehend aus mehreren elementaren Zählstufen, entsprechend der in Fig. 3 schematisch dargestellten Stufe. Diese Stufen enthalten Halbaddierer 50, 51, 50+P, 50+n-l von der Anzahl n, deren, jeder,wie in Fig. 3 dargestellt, mit einer Speicherzelle 60, 61, ..., 60+p, ..., 60+n-l verbunden ist. Die so zusammengesetzten elementaren Zählstufen besitzen jeweils die binär bewichteten Werte 2 , 2¹, ..., 2^P, ..., 2""¹J Die direkten Eingänge wie zum Beispiel 602, 612, ..., empfangen die logischen Pegel EINS bzw. NULL entsprechend dem Zählwert, den man jedem der oben erwähnten Binärwerte zuordnet. Die Ausgänge der Speicherzellen, zum Beispiel 603, 613, ..., liefern jeweils Zählbits in der Reihenfolge zunehmenden Stellenwertes oder zunehmender Bewlchtung. Wie bereits aufgeführt, werden die Übertrags-Ausgänge der Zählstufe, zum Beispiel 504 ■>für den Halbaddierer 50, mit dem ersten Additionseingang der nächsten Stufe, zum Beispiel 511 für den Halbaddierer 51, verbunden.FIG. 5 shows a counter consisting of several elementary counting stages, corresponding to the stage shown schematically in FIG. These stages contain half adders 50, 51, 50 + P, 50 + nl of the number n, each of which, as shown in FIG. 3, is provided with a memory cell 60, 61, ..., 60 + p, ..., 60 + nl is connected. The elementary counting levels assembled in this way each have the binary weighted values 2, 2 ¹ , ..., 2 ^P , ..., 2 "" ¹ J The direct inputs such as 602, 612, ... receive the logic levels ONE or ZERO according to the count assigned to each of the binary values mentioned above. The outputs of the memory cells, for example 603, 613, ..., each supply counting bits in the order of increasing significance or increasing monitoring. As already mentioned, the carry outputs of the counter stage, for example 504 for the half adder 50, are connected to the first addition input of the next stage, for example 511 for the half adder 51.

Jeder der Zähleingänge der Ein-Bit-Speicherzellen, zum Beispiel 604, 614, ..., ist mit einer gemeinsamen Leitung verbunden, die ein Zählbefehlssignal CO empfängt. Die Direkteingänge, zum Beispiel 605, 615, ..., sind mit einer gemeinsamen Auslöseleitung verbunden, die ein Signal FO führt. Die Löscheingänge, zum Beispiel 606, 616, ..., sind mit einer gemeinsamen Leitung für das Zurückstellen auf 0 verbunden, die zu diesem Zweck ein Signal EO führt. Falls es sich um dynamische Speicherzellen handelt, sind die Regenerationseingänge, zum Beispiel 607, 617, ..., mit der gemeinsamen Regenerations-Befehlsleitung verbunden, die zu diesem Zweck Each of the counting inputs of the one-bit memory cells, for example 604, 614,..., Is connected to a common line which receives a counting command signal CO. The direct inputs, for example 605, 615, ..., are connected to a common trigger line that carries a signal FO. The clear inputs, for example 606, 616, ..., are connected to a common line for resetting to 0, which carries a signal EO for this purpose. If dynamic memory cells are involved, the regeneration inputs, for example 607, 617, ..., are connected to the common regeneration command line, which is used for this purpose

309827/0999309827/0999

ein Befehlssignal RE führt.carries a command signal RE.

Um die mit einem Zähler gemäß Fig. 5 erreichbare maximale Zählung zu erhöhen, ist es ausreichend, die Stufen in identischer Anzahl mit der zuletzt benutzten Stufe zu verbinden. Zu diesem Zweck können die Leitungen CO, FO, RO, RE kontinuierlich mit diesen zusätzlichen Stufen verbunden .werden, wobei' sodann die Hinzufügung zusätzlicher Stufen zu dem Zähler durch ein einfaches Vertauschen zwischen dem letzten Übertragsausgang der zuletzt benutzten Stufe und dem zweiten Additionseingang der ersten zusätzlichen Stufe erreicht wird. Wenn der gewünschte maximale Wert für einen erfindungsgemässen Zähler keiner Potenz von 2 mit der Hochzahl n-1 entspricht, mit anderen Worten: wenn der Zählmodul keine ganzzahlige Potenz von 2 ist, so ist es möglich, die verschiedenen Ausgänge, zum Beispiel 603, 613, ..., zu dekodieren, (für den gewünschten Maximalwert) und den Zähler auf 0 zurückzustellen, indem ein Signal RO für jede Speicherzelle des erfindungsgemäßeh Zählers erzeugt wird, sobald der Maximalwert erreicht ist. Der erfindungsgemäße Zähler läßt sich sehr vorteilhaft als Befehlszähler in einem elektronischen Rechner verwenden. In diesem Falle wird die Zählung von dem Eingang 501 durch Zunahme um nur eine Einheit auf einmal durchgeführt, oder durch das bekannte "Auslösen". Außerdem hängt die Übermittlungszeit für den übertrag nur von der übertragungsgeschwindigkeit des Halbaddierers ab. Da die Addition einer Einheit beim übergang von einem Befehl zu dem nächsten eine entsprechende Änderung der zugeordneten Ein-Bit-Zellen erzeugt, ist die Übermittlungszeit des Übertrags sehr kurz. In der Tat fällt diese Zeit nicht ins Gewicht gegenüber der Benutzüngszeit oder der Zeit zur Ausführung der Befehle. Dadurch wird die Arbeitsgeschwindigkeit des elektronischen Rechners erhöht, da man zwischen zwei Befehlen nicht darauf warten muß, daß die verschiedenen Stufen des RechnersIn order to increase the maximum count that can be achieved with a counter according to FIG Number to be connected to the last level used. For this purpose, the lines CO, FO, RO, RE can be continuous associated with these additional levels, with then adding additional levels to the counter by simply swapping the last carry output of the last used stage and the second addition input the first additional stage is achieved. If the desired maximum value for an inventive Counter does not correspond to a power of 2 with the exponent n-1, in other words: if the counting module is not an integer Power of 2, it is possible to decode the different outputs, for example 603, 613, ..., (for the desired maximum value) and reset the counter to 0, in that a signal RO is generated for each memory cell of the counter according to the invention as soon as the maximum value is reached. The counter according to the invention can be used very advantageously as an instruction counter in an electronic Use calculator. In this case the count from input 501 is increased by only one unit at a time performed, or by the well-known "triggering". In addition, the transmission time for the transfer only depends on the transmission speed of the half adder. Since the addition of a unit when passing from an instruction to the next a corresponding change in the assigned one-bit cells is generated, the transmission time of the carry is very short. In fact, this time does not matter the usage time or the time to execute the commands. This will increase the working speed of the electronic Because you don't have to wait between two commands for the various levels of the calculator

309827/0999309827/0999

ihren Zählstand erreichen.reach their count.

Obwohl die Erfindung am Beispiel der Benutzung für dynamische, in großem Maßstab integrierte Schaltungen beschrieben wurde, kann sie natürlich auch in anderen Technologien angewendet werden, und Abänderungen an der Erfindung sind dem Fachmann geläufig, ohne daß dabei von dem der Erfindung zugrundeliegenden Gedanken abgewichen wird. Zum Beispiel kann man als Ein-Bit-Speicherzellen auch Zwei-Transistor-Flip-Flops oder Flip-Flops vom R-S-Typ o. dgl. anstatt des unter dem Bezugszeichen4 2 in Fig. 4 beschriebenen Flip-Flops verwenden. Auch diese Abänderungen bleiben im Rahmen der Erfindung.Although the invention has been described using the example of its use for dynamic, large-scale integrated circuits it can of course also be used in other technologies and modifications to the invention are possible familiar to the person skilled in the art without deviating from the concept on which the invention is based. For example One can also use two-transistor flip-flops as one-bit memory cells or R-S type flip-flops or the like instead of the flip-flop described under the reference numeral 42 in FIG use. These modifications also remain within the scope of the invention.

Insgesamt wurde eine elektronische Zählschaltung beschrieben. Jede Stufe umfaßt einen binären Halbaddierer und eine Ein-Bit-Zelle. Der Ausgang der Speicherzelle ist mit einem der beiden Eingänge des Halbaddierers verbunden, der Eingang der -' ■ Speicherzelle ist mit dem Ergebnisausgang des Halbaddierers verbunden, der andere Eingang und der Ergebnisausgang des Halbaddierers bilden den Eingang und den Ausgang der elementaren Zählstufe.Overall, an electronic counting circuit has been described. Each stage comprises a binary half adder and a one-bit cell. The output of the memory cell is connected to one of the two inputs of the half adder, the input of the - '■ The memory cell is connected to the result output of the half adder, the other input and the result output of the Half adder form the input and output of the elementary Counting level.

309827/0999309827/0999

Claims

EXPECTATIONS

il. Electrical .Zähler circuit for storing binary digital information, characterized by a one-bit memory cell (41) with a memory input and an output; by a binary half adder (31) with two inputs (311, 312) for two bits to be added, a result output (313) and a carry output (314), the output of the memory cell to the carry bit Inputs of the half adder and a write input for the memory cell are connected to the result bit output of the half adder and the remaining input and output of the half adder are connected to each other. Form the input and output of the counting circuit.

2. Counting circuit according to claim 1, characterized in that that the memory cell has an erase input (416) and that a reset device for the memory cell (41) is connected to the erase input. . ■

3. Counting circuit according to claim 1 or 2, characterized in that the memory cell has a direct input (412) at the Binary level ONE or ZERO and one connected to this input Has control device.

4. Counting circuit according to one of claims 1-3, characterized in that that the memory cell has at least one memory command input (414-415) and one on the memory command input attractive device for opening the memory cell having.

5. Counting circuit according to one of the preceding claims, characterized characterized in that the memory cell has a regeneration input (417).

309827/0999 '-

6. Counting circuit according to one of the preceding claims, characterized in that the memory cell is a bistable Circuit is.

7. Counting circuit according to one of the preceding claims, characterized in that it is provided with several similar Counting circuits are interconnected to form individual stages, the result output of the half adder of each stage with the remaining input of the half adder of the next stage and the remaining input of the first Level is the input of the counter.

8. Counting circuit according to claim 7, characterized by a common clearing line connected to the clearing inputs of the Memory cells of each stage is connected.

9. Counting circuit according to claim 7 or 8, characterized by a common control line and a common one Storage command input, the control line with the inputs of the counting control and the storage command input are connected to the inputs of the memory command inputs of each memory cell of the stages.

10. Counting circuit according to one of claims 7-9, characterized by a common * regeneration control line which is connected to the regeneration inputs of each memory cell of the stages.

11. Counting circuit according to one of claims 7-10, characterized in that that it is built into an electronic calculating machine as an instruction counter.

309827/0999

(I(I.

Blank page