DE2243188C3

DE2243188C3 - Circuit arrangement with permanent storage properties for downstream bistable multivibrators

Info

Publication number: DE2243188C3
Application number: DE19722243188
Authority: DE
Inventors: Jürgen 8501 Kornburg; Schalk Karl 8500 Nürnberg Marx
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1972-09-01
Publication date: 1976-11-18

Description

4040

Die Erfindung bc/icht sich auf eine Schaltungsanordnung mit dauernder Speichereigenschaft für nachgeschaltete bistabile Kippschaltungen, bei der ein aus einem Magnetkern mit rechieckförmiger Hystereseschleife aufgebauter Speicher verwendet ist, dessen jede der beiden Remanenzlagen einem bestimmten Schaltzustand der bistabilen Kippschaltung entspricht.The invention relates to a circuit arrangement with permanent storage property for downstream bistable multivibrators with on off a magnetic core with a rectangular hysteresis loop built memory is used, each of the two retentive positions of which a specific Switching state corresponds to the bistable multivibrator.

Es sind schon verschiedene bistabile Kippschaltungen bekanntgeworden (DT-AS 12 12 587, 10 50 376, 9%, 1134710, 1200357, 1268202, 12 b> 274, 38 099, 10 70 225, 1188 131. britische Patentschrift 90 851, DTPS 12 02 827), die eine Speichereigenschafl aufweisen. Im Prinzip beruhen sie alle darauf, daß der beim Spannungsausfall vorhandene Schaltzus'.>nd mit Hilfe eines Magnetkerns mit nahezu rechteckförmiger Hystereseschleife gespeichert wird. Die Wicklungen dieser Kerne sind dabei integrierender Bestandteil dieser Kippschaltungen und liegen in den Sieucrkreisen und/oder Koiiektorkreisen der Transistoren. Diese unmittelbare Verbindung der bekannten Bauelemente einer Kippstufe mit mindestens einem Magnetkernspeicher hat jedoch vielerlei Nachteile. So fciingt der sich nach Spannungswiederkehr einstellende Schaltzustand nicht nur von dem in den Magnetkern gespeicherten Schaltzustand ab, sondern auch mit weleher Geschwindigkeit und nach welchem Kurverver-Igtuf die Versorgungsspannung wiederkehrt. Die mei-■lcn dieser Schaltungen arbeiten daher nur dann zuverlässig, wenn man durch besondere Kunstgriffe die Siromversorgungsgeräte so gestaltet, daß ein bestimmter Spannungsgradient unter keinen Umständen unterschritten wird- Ein weiterer Nachteil dieser bekannten Technik besteht darin, daß durch die in den Schaltkreisen der Kippstufe liegenden Drosseln die Form der Ausgangsimpulse nachteilig beeinträchtigt wird. Ferner wird durch die Drosseln eine Herabsetzung der maximalen Betriebsfrequenz erzwungen. Beides ist in vielen Anwendungsfällen also unerwünscht.Various bistable multivibrators have already become known (DT-AS 12 12 587, 10 50 376, 9%, 1134710, 1200357, 1268202, 12 b> 274, 38 099, 10 70 225, 1188 131. British Patent 90 851, DTPS 12 02 827), which have a memory property. In principle they are all based on that the switching condition that exists in the event of a power failure is achieved with the help of a magnetic core with an almost rectangular shape Hysteresis loop is saved. The windings of these cores are an integral part of this These flip-flops and are in the Sieucrkreise and / or Koiiektorkreise of the transistors. This direct connection of the known components of a trigger stage with at least one However, magnetic core memory has many disadvantages. This is how the one that occurs after the voltage has returned Switching status not only depends on the switching status stored in the magnetic core, but also with which one Speed and according to which Kurver-Igtuf the supply voltage returns. The mei- ■ lcn these circuits therefore only work reliably if the Sirom supply devices designed so that a certain Under no circumstances falls below the voltage gradient - Another disadvantage of this known Technology consists in the fact that the chokes in the circuits of the flip-flop change the shape of the Output pulses is adversely affected. Furthermore, the throttles reduce the maximum Forced operating frequency. Both are therefore undesirable in many applications.

Bei einer bekannten Schaltungsanordnung (DTPS 11 71 060) wird der nachteilige Einfluß von Speieherdrosseln dadurch vermieden, daß diese nichtintegrierende Bestandteile dieser Kippschaltungen bilden. Bei dieser bekannten Schaltungsanordnung weist der Magnetkern eine Magnetisierungswicklung und eine Lesewickiung auf, wobei die Magnetisierungswicklung über einen Entkupplungsverstärker an den Ausgang der bistabilen Kippschalung angeschlossen ist. während die Lesewicklung über einen Impulsformer mit dem Eingang der bistabilen Kippschaltung in Verbindung steht. Der Impulsformer liefert immer dann ein Signal, wenn der Kern von der einen Remanenzlage in die andere ummagnetisiert wird. Eine einwandfreie Funktion dieser bekannten Schaltungsanordnung ^;st jedoch nur gewährleistet, wenn ein zeitlich definiertes Ein- bzw. Abschalten der Versorgungsspannung gewährleistet ist.In a known circuit arrangement (DTPS 11 71 060) the disadvantageous influence of storage chokes is avoided in that they form non-integrating components of these flip-flops. In this known circuit arrangement, the magnetic core has a magnetizing winding and a reading winding, the magnetizing winding being connected to the output of the bistable trigger circuit via a decoupling amplifier. while the reading winding is connected to the input of the bistable multivibrator via a pulse shaper. The pulse shaper always delivers a signal when the core is remagnetized from one remanence position to the other. A proper function of this known circuit arrangement ^; However, this is only guaranteed if the supply voltage is switched on and off at a defined time.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs beschriebenen An derart weiterzubilden, daß ein zeitlich definiertes Einbzw. Abschalten der Versorgungsspannung nicht mehr erforderlich ist. Ferner soll die Schaltungsanordnung derart ausgebildet sein, daß zum Setzen und Abiragen des Speichers nur mehr eine einzige Wicklung erforderlich ist und daß die Abfrage des Speichers auch mehrmals vorgenommen werden kann, ohne dai3 sich der ursprüngliche Magnetisierungszustand des Kerns ändert.The invention is based on the object of providing a circuit arrangement of the type described at the outset to develop in such a way that a time-defined Einzw. Switching off the supply voltage no longer is required. Furthermore, the circuit arrangement should be designed in such a way that it can be used for setting and disconnecting of the memory only a single winding is required and that the query of the memory as well can be carried out several times without changing the original state of magnetization of the core changes.

Die Schaltungsanordnung gemäß der Erfindung ist dadurch gekennzeichnet, daß die Magnetisierungswicklung des Magnetkerns zwischen den Emittern von in Emitterschaltung betriebenen Transistoren liegt, deren Basen über Steuerstufen derart von der bistabilen Kippschaltung ansteuerbar sind, daß die beiden Transistoren im Normalbetrieb ebenfalls als bistabile Kippschaltung arbeiten, daß die Ansteuerung der beiden Transistoren nach Ausfall der Versorgungsspannung bei Wiederkehr derselben über einen gemeinsamen Inhibiteingang der beiden Steuerstufen verhinderbar ist und daß nach Erreichen der vollen Höhe der Versorgungsspannung über eine der Steuerstufen ein definierter Abfrageimpuls auf die Magnetisierungswicklung des Magnetkerns gebbar ist. der nur bei einer bestimmten Remanenzlage des Kerns an einem im Emitteranschltiß des der anderen Steuerstufe zugeordneten Transistors liegenden Widerstand einen als Setzimpuls für die bistabile Schaltung verwendbaren Spannungsimpuls hervorruft.The circuit arrangement according to the invention is characterized in that the magnetizing winding of the magnetic core between the emitters of operated in emitter circuit transistors, whose Bases can be controlled by the bistable multivibrator via control stages in such a way that the two transistors also work as a bistable flip-flop circuit in normal operation that the control of the two Transistors after failure of the supply voltage when the same returns via a common inhibit input of the two control stages can be prevented and that after reaching the full level of the supply voltage A defined interrogation pulse is sent to the magnetizing winding via one of the control stages of the magnetic core can be given. that only with a certain remanence position of the core at one in the emitter connection of the transistor associated with the other control stage, a resistor used as a setting pulse for the bistable circuit produces usable voltage pulse.

An Hand der Zeichnung, in der ein Ausführungsbeispiel schemaiisch dargestellt ist, wird die Erfindung näher erläutert.The invention will be explained in more detail with reference to the drawing, in which an exemplary embodiment is shown schematically explained.

Die Schaltungsanordnung enthält als wesentlichen Bestandteil einen Magnetkern 1 mit nahezu rechteckförmiger Hystereseschleife, der mit einer Magnetisierungswicklung 2 versehen ist. Die Magm tisierungswicklung 2 ist mit ihren beiden Enden zn die Emitter von zwei Transistoren 3 und 4 angeschlossen. Diese werden in Emitterschaltung betrieben. Die Basen derThe circuit arrangement contains, as an essential component, a magnetic core 1 with an almost rectangular hysteresis loop which is provided with a magnetization winding 2. The magnetization winding 2 is connected with its two ends to the emitters of two transistors 3 and 4. These are operated in emitter circuit. The bases of the

beiden Transistoren 3 und 4 stehen mit Steuerstufen 5 und 6 in Verbindung, welche über einen Steuereingang 7 mit der zu überwachenden bistabilen Schaltung in Verbindung stehen. Die Steuerstufe 5 enthält zwei NAND-Gatter 8 und 9, während de Steuerstufe 6 ein UND-Gatter 10 aufweist. Da die beiden Transistoren 3 und 4 als Spannungsfolger (Emitterschaltung) arbeiten, müssen die Steuersiufen 5 und 6 definierte Ausgangsspannungen liefern, um den vollen Wert drs Magnetisierungssiromes für den Magnetkern 1 zu erhalten. Aus diesem Grunde sind die beiden Gatter 9 und 10 als integrierte Digitalschaltungen mit offenen Kollektoren ausgebildet, weil dann infolge der Beschallung mit den Widerständen Il und 12 die Ausgangsspannungen der Stcuerstufen 5 und 6 der Betriebsspannung Ue entsprechen. die meistens stabil gehalten wird.Both transistors 3 and 4 are connected to control stages 5 and 6, which are connected to the bistable circuit to be monitored via a control input 7. The control stage 5 contains two NAND gates 8 and 9, while the control stage 6 has an AND gate 10. Since the two transistors 3 and 4 work as voltage followers (emitter circuit), the control stages 5 and 6 must supply defined output voltages in order to obtain the full value of the magnetization siromes for the magnetic core 1. For this reason, the two gates 9 and 10 are designed as integrated digital circuits with open collectors, because the output voltages of the control stages 5 and 6 then correspond to the operating voltage Ue due to the exposure to the resistors II and 12. which is mostly kept stable.

Der Speicherkern 1 kann also über die Transistoren 3 und 4 entsprechend der Stellung der Steuerstufen 5 und 6 in den positiven oder neg.-tiven Sättigungszustand gebracht werden. Der jeweilige Magnetisierungsstrom ist durch die Werte der Widerstünde 13, 14 undThe memory core 1 can therefore use the transistors 3 and 4 in accordance with the position of the control stages 5 and 6 in the positive or negative saturation state to be brought. The respective magnetizing current is through the values of resistance 13, 14 and

15 vorgegeben. Das an dem Steuereingang 7 anliegen de Signal wird über einen Inverter 16 an den Eingang der Steuerstufe 5 gegeben. An Stelle über den Inverter15 specified. The signal applied to the control input 7 is sent via an inverter 16 to the input given to tax level 5. In place of the inverter

16 könnte das Eingangssignal für die Steuerstufe 5 auch unmittelbar dem komplementären Ausgang der zu überwachenden bistabilen Kippstufe entnommen weiden. Mit 17 ist noch ein Inhibitcingang bezeichnet, der auf die Eingange der beiden Gatter 8 und 10 wirkt. Ferner weist das NAND-Gatter 9 noch eir :n Abfrageeingang auf.16, the input signal for the control stage 5 could also be directly connected to the complementary output of the to removed from the monitoring bistable flip-flop. With 17 an inhibiting gear is also referred to, the acts on the inputs of the two gates 8 and 10. Furthermore, the NAND gate 9 also has one: n query input on.

Die Schaltungsanordnung arbeitet wie folgt: Liegt beispielsweise am Stcuereingang 7 Signal, so liegt auch am Ausgang des UND-Gatters 10 Signal, da auch der Inhibiteingang Signal führt. An dem NAND-Galter 8 liegt infolge der Einschaltung des Inverters 16 Nullsignal, so daß unabhängig vom Signal am Inhibiteingang der Ausgang des NAND-Gatters 8 Signal führt. Da an dem Abfrageeingang 18 ebenfalls Signal anliegt, liegt an dem Ausgang des NAND-Gatters 9 Nullsignal, d. h. der Transistor 3 ist gesperrt und der Transistor 4 geöffnet. Es fließt von der Betriebsspannungsklemme Ua Strom über den Transistor 4, die Magnetisierungswicklung 2 und den Widerstand 13, so daß der Magnetkern 1 in eine bestimmte Remanenzlage gekippt wi"d. Verschwindet das Signal am Steuereingang 7, so verschwindet auch am Ausgang der Steuerstufe 6 das Signal, wodurch der Transistor 4 sperrt. Über den Inverter 16 erhält nunmehr auch der Eingang des NAND-Gatters 8 Signal, und da auch der Inhibiteingang A Signal führt, verschwindet das Signal am Ausgang des NAND-Gatters 8. Dadurch erscheint auch am Ausgang des NAND-Gatters 9 ein Ausgangssignal, das den Transistor 3 nunmehr öffnet, so daß der Magnelisierungsstrom nunmehr über den Transistor 3, die Wicklung 2 und die Widerstände 14 und 15 fließt. Dadurch wird der Magnetkern in seine andere Remanenzlage gebracht.The circuit arrangement works as follows: If, for example, there is a signal at the control input 7, then there is also a signal at the output of the AND gate 10, since the inhibit input also carries a signal. As a result of the switching on of the inverter 16, there is a zero signal at the NAND gate 8, so that the output of the NAND gate 8 carries a signal regardless of the signal at the inhibit input. Since a signal is also present at the interrogation input 18, there is a zero signal at the output of the NAND gate 9, ie the transistor 3 is blocked and the transistor 4 is open. Current flows from the operating voltage terminal Ua via the transistor 4, the magnetizing winding 2 and the resistor 13, so that the magnetic core 1 is tilted into a certain remanence position. If the signal at the control input 7 disappears, it also disappears at the output of the control stage 6 Signal which blocks the transistor 4. The input of the NAND gate 8 now also receives a signal via the inverter 16, and since the inhibit input A also carries a signal, the signal disappears at the output of the NAND gate 8. This also appears at the output of the NAND gate 9 has an output signal which now opens transistor 3 so that the magnification current now flows through transistor 3, winding 2 and resistors 14 and 15. This brings the magnetic core into its other remanence position.

Es wird nun angenommen, daß in diesem Zustand die Betriebsspannung ausfällt. Der Strom durch den Transistor 3 nimmt dann ab, während der Transistor 4 ja bereits stromlos ist. Der Kern kann auch unter ungünstigen Abschaltbedingungen (z. B. Fehlimpulse am Signaleingang 7) nicht mehr ummagnetisiert werden. Der dazu nötige Stromwert wird nicht mehr erreicht, weil die Speisespannung voraussetzungsgemäß abfällt.It is now assumed that in this state the Operating voltage fails. The current through transistor 3 then decreases, while transistor 4 does is already de-energized. The core can also operate under unfavorable switch-off conditions (e.g. missing pulses at the signal input 7) can no longer be remagnetized. The current value required for this is no longer achieved because the supply voltage drops as required.

Bei Wiederkehr der Betriebsspannung wird zunächst über den Inhibiteingang 17 die Ansteuerung der Transistoren 3 und 4 verhindert, um den Kern nicht durch falsche Steuersignale umzumagneiisieren. Dies wird beispielsweise dadurch erreicht, daß die SignaUpannung dem lnhibiieingang 17 mit einer gewissen Zeitverzögerung zugeführt wird. 1st die vorgeschriebene Versorgungsspannung erreicht, wird die zu überwachende bistabile Kippst. :..iltung in an sich bekiirmrüer Weise in eine definierte Lage (Nullstellung) gebracht. Danach wird ein Abfrageimpuls erzeugt, der über den Eingang 18 unmittelbar über die Steuerstufc 5 an den Emitter von dem Transistor 3 gelangt, je räch der Richtung des Steuersignals vor -\usfall der Betriebsspannung ist der Magnetkern 1 in der gleichen oder in der entgegengesetzten Richtung des Abfrageimpulses magnetisiert. Entspricht die vorherige Magnetisierung des Kerns der Richtung des Abfrageimpulses, so erscheint die Magnetisierungswicklung 2 niederohmig, weil der Magnetkern 1 durch den Abfrageimpuls weiter in die Sättigung getrieben wird und demzufolge die Induktivität klein ist. In diesem Fall kann an dem Widerstand 15 über eine Leitung 19 ein Impuls abgenommen werden, mit dem die zu überwachende bistabile Kippschaltung entsprechend gesetzt wird.When the operating voltage returns, the transistors are initially activated via the inhibit input 17 3 and 4, so as not to remagneiize the core by incorrect control signals. this will achieved, for example, that the signal voltage the inhibition input 17 with a certain time delay is fed. If the prescribed supply voltage is reached, the one to be monitored bistable tilting. : .. iltung in itself opponent Way brought into a defined position (zero position). Then an interrogation pulse is generated, which is transmitted via the Input 18 directly via the Steuerstufc 5 to the The emitter of the transistor 3 arrives depending on the direction of the control signal before the operating voltage fails the magnetic core 1 is in the same or in the opposite direction of the interrogation pulse magnetized. Corresponds to the previous magnetization of the core of the direction of the interrogation pulse, the magnetization winding 2 appears to be low resistance, because the magnetic core 1 is driven further into saturation by the interrogation pulse and consequently the inductance is small. In this case, a pulse can be picked up at the resistor 15 via a line 19 with which the bistable flip-flop to be monitored is set accordingly.

Bei entgegengesetzter Magnetisierung des Magnetkerns 1 ist die Magnetisierungswicklung 2 hochohmig, weil der Abfrageimpuls versucht, den Kern umzumagnetisieren uno. damit die Induktivität der Magnetisierungswicklung 2 zunimmt. Die Dauer des Abfrageimpulses ist so gewählt, daß der Magnetkern nicht ummagnetisiert werden kann. Es entsteht dann an dem Widerstand 15 kein .Setzimpuls, d.h. die Schaltung bleibt in der Nullstellung. Durch entsprechende Bemessung des Abfrageimpulses kann eine mehl malige Abfrage vorgenommen werden, ohne daß der Kern seine Magnetisierung ändert. Sobald die Abfrage beendet ist. wird an dem Inhibiteingang 17 Signal gelegt wodurch die Steuerstufen 5 und 6 freigegeben werden. Die Magnetisierung des Magnetkerns 1 richtet sich dann nach der an dem Eingang 7 anliegenden Signalspannung.With opposite magnetization of the magnetic core 1, the magnetization winding 2 has a high resistance because the interrogation pulse tries to magnetize the core again U.N. thus the inductance of the magnetizing winding 2 increases. The duration of the interrogation pulse is chosen so that the magnetic core does not change its magnetism can be. There is then no set pulse at resistor 15, i.e. the circuit remains in the zero position. By appropriately dimensioning the interrogation pulse, a multiple interrogation be made without the core changing its magnetization. As soon as the query is finished. is applied to the inhibit input 17 signal, whereby the control stages 5 and 6 are enabled. The magnetization of the magnetic core 1 then depends on the signal voltage applied to the input 7.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1.Circuit arrangement with permanent storage property for downstream bistable multivibrator circuits, in which a memory constructed from a magnetic core with a rectangular hysteresis loop is used, each of the two remanence positions of which corresponds to a certain switching state of the bistable multivibrator, characterized in that the magnetization winding (2) of the magnetic core ( 1) between the emitters of transistors (3, 4) operated in the emitter circuit, the bases of which can be controlled by the bistable trigger circuit via control stages (5, 6) in such a way that the two transistors (3, 4) are also in normal operation as bistable ones Flip circuit work so that the control of the two transistors (3, 4) after failure of the supply voltage (Ue) when the same returns via a common inhibit input (17) of the two control stages (5. 6) can be prevented and that after reaching the full level of the supply voltage (Ub) via one of the control levels (5 or 6) a d Defined interrogation pulse on the magnetization winding (2) of the magnetic core (1) can be given, which is only at a certain remanence position of the core (1) at a resistor (4 or 3) located in the emitter connection of the transistor (4 or 3) assigned to the other control stage (6 or 5). 15) a voltage pulse that can be used as a setting pulse for the bistable circuit.

2. Circuit arrangement according to claim 1, characterized in that the control stages (5, 6) Integrated digital circuitry with open collectors included.