DE2226538A1 - Producing dielectric layers in semiconductors - by ion implantation method - Google Patents

Producing dielectric layers in semiconductors - by ion implantation method

Info

Publication number
DE2226538A1
DE2226538A1 DE19722226538 DE2226538A DE2226538A1 DE 2226538 A1 DE2226538 A1 DE 2226538A1 DE 19722226538 DE19722226538 DE 19722226538 DE 2226538 A DE2226538 A DE 2226538A DE 2226538 A1 DE2226538 A1 DE 2226538A1
Authority
DE
Germany
Prior art keywords
ions
semiconductor
layer
mask
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19722226538
Other languages
German (de)
Inventor
Robert Anthony Dexter Richard John Pankratz John Max Kendall Donald Leslie Richardson Tex Stehhn (V St A)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2226538A1 publication Critical patent/DE2226538A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

Semiconductor comprising a pluralit of separate different zones on one surface is provided with a mask with windows, and then subjected to ionic irradiation penetrating through the windows (pref. ions of C, N or O), whereby chemical cpds. having dielectric props. are formed by reaction between the substrate (pref. Si) and the ions (pref. Sic, Si3N4, SiO2 and SiOxNyCz). By this method, very narrow dielectric layers can be formed between densely spaced conductive zones (this is often impossible to achieve by the conventional diffusion method).

Description

DieLektrisch isolierte HaLbleiteranordnung und Verfahren zu ihrer Herstellung Die Erfindung bezieht sich auf eine integrierte Schaltung und insbesondere auf eine solche monolithische Schaltung, die Schaltungselemente enthält, die über ein gemeinsames Substrat miteinander verbunden und durch das gesamte Substrat elektrisch voneinander isoliert sind. The Electrically Isolated Semiconductor Assembly and Method for Its Manufacture The invention relates to an integrated circuit, and more particularly on such a monolithic circuit that contains circuit elements that over a common substrate interconnected and electrical through the entire substrate are isolated from each other.

Die zunehmende Anwendung der Miniaturisierung hat sich auf dem Gebiet der Halbleiter durch die rasche Entwicklung der Technik integrierter SchaLtungen und insbesondere monolithische integrierter Schaltungen gezeigt.The increasing application of miniaturization has been in the field the semiconductor due to the rapid development of the technology of integrated circuits and in particular monolithic integrated circuits.

Unter Technik der monolithisch integrierten Schaltungen versteht man die Bildung einzelner aktiver und/oder passiver chaltungselemente einer elektronischen Schaltung in oder auf einer einzigen Scheibe aus Halbleitermaterial, vorzugsweise aus monokristallinem Material, wobei die Schaltungselemente zur Frzeùgung der gewünschten Schaltung miteinander verbunds sind. In einer solchen Schaltung müssen die auf der Scheibe gebildeten Schaltungeelemente elektrisch voneinander isoliert sein.The technology of monolithic integrated circuits is understood to mean the formation of individual active and / or passive circuit elements of an electronic Circuitry in or on a single wafer of semiconductor material, preferably made of monocrystalline material, the circuit elements for frzeùgung the desired Circuit are connected to each other. In such a circuit, the Disc formed circuit elements be electrically isolated from each other.

Zur Herstellung von integrierten Schaltungen, in denen die einzelnen Schaltungselemente elektrisch voneinander isoliert sind, sind verschiedene Verfahren entwickelt worden. Beispielsweise wird bei einem Verfahren eine Epitaxialschicht aus Halbleitermaterial eines lIeitungstyps auf einem Substrat des entgegengesetzten heitungstyps gebildet, und die einzelnen Schaltungselemente werden in der Epitaxialschicht hergestellt. Durch Dotieren der jedes Schaltungselement umgebenden Bereiche mit einem geeigneten Störstoff, der typischerweise den gleichen Beitungstyp wie das Substrat aufweist, wird eine Isolationszone erzeugt. Die Anordnung wird dann auf eine erhönte Temperatur , im allgemeinen auf etwa 1200°C, für längere Zeit erhitzt. Die hohe Temperatur erzeugt in einer Gitterstraktur der Epitaxialschicht Fehlstellen, so daß der Stbrstoff durch die Epitaxialschicht diffundieren und das Substrat zur bildung der isolierenden Trennzone berühren kann. Dieses Verfahren ist jedoch mit mehreren Schwierigkeiten behaftet. Erstens zeigt der Dotierungsstoff bei der Diffusion durch die Epitaxialsehicht die Neigung, nach allen Richtungen zu diffundieren. Die seitliche Ausbreitung des Dotierungsstoffs erfordert für jedes gebildete Schaltungselement eine größere Fläche der Substratscheibe, als es der Fall wäre, wenn der Dotierungsstoff in vertikaler Richtung diffundieren würde. Zweitens führt die hohe Temperatur,die erforderlich ist, um dem Dotierungsstoff das Diffundieren durch die Epitaxialschicht zu ermöglichen, in die Anordnung verunreinigende Störstoffe (beispielsweise Gold, Kupfer usw.) ein, die ihre Eigenschaften beeinträchtigen. Überdies ist der Widerstand des in #perrichtung vorgespannten pn-U#bergangs für viele Zwecke und Bedingungen unbrauchbar; beispielsweise wird die Isolation in einer strahlenden Umgebung stark herabgesetzt.For the production of integrated circuits in which the individual Circuit elements are electrically isolated from one another are different methods has been developed. For example, one method uses an epitaxial layer of semiconductor material of one conduction type on a substrate of the opposite conduction type, and the individual circuit elements are formed in the epitaxial layer manufactured. By doping the areas surrounding each circuit element with a suitable interfering substance, typically of the same type as the Has substrate, an isolation zone is generated. The arrangement is then on heated to an elevated temperature, generally to about 1200 ° C, for a long time. The high temperature creates defects in a lattice structure of the epitaxial layer, so that the fuel diffuse through the epitaxial layer and the substrate to may touch the formation of the insulating separation zone. However, this procedure is with afflicted with several difficulties. First, the dopant shows up on diffusion through the epitaxial layer, the tendency to diffuse in all directions. the lateral spreading of the dopant required for each circuit element formed a larger area of the substrate wafer than would be the case if the dopant would diffuse in the vertical direction. Second, the high temperature causes that is required to allow the dopant to diffuse through the epitaxial layer to enable contaminants (e.g. gold, Copper, etc.) that affect their properties. Moreover, there is resistance of the pn junction preloaded in the direction of flow for many purposes and conditions unusable; for example, isolation becomes strong in a bright environment degraded.

Durch die Erfindung soll daher ein Verfahren zur Herstellung von integrierten Schaltungen geschaffen werden, bei welchem in einem Halbleiterplättchen dielektrisch voneinander isolierte Halbleiterbereiche erzeugt werden.The invention is therefore intended to provide a method for producing integrated Circuits are created in which in a semiconductor die dielectric Semiconductor regions isolated from one another are produced.

Ferner soll durch die Erfindung in einem Halbleiterplättchen eine dielektrische Isolatbonsschicht unter Verwendung eines Ionenimplantationsverfahrens erzeugt werden, mit dem ein Teil des Halbleitermaterials in eine elektrisch isolierende Verbindung umgewandelt wird.Furthermore, the invention in a semiconductor wafer is a insulating dielectric layer using an ion implantation process be generated, with which a part of the semiconductor material in an electrically insulating Compound is converted.

Weiterhin soll durch die Erfindung eine dielektrische Isolationsschicht geschaffen werden, die einen Körper aus Halbleitermaterial umschließt, und unter Einschluß eines spitzen Winkels bis zur Oberfläche des Halbleiterplättchens reicht.Furthermore, the invention is intended to provide a dielectric insulation layer be created, which encloses a body of semiconductor material, and under Inclusion of an acute angle extends to the surface of the semiconductor wafer.

Gemäß der Erfindung werden mehrere an die Oberfläche eines Halbleiterplättchens angrenzende Bereiche durch eine kontinuierliche Schicht aus dielektrischem Msterial dielektrisch voneinander isoliert, die sich bis zur Oberfläche des Plättchens erstreckt und mit ihr einen spitzen Winkel bildet. Das dielektrische Material wird unter Verwendung der IonenimpLantation gebildet, bei der ausgewählte Ionen in einem gewünschten Abstand unterhalb der Oberfläche des Halbleiterplättchens eingeimpft werden. Die Ionen wandeln einen Teil des Halbleitermaterials in eine elektrisch isolierande Verbindung um.According to the invention, several are attached to the surface of a semiconductor die adjacent areas by a continuous layer of dielectric material dielectrically isolated from one another, which extends to the surface of the plate and forms an acute angle with it. The dielectric material is using The ion implantation is formed in which selected ions are spaced at a desired distance be inoculated below the surface of the semiconductor die. The ions transform part of the semiconductor material into an electrically insulating compound.

Gemäß einem Merkmal der Erfindung wird ein Siliziumplättchen verwendet, und es werden Kohlenstoff-,3tickstoff- oder Sauerstoffionen ei nge impft, damit Siliziumcarbid-, Silizium nitrid oder Siliziumoxidverbindungen oder Kombinationsverbindungen wie SiOxNyCz entstehen.According to one feature of the invention, a silicon wafer is used, and carbon, nitrogen or oxygen ions are seeded with them Silicon carbide, silicon nitride or silicon oxide compounds or combination compounds how SiOxNyCz are formed.

Bei der Herstellung einer integrierten Schaltung wird eine die Oberfläche des Halblefterplättchens überdeckende ionenundurchlässige Maske gebildet. In dem Plättchen werden Fenster an ausgewählten Stellen gebildet, die mit den Bereichen übereinstimmen, die dielektrisch isoliert werden sollen. Die Wände der Öffnungen in der Maske werden vorzugsweise so geformt, daß sie schräg verlaufen. Nun wird ein Ionenstrahl so gelenkt, daß er auf die Oberfläche des Plättchens trifft. In dem direkt unter der freiliegenden Oberfläche des Halbleiterplättchens liegenden Bereich wird nach dem Glühen eine dielektrische Schicht gebildet.In the manufacture of an integrated circuit, one becomes the surface of the half-fan plate covering ion-impermeable mask is formed. By doing Platelets are formed windows in selected locations that correspond to the areas match that are to be dielectrically isolated. The walls of the openings in the mask are preferably shaped so that they run obliquely. Well will steered an ion beam so that it hits the surface of the wafer. In that directly under the exposed surface of the die A dielectric layer is formed in the area after annealing.

Die Schicht entsteht in einem Abstand unterhalb der Oberfläche des Plättchens, der der Energie der Ionen entspricht. Die abgeschrägten Wände der Öffnungen verringern die Entfernung,iU die die Ionen in das Halbleitermaterial eindringen, und sie ermöglichen so ohne Änderung der Energie des Ionenstrahls die Bildung der dielektrischen Schicht derart, daß sie sich zur Oberfläche des Halbleiterplättchens erstreckt und einen taschenartigen BereiCh des Halbleitermaterials für die anschliessende Herstellung von Schaltungselementen vollständig dielektrisch isoliert.The layer is created at a distance below the surface of the Plate, which corresponds to the energy of the ions. The beveled walls of the openings reduce the distance that the ions penetrate into the semiconductor material, and they allow the formation of the ion beam without changing the energy of the ion beam dielectric layer in such a way that it extends to the surface of the semiconductor wafer extends and a pocket-like area of the semiconductor material for the subsequent Manufacture of circuit elements completely dielectrically isolated.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt. Darin zeigen: Pig,l eine perspektivische TeiLschnittansicht eines Teils einer Halbleiterscheibe im frühen H#rstellungsstadium einer integrierten Schaltung nach der Erfindung, Fig.2 einen Schnitt längs der Linie A-A' von Fig.1, in dem die Verfahrensschritte zur Bildung der dielektrischen Isolationsschicht gemäß der Erfindung dargestellt sind, Fig.3 einen Schnitt längs der Linie A-A' von Fig.1, in dem die Verfahrensschritte zur Erzeugung von Erhebungen auf einem Teil der Oberfläche des Halbleiterplättchens dargestellt sind, Fig.4 bis 6 Schnitte eines Teils eines Halbleiterplättchens in denen die Verfahrensschritte zur Herstellung einer dielektrischen Isolationsschicht gemäß einer anderen Ausführungsform der Erfindung dargestellt sind, Fig.7 eine perspektivische Darstellung eines Geräts zur Durchführung des erfindungsgemäßen Verfahrens und Fig.8 einen Schnitt durch eine andere Ausführungsform der Erfindung.Embodiments of the invention are shown in the drawing. These show: Pig, 1 a perspective partial sectional view of part of a semiconductor wafer in the early manufacturing stage of an integrated circuit according to the invention, FIG a section along the line A-A 'of Figure 1, in which the process steps for Formation of the dielectric insulation layer according to the invention are shown, Fig. 3 a section along the line A-A 'of Figure 1, in which the process steps for Creation of bumps on part of the surface of the semiconductor die are shown, Fig. 4 to 6 sections of a part of a semiconductor wafer in which the process steps for the production of a dielectric insulation layer are shown according to another embodiment of the invention, Fig.7 is a perspective Representation of a device for carrying out the method according to the invention and FIG. 8 a section through another embodiment of the invention.

In Fig. 1 ist ein Halbleiterplättchen 10 dargestellt. In der Praxis kann das Halbleiterplättchen 10 aus einem Abschnitt einer Scheibe aus monokristallinem Halbleitermaterial wie Silizium bestehen. Eine Scheibe, von der ausgegangen wird, kann typischerweise einen Durchmesser von 5 cm (2 inches ) und eine Dicke von 0,25 /ifl (10 mils ) aufweisen, und sie enthielte 100 Halbleiterplättchen 10, von denen jedes dem Bereich der Scheibe entspricht, der von einer integrierten Schaltung eingenommen wird. Auf der Oberfläche 11 des HalbLeiterplättchens 10 ist eine Epitaxialschicht 12 gebildet. Beispielsweise kann ein (n+)-leitendes Sliziumsubstrat verwendet werden, auf dem eine n-leitende Epitaxialschicht gebildet ist. Aus einem für einenlonenstrahl im wesentlichen undurchlässigen Material wird eine Maske 14 erzeugt. Die Maske kann beispielsweise aus Eliziumoxid bestehen, das unter Anwendung herkömmlicher Verfahren in einer Dicke in der Größenordnung von 10 000 R hergestellt ist. Wenn es erwünscht ist, können auch andere Maskierungsmaterialien, beispielsweise eines von verschiedenen Metallen, die dem Fachmann bekannt sind, verwendet werden.In Fig. 1, a semiconductor wafer 10 is shown. In practice The semiconductor die 10 can be made from a section of a disk of monocrystalline Semiconductor material such as silicon. A disc that is assumed can typically be 5 cm (2 inches) in diameter and 0.25 in thickness / ifl (10 mils) and it would contain 100 semiconductor dies 10 of which each corresponds to the area of the disc occupied by an integrated circuit will. On the surface 11 of the semiconductor die 10 is an epitaxial layer 12 formed. For example, an (n +) - conductive silicon substrate can be used, on which an n-type epitaxial layer is formed. One for one ion beam A mask 14 is produced from a substantially impermeable material. The mask can consist for example of elizium oxide, which using conventional methods is made to a thickness of the order of 10,000 R. If so desired is, Other masking materials, for example one of several, can also be used Metals known to those skilled in the art can be used.

Unter Anwendung herkömmlicher photolithographischer Maskierungs- und Ätzverfahren oder Elektronenstrahlmusterungs-und Ätzverfahren wird ein Teil der aus Oxid bestehenden Maske 14 so entfernt, daß Abschnitte der Oberfläche der Epitaxialsohicht 12 freilegende Fenster 14 entstehen.Using conventional photolithographic masking and Etching process or electron beam patterning and etching process becomes part of the Mask 14 made of oxide is removed so that portions of the surface of the epitaxial layer are covered 12 exposed windows 14 arise.

Vorzugsweise wird die Musterbildung derart ausgeführt, daß die Seitenwände 18 der Fenster abgeschrägt sind. Wie unten noch erläutert wird, hat die Abschrägung der Seitenwände 18 den Vorteil, daß eine dielektrische Schicht entsteht ,die verbesserte Isolierungseigenschaften aufweist.The pattern formation is preferably carried out in such a way that the side walls 18 of the windows are bevelled. As will be explained below, the bevel has the side walls 18 have the advantage that a dielectric layer is formed, the improved Has insulation properties.

Masken mit abgeschrägten Rändern sind in der technik bekannt. Beispielsweise sei auf den Artikel "FehLeruntersuchung von aufge dampfte# Verbindung ngtsleitunge n aus Metall bei Kontaktfenstern" von Yanagawa und anderen in den IEEE Transactions on Electron Devices, Band Ed-17, Nr. 11, November 1970, Seite 965 verwiesen. Vorzugsweise sind die Seitenwände so abgeschrägt, daß sie einen Winkel von 15 bis 600 mit der Oberfläche bilden.Beveled-edge masks are known in the art. For example refer to the article "Error investigation of vaporized connection ngtsleitunge n Metal on Contact Windows "from Yanagawa and others in IEEE Transactions on Electron Devices, Volume Ed-17, No. 11, Nov. 1970, p.965. Preferably the side walls are beveled so that they form an angle of 15 to 600 with the Form surface.

Ein Ionenstrahl wird so gelenkt, daß er auf die Oberfläche der Maske 14 und auf die freigelegten Bereiche der Epitaxialschicht 12 trifft. Zur Erzielung einer Implantation im gewünschten Abstand unter der Oberfläche der Epitaxialschicht 12 wird eine vorbestimmte Ionenbeschleunigungsspannung ausgewählt. Wie der Bachmann weiß, ist die Strecke, die ein Ion durch ein Material wandert, der Beschleunigungsenergie proportional. Gemäß der Erfindung werden solche Ionen ausgewählt, die zur Bildung einer isolierenden Verbindung mit dem Halbleiternvaterial wirksam sind. Wenn beispielsweise Silizium als Halbleitermaterial verwendet wird, werden vorzugsweise Sauerstoff-, Stickstoff-oder Kohlenstoffionen verwendet. Nach der Implantation in das Siliziummaterial und bei Glühen von Stickstoffionen wird beispielsweise ein Teil des Siliziums in Siliziumnitrid umgewandelt.An ion beam is directed so that it hits the surface of the mask 14 and meets the exposed areas of the epitaxial layer 12. To achieve implantation at the desired distance below the surface of the epitaxial layer 12, a predetermined ion acceleration voltage is selected. Like the Bachmann knows, the distance that an ion travels through a material is the acceleration energy proportional. According to the invention, those ions are selected which are responsible for the formation an insulating connection with the semiconductor material are effective. For example, if Silicon is used as a semiconductor material, preferably oxygen, Nitrogen or carbon ions used. After the implantation in the silicon material and when nitrogen ions are annealed, a Part of the silicon is converted into silicon nitride.

In gleicher Weise bilden Kohlenstoffionen Siliziumcarbid und Sauerstoffionen Siliziumoxid. Alle diese Verbindungen sind elektrisch isolierend. Damit die Umsetzung einer bedeutenden Zahl von Siliziumatomen in die isolierende Verbindung bewirkt wird, wird eine ausreichende Dosis der Ionen enge impft. Wenn beispielsweise Stickstoffionen in Siliziummaterial einge impft werden, reicht eine Dosis von wenigstens 1O17Ionen/cm2 zur Bildung einer dielektrischen Isolationsschicht aus, die einen spezifisichen Widerstand von mehr als 10120hm cm aufweist.In the same way, carbon ions form silicon carbide and oxygen ions Silicon oxide. All of these connections are electrically insulating. So that the implementation causes a significant number of silicon atoms in the insulating compound a sufficient dose of the ions is closely inoculated. For example, if nitrogen ions are seeded in silicon material, a dose of at least 1017 ions / cm2 is sufficient to form a dielectric insulation layer that has a specific Has a resistance of more than 10120hm cm.

In Fig. 2 ist ein Ionenstrahl 20 allgemein durch Pfeile dargestellt. Der getüpfelte Bereich 22 stellt schematisch die dielektrische Schicht dar, die von der Verbindung aus den eingeimpften Ionen und dem Halbleitermaterial gebildet ist. In dem in Fig.2 dargestellten Fall hat der Ionenstrahl 20 genügend Energie, damit er in Bereichen in das Halbleitermaterial eindringt, in denen fenster in der maske geöffnet worden sind, so daß unter der Oberfläche 11 des Halbleiterplättchens 10 eine dielektrische Schicht entsteht. In den Bereichen der Oberfläche 11, in denan überhaupt keine Maske verbleibt, wird unter der Oberfläche eine im wesentLichm parallel zu ihr wlaufende dielektrische Schicht 22a gebildet. Am Umfang des Bereichs der dielektrischen Schicht 22a steigt diese zur Oberfläche 11 der Epitaxialschicht 12 nach oben an.In Fig. 2, an ion beam 20 is shown generally by arrows. The stippled area 22 schematically represents the dielectric layer that formed by the compound of the seeded ions and the semiconductor material is. In the case shown in Figure 2, the ion beam 20 has enough energy so that it penetrates the semiconductor material in areas where there are windows in the mask have been opened so that under the surface 11 of the semiconductor wafer 10 a dielectric layer is formed. In the areas of the surface 11, in denan If no mask remains at all, one becomes essentially parallel beneath the surface Dielectric layer 22a running towards it is formed. At the scope of the area of dielectric layer 22a, it rises to the surface 11 of the epitaxial layer 12 to the top.

Es ist zu erkennen, daß dieser ansteigende Abschnitt mit den schräg verlaufenden Seitenwänden 18 der Maske 14 übereinstimmt. D.h.,daß in den-lereichen der Maske 14 mit maximaler Dicke das Eindringen der Ionen vollständig aufhört. Im Bereich der schrägen Seitenwände 18 dringt jedoch ein veränderlicher Anteil des Ionenstrahls durch die Maske in das darunterliegende Halbleitermaterial ~ die Ionen dringen dabei umso tiefer in das Halbleitermaterial ein, Je dünner die Maske ist. Dies bewirkt die Bildung einer sehräg verlaufenden dielektrischen Schicht, die sich von der Oberfläche 11 der Epitaxialschicht 12 nach unten in Kontakt mit dem untersten Abschnitt 22a der dielektrischen Schicht erstreckt. Dadurch entsteht im wesentlichen ein taschenartiger Bereich 24 aus dielektrisch isoliertem Halbleitermaterial. Der sich aus der Bildung des abgeschrägten Bereichs der dielektrischen Schicht ergebende Vorteil besteht darin, daß eine verbesserte dielektrische Isolatinn erzielt wird. Wenn beispielsweise die Maske 14 keine abgeschrEgJen Seitenwände aufweisen würde, sondern so geformt wäre, daß sie eine steile oder im wesentlichen senkrechteSeitenwand hätte, dann wäre die Dicke der Epitaxialschicht 12 sehr gering, so daß sie in vielen Fällen keine befriedigenden Isolierungseigenschaften aufweisen würde. In anderen Worten heißt das, daß die Seitenwände der dielektrischen Isolierung der taschenartigen Bereiche eine wesentlich geringere dielektrische Isolationsfähigkeit als der unterste Abschnitt der dielektrischen Schicht 22a aufweisen würden.It can be seen that this rising section with the oblique extending side walls 18 of the mask 14 matches. I.e. that in the-lereichen of the mask 14 with the maximum thickness, the penetration of the ions completely ceases. in the However, a variable portion of the penetrates the area of the inclined side walls 18 Ion beam through the mask into the underlying semiconductor material ~ the Ions penetrate deeper into the semiconductor material, the thinner the mask is. This causes the formation of a very smooth dielectric layer, extending from the surface 11 of the epitaxial layer 12 down in contact with the lowermost portion 22a of the dielectric layer. This creates essentially a pocket-like area 24 made of dielectrically isolated semiconductor material. That resulting from the formation of the beveled portion of the dielectric layer The advantage is that an improved dielectric insulation is achieved. For example, if the mask 14 did not have beveled side walls, but would be shaped to have a steep or substantially perpendicular side wall had, then the thickness of the epitaxial layer 12 would be very small, so that in many Cases would not have satisfactory insulation properties. In other In words, this means that the side walls of the dielectric insulation of the pocket-like Areas have a significantly lower dielectric insulation capacity than the lowest Portion of the dielectric layer 22a would have.

Wie der Fachmann erkennt, können in dem Bereich 24 des Halbleiterplättchens 10 die verschiedensten elektronischen Bauelemente gebildet werden, die von anderen, dem Bereich 24 gleichenden Bereichen des Ilalbleiterplättchens 10 elektrisch isoliert sind.As those skilled in the art will recognize, in the area 24 of the semiconductor die 10 the most diverse electronic components are formed by others, areas of the semiconductor plate 10 which are identical to the area 24 are electrically insulated are.

Unter Bezugnahme auf Fig.3 wird nun ein Verfahren zur Herstellung von Erhebungen an ausgewählten Stellen auf der Oberfläche eines Halbleiterplättchens beschrieben.Referring to Figure 3, a method of manufacture will now be described of bumps at selected locations on the surface of a semiconductor die described.

Die Erhebungen 26 können, ausgehend von der in Fig.2 datgestellten Anordnung, hergestellt werden. Es ist zu erkennen, daß die in Fig.3 dargestellte Anordnung durch Entfernen der Maske 14, der dielektrischen Schicht 22 und des Halbleitermaterials 24 gebildet werden kann. Ätzmittel zum selektivenÄtzen von beispielsweise Silizium und nicht eines Isoliermaterials wie Siliziumnitrid und umgekehrt sind dem Fachmann bekannt. Wenn die Anordnung aus Silizium mit einer isolierenden Maske aus Siliziumoxid und einer dielektrischen Schicht aus Siliziumoxid besteht, kann das Siliziummaterial 24 beispielsweise durch Ätzen in einer Lösung aus KOH und Wasser entfernt werden. Auch das Siliziumoxid wird in dieser Lösung geätzt, jedoch mit ein#r wesentlich kleineren Geschwindigkeit als das Silizium, so daß die Ätzzeit so eingestellt wird, daß im wesentlichen nur das Silizium in dem taschenartigen Bereich entfernt wird. Die Siliziumoxidmaske und die aus Siliziumoxid bestehende dielektrische Schicht können nun durch Ätzen in Flußsäure entfernt werden, so daß die in Fig.3 dargestellte Anordnung entsteht.The elevations 26 can, based on the data presented in FIG Arrangement. It can be seen that the one shown in FIG Arrangement by removing the Mask 14, the dielectric layer 22 and the semiconductor material 24 can be formed. Etchant for selective etching of, for example, silicon and not an insulating material such as silicon nitride and vice versa are known to the person skilled in the art. When the silicon assembly is combined with a insulating mask made of silicon oxide and a dielectric layer made of silicon oxide exists, the silicon material 24 can, for example, by etching in a solution removed from KOH and water. Also the silicon oxide is in this solution etched, but with a # r much slower than silicon, so that the etching time is set so that essentially only the silicon in the pocket-like area is removed. The silicon oxide mask and the silicon oxide mask existing dielectric layer can now be removed by etching in hydrofluoric acid, so that the arrangement shown in Figure 3 arises.

Wenn die dielektrische Schicht aus Siliziumnitrid bestehen würde, könnte zum selektiven Ätzen der dielektrischen Schicht Phosphorsäure verwendet werden, so daß die gewünschte Halbleiteranffldnung mit Erhebungen an ausgewählten Stellen zurückbleibt.If the dielectric layer were made of silicon nitride, could be used to selectively etch the dielectric layer phosphoric acid, so that the desired semiconductor application with elevations at selected points remains behind.

In den Figuren 4 bis 6 ist eine andere Ausführungsform der Erfindung dargestellt. Ein Teil eines HalbleIterplättchens ist mit dem Bezugszeichen 30 gekennzeichnet.In Figures 4 to 6 is another embodiment of the invention shown. Part of a semiconductor wafer is identified with the reference symbol 30.

Das Material kann beispielsweise (n+)-leitendes Silizium sein. Auf die Oberfläche des Halbleiterplättchens 30 kann eine beispielsweise aus n-leitendem Silizium bestehende Epitaxialschicht 32 aufgewachsen sein. Vorzugsweise ist die Epitaxialschicht in einer Dicke von 2 (0,08 mils)oder weniger gebildet, und die Gesamtdicke der Epitaxialschicht 32 und des Halbleiterplättchens 30 liegt typischerweise im Bereich von 200 bis 250 fm (8 bis 10 mils). Ein allgemein durch Pfeile dargestellter Ionenstrahl 34 wird so gelenkt, daß er auf die freiliegende Oberfläche der Epitaxialschicht 32 trifft. Der Ionenstrahl wird auf eine vorgewählte Energie beschleunigt, und es wird eine vorgewählte Dosierung angewendet, damit unter der Fläche 38 des Halbleiterplättchens 30 eine dielektrische Isolationsschicht 36 entsteht. Bei Verwendung von Silizium als Halbleitermaterial sind die Ionen vorzugsweise Kohlenstoff-, Sauerstoff- oder Stickstoffionen oder eine Kombination davon. ~Nach Fig.5 erstreckt sich die dielektrische Isolationsschicht 36 somit über das gesamte Halbleiterplättchen 30 oder in vorgeschriebenen weiten Bereichen des Plättchens in einem vorgewählten Abstand unter der Fläche 38 des Halbleiterplättchens 30 im wesentlichen parallel zu dieser Fläche 38.The material can be, for example, (n +) conductive silicon. on the surface of the semiconductor die 30 can be made of, for example, n-type Silicon existing epitaxial layer 32 be grown. Preferably the Epitaxial layer is formed to a thickness of 2 (0.08 mils) or less, and the Total thickness of epitaxial layer 32 and die 30 is typically in the range of 200 to 250 fm (8 to 10 mils). One shown generally by arrows Ion beam 34 is directed to hit the exposed surface of the epitaxial layer 32 hits. The ion beam is accelerated to a selected energy, and it a preselected dosage is applied so that it is below surface 38 of the die 30 a dielectric insulation layer 36 is formed. When using silicon As a semiconductor material, the ions are preferably carbon, oxygen or Nitrogen ions or a combination thereof. ~ According to Fig. 5, the dielectric extends Insulation layer 36 thus over the entire semiconductor wafer 30 or in prescribed wide areas of the platelet at a preselected distance below surface 38 of the semiconductor wafer 30 essentially parallel to this surface 38.

Die ei nge impften Ionen bilden eine isolierende Verbindung mit dem Silizium, wenn die Anordnung für kurze Zeit auf eine Temperatur über 70000 erhitzt wird. Das Substrat kann während der implantation auf eine Temperatur über 7000 erhitzt werden, so daß die Verbindung gleichzeitig mit der Implantation entsteht, wenn es erwünscht ist.The seeded ions form an insulating compound with the Silicon, if the arrangement is heated to a temperature above 70,000 for a short time will. The substrate can be heated to a temperature above 7000 during implantation so that the connection is made at the same time as the implantation if there is is desirable.

Nach Fig. 6 ist über der freiliegenden Oberfläche der Epitaxialschicht 32 eine Maske 40 in einer solchen Dicke gebildet, daß das Eindringen des Ionenstrahls in das Halbleitermaterial verhindert wird. Wenn als Maske Siliziumoxid verwendet wird, reicht eine Dicke von beispielsweise 10 000 R aus, um das Eindringen von Ionen zu verhindern, die mit einer Spannung in der Größenordnung von 150 KV beschleunigt worden sind.6 is over the exposed surface of the epitaxial layer 32 a mask 40 is formed in such a thickness that the penetration of the ion beam in the semiconductor material is prevented. When used as a mask silicon oxide is, a thickness of, for example, 10,000 R is sufficient to allow the penetration of ions to prevent that accelerates with a voltage on the order of 150 KV have been.

Die Maske kann durch Erhitzen des Siliziums in Anwesenheit von Sauerstoff thermisch aufgewachsen werden, wie dem Fachmann bekannt ist. Auch ein bei niedrigen Temperaturen arbeitendes Aufbringungsverfahren kann zur Bildung einer geeignetenMaske angewendet werden, beispielsweise einer Maske aus dicht bei Zimmertemperatur mit Plasma abgeschiedenen Nitrid oder einem bei 40000 mit Silan abgeschiedenen Oxid. In der Maske 40 werden Fenster 42 an Stellen gebildet, an denen eine sich zur 'Oberfläche des Halbleiterplättchens erstreckende dielektrische Isolationsschicht gewünscht wird. Mit dem nächsten Verfahrensschritt wird wieder ein Ionenstrahl 34 so gelenkt, daß er auf die Oberfläche der Anordnung trifft. Die Maske 40 verhindert ein Eindringen der loneninallen Bereichen mit Ausnahme der Fenster 42. Die Beschleunigungsspannung des Ionenstrahls 34 wird durch einen Bereich hindurch verändert, so daß sich die Tiefe, in der die Ionen in dasHalbleitermaterial eingeimpft werden, bis zu immer geringeren Tiefen ändern, damit die ''dielektrische Isolationsschicht bis zur Oberfläche der Epitaxialschicht 38 erstreckt wird. Es ist zu erkennen, daß auf diese Weise eine kontinuierliche dielektrische Isolaitonsschicht erzeugt werden kann, die einen Bereich des Halbleitermaterials vollständig einschließt.The mask can be made by heating the silicon in the presence of oxygen be grown thermally, as is known to those skilled in the art. Even one at low Temperature application process can be used to form a suitable mask be applied, for example a mask made tight at room temperature plasma deposited nitride or a 40,000 silane deposited oxide. In the mask 40 windows 42 are formed at locations where one of the 'surface of the semiconductor die extending dielectric isolation layer is desired will. In the next process step, an ion beam 34 is again directed in such a way that that it hits the surface of the assembly. The mask 40 prevents penetration of the ionic areas with the exception of windows 42. The accelerating voltage of the ion beam 34 is changed through an area so that the Depth at which the ions are inoculated into the semiconductor material, up to always Change shallower depths so that the '' dielectric insulation layer reaches the surface the epitaxial layer 38 is extended. It can be seen that way a continuous dielectric insulation layer can be produced which has a Completely encloses the area of the semiconductor material.

Das oben beschriebene Verfahren zur Herstellung der dielektrischen Isolationsschicht wird bevorzugt dort angewendet, wo extrem hohe Packunglsdichten erforderlich sind. Hohe Packungsdichten können erzielt werden, da während der Ionenimplantat#on im wesentlichen keine seitliche Diffusion erfolgt . in anderen Worten heißt das, daß die Wände 34 der dielektrischen lsolatiotsschicht im wesentlichen vertikal verlaufen. Auf diese Weise können benachbarte dielektrisch isolierte Bereiche 46 und 38 extrem dicht nebeneinander gebildet werden. Dies steht im Gegensatz zu herkömmlichen Diffusionsverfahren, bei denen es eine seitliche Diffusion erforderlich macht, benachbarte Bereiche weiter voneinander entfernt zu bilden, um eine ausreichende Isolation zu erzielen, wodurch für jedes Schaltungselement ein größerer Abschnitt der zur Verfügung stehenden Fläche eines Halbleiterplättchens benötigt wird.The method described above for making the dielectric The insulation layer is preferred wherever extremely high packing densities required are. High packing densities can be achieved because during the ion implant # on there is essentially no lateral diffusion. in other words that means that the walls 34 of the dielectric insulation layer are substantially vertical. In this way, adjacent dielectrically isolated areas 46 and 38 can become extreme be formed close to each other. This is in contrast to conventional diffusion processes, where lateral diffusion is required, adjoining areas further apart to form in order to achieve sufficient insulation, whereby for each circuit element a larger section of the to disposal standing area of a semiconductor wafer is required.

Eine andere Mö#lichkeit zur seitlichen Isolierung von Bereichen kann beispielsweise mit Hilfe von diffundierten pn-Übergängen in Verbindung mit der dielektrischen Isolierschicht 36 verwirklicht werden. Wenn niedrigere Ionenbeschleunigungsspannungen erwünscht sind oder wenn sehr dicke Bereiche des Halbleitermaterials isoliert werden sollen, kann die dielektrische Isolationsschicht 36 ferner vor der Bildung der Epitaxialschicht 32 oder nach der Bildung einer relativ dünnen Epitaxialschicht 32 hergestellt werden. Die Anordnung kann dann in einen Reaktor eingegeben werden, in dem ein Teil der Epitaxialschicht aufwächst. Die Anordnung wird dann herausgenommen, und die Ionenimplantat@on wird entsprechend der obigen Beschreibung ausgeführt, damit die seitlich dielektrisch isolierten Bereiche so erzeugt werden,däß sich die Isolation zur Oberfläche der Epitaxialschicht erstreckt.Dieser Vorgang wird solange wiederholt, bis die gewünschte Dicke der Epitaxialschicht erreicht ist. Es sei jedoch bemerkt, daß zur Aufrechterhaltung der Deckung zwischen aufeinande#-folgenden Einimpfungen Sorgfalt aufgewendet werden muß.Another possibility for lateral isolation of areas can be for example with the help of diffused pn junctions in connection with the dielectric Insulating layer 36 can be realized. When lower ion acceleration voltages are desired or when very thick areas of the semiconductor material are isolated further, the dielectric isolation layer 36 may be used prior to the formation of the epitaxial layer 32 or after the formation of a relatively thin epitaxial layer 32. The arrangement can then be fed into a reactor, in which part of the Epitaxial layer grows. The assembly is then removed, and the ion implant @ on is carried out in accordance with the above description, so that the laterally dielectric isolated areas are generated in such a way that the insulation extends to the surface of the Epitaxial layer extends. This process is repeated until the desired Thickness of the epitaxial layer is reached. It should be noted, however, that to maintain Care must be taken to ensure coverage between consecutive vaccinations got to.

Verfahren zur Erzielung der Deckung sind dem Fachmann bekannt, so daß sie hier nicht im einzelnen näher beschrieben werden müssen.Processes for achieving the coverage are known to the person skilled in the art, see above that they do not need to be described in detail here.

Beispiel In ein Siliziumsubstrat wurde ionisierter atomarer Stickstoff mit 150 KeV mit einer Gesamtdosis von 1 x 1016 Ionen pro Quadratzentimter eingeimpift. Das scheibenförmige Substrat wurde dann etwa 30 Minuten bi 9000 C in einer Stickstoffatmosphäre geglüht. In einer Tiefe von etwa 0,3 pm wurde eine bedeckte dielektrische Schicht mit einer Breite mn etwa 0,1 pm gebildet. Wie mit Hilfe von Röntgenbeuguügsver@@hren und durch Aufwachsen mehrerw/um aus monokristallinem epitaktischem Material auf der Oberfläche der Siliziumschich;gezeigt wurde, war diese Oberfläche verhältnismäßig unbeschädigt. Example Ionized atomic nitrogen has been introduced into a silicon substrate inoculated at 150 KeV with a total dose of 1 x 1016 ions per square centimeter. The disc-shaped substrate was then placed in a nitrogen atmosphere for about 30 minutes at 9000 C annealed. At a depth of about 0.3 µm there was a covered dielectric layer formed with a width mn about 0.1 pm. How with the help of Röntgenbeuguügsver @@ hren and by growing several w / um from monocrystalline epitaxial Material on the surface of the silicon layer; what was shown was this surface relatively undamaged.

In Fig.7 ist ein Gerät dargestellt, mit dem die oben beschriebenen lone nimplantatiDnsschritte durchgeführt werden können. Das Gerät enthält grundsätzlich eine Ionenquelle 50, die am Ende einer Beschleunigungsröhre 51 angebracht ist. Aus der Beschleunigungsröhre treten die Ionen in Form eines Strahls 52 aus, und sie durchlaufen ein Ablenksystem, das aus horizontalen Ablenkplatten 54 und vertikalen Ablenkplatten 55 bestehen kann. Dieses Ablenksystem wird dazu verwendet, den Strahl so zu lenken, daß er auf eine Platte 59 fokussiert wird, in der eine geeignet dimensionierte Öffnung 60 angebracht ist. Diese Platte wird in einer Vakuumkammer 66 zwischen der Scheibe 77, die beispielsweise aus mehreren Halbleiterplättchen 10 nach den Fig. 1 bis 6 bestehen kann, und der Ionenquelle 50 mit Hilfe einer Halterung 61 starr gehalten. Die Proben halterung 67, auf der die Scheibe 77 befestigt ist, ist an einer Transportvorrichtung 57 angebracht, die die Anordnung so bewegt, daß nur der Abschnitt der Oberfläche der Scheibe 77 dem Strahl ausgesetzt wird, der die Öffnung 60 durchläuft.In Fig.7 a device is shown with which the above-described lone implantation steps can be performed. The device basically contains an ion source 50 attached to the end of an acceleration tube 51. the end the accelerating tube, the ions exit in the form of a beam 52, and they go through a deflection system consisting of horizontal baffles 54 and vertical baffles Deflectors 55 may exist. This deflection system is used to deflect the beam steer so that it is focused on a plate 59 in which an appropriately sized Opening 60 is attached. This plate is in a vacuum chamber 66 between the Disk 77, for example made up of several semiconductor wafers 10 according to FIGS. 1 to 6 can exist, and the ion source 50 is rigid with the aid of a holder 61 held. The sample holder 67, on which the disc 77 is attached, is on a transport device 57 attached, which moves the assembly so that only the Portion of the surface of the disc 77 is exposed to the beam, which the opening 60 passes.

Die Transportvorrichtung ermöglicht zusammen mit der Öffnung eine präzise Steuerung des Ionenstrahls, so daß ein Beschuß von diskreten ausgewählten Bereichen der Oberfläche der Scheibe 77 ermöglicht wird. Eine solche Steuerung stellt sicher, daß jeder bestrahlte Abschnitt der Scheibe exakt die gleiche Strahlungsintensität empfängt, wenn der durch die Öffnung tretende und auf die Scheibe aufprallende Ionenstrom konstant gehalten wird. Andrerseits kann der durch die Öffnung tretende Strom unter Verwendung einer im Handel erhältlichen Elektrometervorrichtung integriert werden, und die Scheibe kann weiter transportiert werden, nachdem eine vorbestimmte Ladung af den bestimmten Bereich der Scheibe oberfläche aufgeprallt ist. Die Ionenquelle 50 und die Beschleunigungsröhre 51 können einen relativ energiereichen Ionenstrahlbeschleuniger von etwa 1000 V bis zu mehreren Millionen Elektronenvolt enthalten. Einrichtungen zur Veränderung der Beschleunigungsenergie sind in Borm eines Schaltungsblocks 78 dargestellt. Solche Spannungsregeleinrichtungen sind dem Fachmann bekannt, so daß sie hier nicht näher beschrieben werden müssen.The transport device allows together with the opening a precise control of the ion beam so that a bombardment of discrete selected Areas of the surface of the disc 77 is made possible. Such a control provides ensure that each irradiated section of the disc has exactly the same radiation intensity receives when the ion current passing through the opening and striking the pane is kept constant. On the other hand, the current passing through the opening can underneath Use a commercially available Electrometer device can be integrated, and the disc can be transported further after a predetermined charge af the specific area of the disc surface impacted is. The ion source 50 and the acceleration tube 51 can be relatively energetic Ion beam accelerators from around 1000 V to several million electron volts contain. Devices for changing the acceleration energy are in Borm of a circuit block 78 is shown. Such voltage regulators are the Known to those skilled in the art, so that they do not have to be described in more detail here.

In Fig.8 ist eine andere Ausführungsform der Erfindung dargestellt, bei der als Ausgangsmaterial ein Substrat 80 aus beispielsweise n-leitendem Silizium verwendet wird.Another embodiment of the invention is shown in FIG. in which a substrate 80 made, for example, of n-conducting silicon as the starting material is used.

Wenn es erwünscht ist, könnte das Substrat 80 beispielsweise eine Epitaxifalschicht sein. In der im Zu.sammenhang mit Fig.2 beschriebenen Weise wird über der Fläche 83 des Substrats eine mit Abschrägungen verseheneNaske 82 gebildet, und es wird dann durch Einimpfen von 02-, N2-0-Ionen oder von Ionen einer Kombination dieser MXteriaLien eine dielektrische Schicht 84 gebildet.For example, if desired, substrate 80 could be a Be epitaxial layer. In the manner described in connection with FIG a chamfered mask 82 is formed over surface 83 of the substrate; and it is then inoculated by inoculating O2, N2-0 ions or ions of a combination A dielectric layer 84 is formed of these materials.

Die eingeimpften Ionen bilden eine isolierende Verbindung, wenn die Anordnung für eine kurze Zeit, beispielsweise 10 Minuten oder länger, auf eine Temperatur von beispielsweise wenigstens 70000 erhitzt wird. Wegen der abgeschrägten Ränder der Maske erstreckt sich die dielektrische Schicht 84 zur Oberfläche 83 des Substrats, so daß ein taschenartiger Bereich 85 des Siliziums isoliert wird. Da in vielen Anwendungsfällen ein zur Oberfläche des isolierten taschenartigen Bereichs längs seines Umfangs reichender Bereich mit hoher Leitfähigkeit erwünscht ist, kann unter Verwendung der gleichen mit Abschregungen versehenen Maske , die zur Herstellung der dielektrischen Schicht 84 verwendet worden ist, ein (n+)-leitender Bereich 86 (unter der Annahme eines n-leitenden Substrats 80) durch lonenimplantantion gebildet werden. In gleicher Weise könnte in der Anordnung -von Fig.6 durch Einimpfen geeigneter Ionen durch eine mit einem Muster versehene Maske ein zur Oberfläche des Substrats reichender (n+)-leitender Bereich gebildet werden. Es sei bemerkt, daß beispielsweise in der Anordnung vrn1'ig.6 auch (n+)-Diffusionsn vorteilhafterweise zur Bildung einer (n+)-leitenden Zone angewendet werden könnten, die sich von der Oberfläche durch die Epitaxialschicht 32 bis in Kontakt mit dem (n+)-leitenden Substrats 30 erstreckt.The inoculated ions form an insulating compound when the Arrange for a short time, for example 10 minutes or more, at a temperature of at least 70,000, for example. Because of the beveled edges of the mask, the dielectric layer 84 extends to the surface 83 of the substrate, so that a pocket-like area 85 of the silicon is isolated. As in many use cases one extending to the surface of the isolated pocket-like area along its perimeter High conductivity area is desired can be made using the same mask provided with de-excitations, which is used to produce the dielectric layer 84 has been used, an (n +) conductive region 86 (assuming a n-type substrate 80) are formed by ion implantation. In the same way, in the arrangement of FIG. 6, it could be more suitable by inoculating Ions through a patterned mask to the surface of the substrate reaching (n +) - conductive area are formed. It should be noted that, for example in the arrangement vrn1'ig.6 also (n +) diffusions advantageously for formation an (n +) - conductive zone could be applied, extending from the surface through the epitaxial layer 32 to in contact with the (n +) - conductive substrate 30 extends.

Durch sehr genaues Ausrichten des Substrats Längs einer der Kirstallebenen mit niedrigem Index , beispielsweise der Ebenen{100} ,{110} oder {111}, ermöglicht der Durchdringungseffekt beispielsweise die Bildung der dielektrischen Schicht in einer beträchtlich größeren Tiefe bei einer gegebenen Beschleunigungsenergie.By aligning the substrate very precisely along one of the Kirstal planes with a low index, for example the {100}, {110} or {111} levels the penetration effect, for example, the formation of the dielectric layer in a considerably greater depth for a given acceleration energy.

Beispielsweise wandern (n +1) -Ladungsträger in der £110-Richtung bei einer Energie von 150 KeV in eine Tiefe von etwa 3,0 µm anstelle einer Tiefe von etwa 0,3 µm bei beliebiger Kristallrichtung. Auch könnte eine wiederverwendbare Schattenmaske verwendet werden, wenn es erwünscht ist, damit die Zahl der zur Bildung der Masken auf der Substratoberfläche erforderlichen Verfahrensschritte verringert wird.For example, (n +1) load carriers migrate in the £ 110 direction at an energy of 150 KeV to a depth of about 3.0 µm instead of a depth of about 0.3 µm with any crystal direction. Also could be a reusable Shadow mask can be used when it is desired to allow the number of people to form the masks on the substrate surface required process steps is reduced will.

PatentansprücheClaims

Claims (9)

P a t e n t a n s p r ü c h e 1. Halbleiteranordnung mit einem einteiligen Substrat aus Halbleitermaterial mit mehreren im Abstand voneinander an einer Oberfläche angrenzenden Bereichen, dadurch gekennzeichnet, daß jeder der Bereiche von einer aus dielektrischem Material bestehenden Schicht umschlossen ist, die einen sich unter Bildung eines spitzen Winkels zur Oberfläche erstreckenden Abschnitt aufweist, wobei das dielektrische Material aus einer chemischen -Verbindung zwischen eingeimpften Ionen und dem Halbleitermaterial besteht. P a t e n t a n s p r ü c h e 1. Semiconductor arrangement with a one-piece Substrate made of semiconductor material with several spaced apart on one surface adjacent areas, characterized in that each of the areas of one consisting of dielectric material layer is enclosed, the one itself has a portion extending at an acute angle to the surface, wherein the dielectric material consists of a chemical compound inoculated between Ions and the semiconductor material. 2. Halbleiterant>rdnung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitermaterial Silizium ist, und daß das dielektrische Material Sidiziumcarbid, Siliziumnitrid, Siliziumoxid oder SiOxNyCz ist.2. Semiconductor element according to claim 1, characterized in that that the semiconductor material is silicon and that the dielectric material is silicon carbide, Is silicon nitride, silicon oxide or SiOxNyCz. 3. Verfahren ur Herstellung einer Haibleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß über dem Halbleitermaterial eine für lonenstrahlung im wesentlichen undurchlässige Maske gebildet wird, daß an ausgewählten Stellen durch die Maske Fenster geöffnet werden, und daß ein Innenstrahl, der auf eine zum Einimpfen der Ionen in eine Schicht in einem gewünschten Abstand unterhalb der Oberfläche des Halbleitermaterials ausreichende Energie beschleunigt ist, so gelenkt wird, daß, er auf die Fenster trifft, so daß ein bedeutender Anteil des Halbleitermaterials in dieser Sdicht in eine elektrisch isolierende Verbindung umgewandelt wird.3. A method for producing a semiconductor arrangement according to claim 1, characterized in that one for ion radiation over the semiconductor material substantially opaque mask is formed that in selected locations through the mask window can be opened, and that an inner ray, which on a for Inoculating the ions into a layer a desired distance below the surface of the semiconductor material sufficient energy is accelerated, so it is steered, that, it hits the window, so that a significant proportion of the semiconductor material in this S seal is converted into an electrically insulating connection. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Halbleitermaterial Silizium id; und daß die Ionen kohlenstoff-,Stickstoff- oder Sauerstoffionen sind.4. The method according to claim 3, characterized in that the semiconductor material Silicon id; and that the ions are carbon, nitrogen or oxygen ions. 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Fenster derart gebildet werdeNdaß sie abgeschrägte Wände aufweisen.5. The method according to claim 3, characterized in that the window be formed such that they have beveled walls. 6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß auf einem Halbleiterplättchen durch Aufwachsen eine relativ dünne Epitaxialschicht erzeugt wird, daß ein Strahl beschleunigcter Ionen derart über die Fläche der Epitaxialschicht gelenkt wird, daß eine im wesentlichen parallel zur Oberfläche der Epitaxialschicht verlaufende dielektrische Schicht gebildet wird, die innerhalb des Halbleiterplättchens in einem vorbestimmten Abstand unter der Oberfläche der Epitaxialschicht eingebettet ist, wobei die Ionen einen Teil des Halbleiterplättche#s in eine elektrisch isolierende Verbindung umwandeln, daß über der Oberfläche des Substrats eine für Ionen undurchlässige Maske gebildet wird, daß 3n vorgewählten Stellen in der Maske Fenster geöffnet werden, daß ein Ionenstrahl derart gelenkt wird, daß er auf die Fenster trifft, damit die Ionen in einem auswählbaren Abstand in das Halbleiterplättchen in Berührung mit der eingebetteten Schicht eingeimpft werden, und daß die Beschleunigungsenergie der Ionen derart verändert wird, daß die dielektrische Schicht bis zur Oberfläche der Epitaxialschicht unter den Fenstern erstreckt wird, wodurch in den Halbleiterplättchen mehrere dielektrisch voneinander isolierte Bereiche gebildet werden.6. The method according to claim 3, characterized in that on one Semiconductor wafers produced a relatively thin epitaxial layer by growth is that a beam accelerated ions across the surface of the epitaxial layer is directed that one is substantially parallel to the surface of the epitaxial layer extending dielectric layer is formed within the semiconductor die embedded at a predetermined distance below the surface of the epitaxial layer is, wherein the ions part of the semiconductor wafer in an electrically insulating Convert compound that over the surface of the substrate is an impermeable to ions Mask is formed that 3n preselected positions in the mask window are opened, that an ion beam is directed so that it hits the window so that the Ions in a selectable distance in the semiconductor wafer in contact with the embedded layer are inoculated, and that the acceleration energy of the ions is changed in such a way that the dielectric layer extends to the surface the epitaxial layer is extended under the windows, creating in the semiconductor die a plurality of dielectrically isolated regions are formed. 7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Anordnung nach der ImpLantation der Ionen auf eine Temperatur von wenigstens 70000 zur Verstärkung der Bildung der isolierenden Verbindung erhitzt wird.7. The method according to claim 3, characterized in that the arrangement after implantation of the ions to a temperature of at least 70,000 for amplification the formation of the insulating compound is heated. 8. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das IIalbleiterplättchen gleichzeitig mit dem Einimpfen der Ionen auf eine Temperatur von wenigstens 70000 erhitzt wird.8. The method according to claim 3, characterized in that the semiconductor plate simultaneously with the inoculation of the ions to a temperature of at least 70,000 is heated. 9. Verfahren nach Anspruch 3 oder 6, dadurch gekennzeichnet, daß das Substrat längs einer Kristallebene mit niedrigem Index zur Verstärkung des Eindringens der eingeimpften Ionen ausgerichtet wird.9. The method according to claim 3 or 6, characterized in that the Substrate along a low index crystal plane to enhance penetration of the inoculated ions is aligned.
DE19722226538 1971-06-01 1972-05-31 Producing dielectric layers in semiconductors - by ion implantation method Ceased DE2226538A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14876071A 1971-06-01 1971-06-01

Publications (1)

Publication Number Publication Date
DE2226538A1 true DE2226538A1 (en) 1972-12-14

Family

ID=22527237

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722226538 Ceased DE2226538A1 (en) 1971-06-01 1972-05-31 Producing dielectric layers in semiconductors - by ion implantation method

Country Status (1)

Country Link
DE (1) DE2226538A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3044388A1 (en) * 1979-11-30 1981-06-19 Mitsubishi Denki K.K., Tokyo METHOD FOR PRODUCING SEMICONDUCTOR DEVICES
WO1990009679A1 (en) * 1989-02-20 1990-08-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Power circuit with an integrated cmos or bipolar circuit and process for manufacturing an integrated circuit
EP0658930A2 (en) * 1993-06-24 1995-06-21 Texas Instruments Incorporated Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3044388A1 (en) * 1979-11-30 1981-06-19 Mitsubishi Denki K.K., Tokyo METHOD FOR PRODUCING SEMICONDUCTOR DEVICES
WO1990009679A1 (en) * 1989-02-20 1990-08-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Power circuit with an integrated cmos or bipolar circuit and process for manufacturing an integrated circuit
EP0658930A2 (en) * 1993-06-24 1995-06-21 Texas Instruments Incorporated Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate
EP0658930A3 (en) * 1993-06-24 1997-10-01 Texas Instruments Inc Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate.

Similar Documents

Publication Publication Date Title
DE2046833C3 (en) Process for the production of electrically isolated semiconductor zones
DE1589810C3 (en) Passivated semiconductor component and method for its manufacture
DE2745857C2 (en)
DE2414033C3 (en) Process for the production of semiconductor devices having layers of an oxide of the substrate material which are selectively arranged on a surface of a semiconductor substrate
DE2718894C2 (en) Method for manufacturing a semiconductor device
DE2650511C2 (en) Method for manufacturing a semiconductor component
DE3334624C2 (en)
DE19704996A1 (en) Process for the production of IGBT components
DE10000754A1 (en) Semiconductor device with a multiple vertical p-n junction layer, e.g. a vertical MOSFET, IGBT, bipolar transistor or diode, is produced by ion implantation and heat treatment to form vertical drift zones or separation zones
DE3245064A1 (en) METHOD FOR ATTACHING A NARROW NUT OR GAP IN A SUBSTRATE AREA, IN PARTICULAR A SEMICONDUCTOR SUBSTRATE AREA
DE2753613B2 (en) Insulating gate field effect transistor
DE2056220A1 (en) Process for producing an electrical arrangement, and arrangement produced according to the method
DE2502235A1 (en) CHARGE COUPLING SEMICONDUCTOR ARRANGEMENT
DE2354523C3 (en) Process for the production of electrically insulating blocking regions in semiconductor material
DE2243592A1 (en) METHOD FOR MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT AND SEMI-CONDUCTOR ARRANGEMENT PRODUCED BY THIS METHOD
DE2749607B2 (en) Semiconductor device and method for the production thereof
DE2449012A1 (en) PROCESS FOR MANUFACTURING DIELECTRICALLY INSULATED SEMICONDUCTOR AREAS
DE2926334C2 (en)
DE2420239A1 (en) METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS
DE1950069A1 (en) Method of manufacturing semiconductor devices
DE2133979C3 (en) Method for manufacturing a semiconductor device
DE2502547A1 (en) SEMICONDUCTOR BODY WITH BIPOLAR TRANSISTOR AND PROCESS FOR PRODUCING IT
DE2705468A1 (en) METHOD OF MANUFACTURING TRANSISTORS BY ION IMPLANTATION
DE2758283C2 (en) Process for the production of mutually isolated semiconductor circuits
DE2611559A1 (en) PROCESS FOR MANUFACTURING SEMICONDUCTOR STRUCTURES

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection