DE2223341C3

DE2223341C3 - Storage element and dynamic random storage built up from it

Info

Publication number: DE2223341C3
Application number: DE2223341A
Authority: DE
Inventors: Francis Bresson Blanchet; Eugene Grenoble Mackowiak
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 1971-05-12
Filing date: 1972-05-12
Publication date: 1985-02-21
Also published as: FR2137069B1; FR2137069A1; DE2223341B2; GB1365218A; DE2223341A1; JPS5650421B1

Description

Die Erfindung betrifft ein Speicherelement nach dem Oberbegriff des Anspruchs 1 und daraus aufgebaute dynamische Randomspeicher nach dem Oberbegriff der Ansprüche 7 und 8.The invention relates to a memory element according to the preamble of claim 1 and a memory element constructed therefrom dynamic random memory according to the preamble of claims 7 and 8.

Die Erfindung betrifft ein Speicherelement oder einen Speicherpunkt, d. h. eine Elementareinrichtung, die zwei unterschiedliche physikalische Zustände annehmen kann, die im allgemeinen mit »0« und »1« zu bezeichnen sind. Die Erfindung betrifft ferner einen dynamischen Randomspeicher, auch Speicher mit wahlfreiem oder direktem Zugriff genannt, der mehrere derartige Speicherelemente aufweist. Die Bezeichnung »dynamisch« bedeutet hier, daß die im Speicher enthaltenen Informationen nicht unendlich lange gespeichert, sondern im Laufe der Zeit von selbst gelöscht werden, so daß es für ihre Aufrechterhaltung notwendig ist, sie periodisch zu regenerieren. Diese Speicher haben einen wahlfreien Zugriff, d. h. einen direkten Zugriff anstelle eines zyklischen Zugriffs zur gespeicherten Information, die an einem ausgewählten Speicherelement oder in der Zeile eines angesteuerten Worts vorhanden ist, die aus mehreren parallelgcschalteten Speicherelementen besteht.The invention relates to a storage element or a storage point, i. H. an elementary facility that can assume two different physical states, which are generally designated with "0" and "1". The invention also relates to a dynamic random memory, also called a memory with random or direct access, which has a plurality of such memory elements. The term "dynamic" here means that the Information is not stored indefinitely, but is automatically deleted over time, so that in order to maintain them it is necessary to periodically regenerate them. These memories have one random access, d. H. direct access instead of cyclic access to the stored information, which is present in a selected memory element or in the line of a selected word that consists of consists of several storage elements connected in parallel.

Da die Speicher mit immer größer werdenden Spei-Since the storage with ever-increasing storage

cherkapazitäten realisiert werden, sucht man sie aus gedruckten oder integrierten Schaltungen auf/.ubaucn, die eine große Anzahl von Speicherelementen zusammenfassen. Die bekannten Anordnungen von Speicherelementen wie Ferritkerne sind nicht anwendbar, weshalb man bemüht ist. Vorrichtungen aus Halbleitern zu fertigen, die leicht in Form gedruckter oder integrierter Schaltungen hergestellt werden können. Die Strukturen oder Transistoren, die mit der Abkürzung MOS (Metall-Oxid-Semiconiluctor [Halbleiter]) bezeichnet sind, haben sich als besonders vorteilhaft herausgestellt, da sie meistens gebildet sind durch ein Halbleitersubstrat (z. B. η-Silizium), eine dünne Halbleiteroxidschicht (im vorliegenden Fall S1O2) und eine Metallelektrode (z. B. Aluminium). Im folgenden soll unter der Abkürzung MOS verstanden werden, daß damit auch eine Struktur bezeichnet sein kann, die nicht diesem speziellen Schema unterliegt; die Isolierschicht braucht nicht aus einem Siliziumoxid hergestellt zu sein, sondern kan., auch aus einem anderen Isoliermaterial, 2. B. einem Nitrid (MlS-Struktur: Metall-Isolierstoff-Semiconductor [Halbleiter]) gefertigt sein, und die Elektroden können z. B. aus stark dotiertem Silizium oder einem anderen Metall bestehen. storage capacities are realized, one looks for them from printed or integrated circuits on / .ubaucn that combine a large number of storage elements. The known arrangements of storage elements such as ferrite cores are not applicable, which is why an effort is made. To manufacture devices from semiconductors, which can easily be manufactured in the form of printed or integrated circuits. The structures or transistors with the abbreviation MOS (Metal-Oxide-Semiconiluctor [Semiconductors]) have been found to be particularly advantageous because they are mostly formed by a semiconductor substrate (e.g. η-silicon), a thin semiconductor oxide layer (in this case Case S1O2) and a metal electrode (e.g. aluminum). In the following, the abbreviation MOS is to be understood to mean that it also denotes a structure that is not subject to this special scheme; the insulating layer does not need to be made of one Silicon oxide, but can also be made of another insulating material, e.g. a nitride (MlS structure: Metal-Isolierstoff-Semiconductor [semiconductor]) be manufactured, and the electrodes can, for. B. off heavily doped silicon or another metal.

Es ist bereits ein dynamischer Randomspeicher bekannt, dessen Speicherelemente jeweils aus drei MOS-Transistoren bestehen, einem Transistor zum Speichern der Information und zwei Transistoren zum Ansteuern des Speichertransistors, wobei der eine zur Schreibansteuerung und der andere zur Leseansteuerung dient. Das Arbeitsprinzip dieses Speicherelements ist. Information in der Eingangskapazität des MOS-Transistors zu speichern, wobei diese Kapazität zwischen der Gatterelektrode des MOS-Transistors und dem Substrat ausgebildet ist. In diesen Speicherelementen liegt die Kapazität des Senken-Substrat-Übergangs des Leseansteuertransistors parallel zur Gatter-Substrat-Kapazität des Speichertransistors. Der Leckstrom dieses Übergangs entlädt die Speicherkapazität mit einer Zeitkonstante von einigen Millisekunden. Die Information muß daher durch wiederholtes Schreiben, z. B. alle 2 ms, regeneriert werden. Diese Speicher sind also dynamisch. Falls der Speicher nicht systematisch an allen seinen Adressen in einem Zeitintervall abgefragt wird, das kleiner als 2 ms ist, muß ein Teil der Zeit vorgesehen werden, um alle im Speicher enthaltenen Informationen zu regenerieren. Der Grad der Komplexität, der durch Substrat(Halbleiter)-Plättchen mit diesen Speichern erreicht wird, beträgt 1024 Speicherelemente, wobei jedes eine Fläche von etwa 6000 μηι² einnimmt.A dynamic random memory is already known, the memory elements of which each consist of three MOS transistors, one transistor for storing the information and two transistors for controlling the memory transistor, one for write control and the other for read control. The working principle of this storage element is. To store information in the input capacitance of the MOS transistor, this capacitance being formed between the gate electrode of the MOS transistor and the substrate. In these memory elements, the capacitance of the sink-substrate junction of the read drive transistor is parallel to the gate-substrate capacitance of the memory transistor. The leakage current of this transition discharges the storage capacity with a time constant of a few milliseconds. The information must therefore by repeated writing, e.g. B. every 2 ms, be regenerated. So these memories are dynamic. If the memory is not systematically scanned at all of its addresses in a time interval that is less than 2 ms, part of the time must be provided to regenerate all information contained in the memory. The degree of complexity that is achieved by substrate (semiconductor) platelets with these memories is 1024 memory elements, each of which occupies ^{an area of approximately 6000 μm 2.}

Es sind ferner dynamische Register mit Ladungstransport oder -verschiebung bekannt, die durch eine Ausrichtung völlig identischer Elektroden gebildet sind. Durch Anlegen geeigneter Potentiale an die Elektroden verschiebt man allmählich die Ladungen längs der Halbleiteroberfläche. There are also dynamic registers with charge transport or shift known, which by an alignment completely identical electrodes are formed. By applying suitable potentials to the electrodes one gradually shifts the charges along the semiconductor surface.

Es ist nun Aufgabe der Erfindung, ein Speicherelement und einen dynamischen Randomspeicher zu schaffen, die besser als die bekannten den Anforderungen an die Praxis genügen, indem ihre Fertigungsausbeute höher ist, die Dichte der Speicherelemente bedeutend größer sein kann, die Speicherzeit der Information viel langer ist, der Verbrauch an elektrischer Energie sehr gering und der Pegel des Ausgangssignals vor Verstärkung relativ hoch ist (ungefähr zehnmal höher als bei den Magnetspeichern mit Kernen, ebenen Schichten oder Drähten).It is now the object of the invention to create a memory element and a dynamic random memory, which meet the practical requirements better than the known ones, in that their production yield is higher is, the density of the storage elements can be significantly greater, the storage time of the information much longer is, the consumption of electrical energy is very low and the level of the output signal before amplification is relatively high (about ten times higher than in magnetic storage devices with cores, flat layers or wires).

Die Lösung dieser Aufgabe ist beim erfindungsgemäßen Speicherelement durch die Lehre nach dem kennzeichnenden Teil des Anspruchs 1 gegeben.The solution to this problem is in the case of the invention Memory element given by the teaching according to the characterizing part of claim 1.

Gemäß verschiedenen Ausführungsbeispielen der Erfindung kann das Speicherelement entweder eine einzige Steuerelektrode oder zwei SteuereleJctroden haben, die Seite an Seite angeordnet sind und gleichzeitig auf identische Spannungspegel gebracht werden können, wenn das Speicherelement angesteuert wird.
Aus dem erfindungsgemäßen Speicherelement aufgebaute, erfindungsgemäße dynamische Randomspeicher sind durch die Ansprüche 7 und 8 gegeben.According to various exemplary embodiments of the invention, the memory element can have either a single control electrode or two control electrodes which are arranged side by side and can be brought to identical voltage levels at the same time when the memory element is activated.
Dynamic random memories according to the invention constructed from the memory element according to the invention are given by claims 7 and 8.

Die Erfindung wird anhand der Zeichnung näher erläutert. Es zeigtThe invention is explained in more detail with reference to the drawing. It shows

F i g. 1 schematisch im Schnitt ein Speicherelement gemäß der Erfindung.F i g. 1 schematically in section a storage element according to the invention.

Fig.2a bis 2c das Arbeitsprinzip des Speicherelements beim Schreiben, Speichern und Lesen von Information,
F i g. 3 die Vorspannungspegel | V | (als Betragswerte), die an die verschiedenen Bestandteile des Speicherelements angelegt werden, um die in F i g. 2 gezeigten Funktionen zu erhalten,2a to 2c show the working principle of the memory element when writing, storing and reading information,
F i g. 3 the bias levels | V | (as absolute values) that are applied to the various components of the memory element in order to obtain the values shown in FIG. 2 functions shown,

Fig.4 schematisch das Prinzip eines Speichers gemäß der Erfindung, bei dem die Speicherelemente nur eine einzige Steuerelektrode haben,4 schematically the principle of a memory according to of the invention, in which the storage elements have only a single control electrode,

F i g. 5 das Ersatzbild des Speichers von F i g. 4,
F i g. 6 schematisch die Wortorganisation eines Speichers gemäß der Erfindung, bei dem die Speicherelemente nur jeweils eine einzige Steuerelektrode aufweisen, undF i g. 5 shows the substitute image of the memory from FIG. 4,
F i g. 6 schematically shows the word organization of a memory according to the invention, in which the memory elements each have only a single control electrode, and

F i g. 7 schematisch eine Organisation eines Speichers gemäß der Erfindung mit zwei senkrechten Achsen X und V, bei dem jedes Speicherelement zwei Steuerelektroden A und ßhat.F i g. 7 schematically shows an organization of a memory according to the invention with two perpendicular axes X and V, in which each memory element has two control electrodes A and β.

Im Speicherelement gemäß der Erfindung ist die Information durch elektrische Ladungen dargestellt, die man in einer Raumladungszone speichert, die an der Oberfläche des Halbleiters durch die Speicherelektrode in einer MOS-Struktur gebildet ist, wobei das Lesen dieser Information vorgenommen wird, indem diese Ladungen zu einer Elektrode zur Eingabe und Ausgabe von Information transportiert werden, vorzugsweise eine dotierte Zone. In Fig. 1 ist schematisch ein Speicherelement der Erfindung abgebildet, das ein Halbleitersubstrat 2 aufweist, das Majoritätsträger und Minoritätslräger hat. Dieser Halbleiter kann z. B. n-Silizium sein, wobei die Majoritätsträger Elektronen und die Minoritätsträger Löcher (fiktive oder reelle positive Ladungen) sind, die durch +-Zeichen dargestellt sind. Das Halbleitersubstrat 2 hat an der Oberfläche eine Zone 4, die mit Minoritätsträgern dotiert ist: Diese Zone ist vom p-Typ, wenn der Halbleiter vom η-Typ ist, und umgekehrt. Die Dotierung dieser Zone kann durch ein für sich bekanntes Diffusionsverfahren oder durch Ionenimplantation erfolgen. Eine dünne Schicht 6 aus elektrischem Isolierstoff befindet sich an der Fläche des Halbleiters, der die dotierte Zone 4 aufweist, und in der Nähe dieser Zone. Dieser elektrische Isolierstoff kann z. B. ein Nitrid oder ein Oxid sein. Eine Elektrode 8 und mindestens eine Elektrode 10 sind Seite an Seite auf der Isolierschicht 6 aufgebracht. Die Elektrode oder die Elektroden 10 in der Nähe der dotierten Zone 4 werden Steuerelektroden genannt, während die Elektrode 8 die Informationsspeicherelektrode ist. Die Elektroden 8 und 10 und die dotierte Zone 4 sind zueinander ausgerichtet. Die Elektroden 8 und 10, die Isolierschicht 6 und der Halbleiter 2 bilden eine MOS-Struktur oder im allgemeineren Fall eine M IS-Struklur.In the memory element according to the invention is the information represented by electrical charges that are stored in a space charge zone that is attached to the Surface of the semiconductor is formed by the storage electrode in a MOS structure, with reading this information is made by transferring these charges to an electrode for input and output are transported by information, preferably a doped zone. In Fig. 1 is a memory element schematically of the invention having a semiconductor substrate 2, the majority carriers and minority carriers Has. This semiconductor can, for. B. be n-silicon, the majority carriers being electrons and the minority carriers Holes (fictitious or real positive charges) are represented by + signs. That Semiconductor substrate 2 has a zone 4 on the surface, which is doped with minority carriers: this zone is dated p-type if the semiconductor is η-type, and vice versa. This zone can be doped by a for known diffusion process or by ion implantation. A thin layer 6 of electrical Insulating material is located on the surface of the semiconductor which has the doped zone 4 and in the vicinity this zone. This electrical insulating material can, for. B. be a nitride or an oxide. One electrode 8 and at least an electrode 10 are applied side by side on the insulating layer 6. The electrode or electrodes 10 in the vicinity of the doped zone 4 are called control electrodes, while the electrode 8 is the Information storage electrode is. The electrodes 8 and 10 and the doped zone 4 are aligned with one another. The electrodes 8 and 10, the insulating layer 6 and the semiconductor 2 form a MOS structure or more generally Case of an M IS structure.

Die im Speicherelement erhaltene Information wird erhalten, indem die Potentialdifferenz zwischen der dotierten Zone 4 und dem Halbleiter abgenommen und geeignet verstärkt wird.The information obtained in the memory element is obtained by dividing the potential difference between the doped Zone 4 and the semiconductor is removed and suitably reinforced.

Das Speicherelement kann auch eine zweite, in F i g. 1 nicht dargestellte Steuerelektrode haben, die sich seitlich zur zweiten Steuerelektrode 10 befindet, wobei die Speicherelektrode 8, die beiden Steuerelektiodcn und die dotierte Zone 4 zueinander ausgerichtet sind.The storage element can also have a second, shown in FIG. 1 have not shown control electrode, which is located laterally to the second control electrode 10, wherein the Storage electrode 8, the two Steuerelektiodcn and the doped zone 4 are aligned with one another.

Das Arbeitsprinzip des in Fi g. 1 gezeigten Speicherelements ist in Fig.2a, 2b und 2c für einen Halbleiter vom η-Typ und eine dotierte Zone vom p-Typ abgebildet. Wenn der Halbleiter vom p-Typ und die dotierte Zone vom η-Typ ist, bleibt das Arbeitsprinzip dasselbe, d. h. nur ein Vorzcichcnwechse! der Spannungspege! V, !5 immer gemessen relativ zum Substrat, ist erforderlich. Wenn man die Speicherelektrode 8 auf einen Vorspannungspegel Vi bringt, entsteht eine tiefe Raumladungszone unter dieser Elektrode bei Abwesenheit von Minoritätsträgern. Wenn durch irgendein Verfahren Löcher in den Halbleiter vom η-Typ injiziert werden, sammeln sich diese unter der Speicherelektrode in der Raumladungszone bis zu einer Größe der verfügbaren Plätze, ungefähr 10" bis 10¹⁸ Plätze/cm³. Die beiden Zustände des Speicherelements, die mit »0« und »1« bezeichnet sind, entsprechen dem Fehlen und der Anwesenheit von Minoritätsträgern, die örtlich unter der Speicherelektrode festgehalten oder fixiert sind.The working principle of the in Fi g. 1 is shown in FIGS. 2a, 2b and 2c for a semiconductor of the η-type and a doped zone of the p-type. If the semiconductor is of the p-type and the doped zone is of the η-type, the working principle remains the same, ie only a change of sign! the tension level! V,! 5 always measured relative to the substrate, is required. If the storage electrode 8 is brought to a bias level Vi , a deep space charge zone is created under this electrode in the absence of minority carriers. If holes are injected into the η-type semiconductor by any method, they will collect under the storage electrode in the space charge zone to a size of the available spaces, approximately 10 "to 10 ¹⁸ spaces / cm ^3. The two states of the storage element, the marked with "0" and "1" correspond to the absence and presence of minority carriers that are locally held or fixed under the storage electrode.

Falls die Steuerelektrode 10 auf einen Spannungspegel Vi mit IV2J r» J V₁ ( (Absolutwert von V2 größer als Absolutwert von Vi) und die dotierte Zone 4 auf einen Spannungspegel O (keine Vorspannung) gebracht wird, bildet sich im inneren des Halbleiters ein Gradient des elektrischen Felds, der der Differenz der Tiefe der Raumladungszone entspricht (im Englischen »depletion layerw-Verarmungsschicht genannt). Die Löcher der Zone 4 werden nun unter der Speicherelektrode 8 angezogen (F ig. 2a), was dem Schreiben eines Zustands »1« entspricht. Wenn im Gegensatz dazu die Steuerelektrode 10 und die dotierte Zone 4 auf denselben Spannungspegel V₃ gebracht werden mit | V₃| > | V₂|, werden die Ladungen (Löcher), die eventuell unter der Speicherelektrode 8 vorhanden sind, zur dotierten Zone 4 transportiert (Fig.2c), und die im Speicherelement eingeschriebene Information wird gelesen und gleichzeitig ein Zustand »0« geschrieben, weil die Ladungen, die eventuell unter der Speicherelektrode 8 vorhanden waren, verschwunden sind. Die Kapazität der Diode, die durch die dotierte Zone 4 und das Substrat 2 gebildet ist, lädt sich also auf, wobei die Spannung an ihren An-Schlüssen das Leses^g-nal darstellt. Die Fig.2b entspricht dem Speichern von Informationen, wenn man diese letztere während einer bestimmten Zeit aufrechterhalten will. In diesem Fall hält man evtl. unter der Speicherelektrode 8 vorhandene Ladungen fest, indem man die Speicherelektrode 8 mit einem Vorspannungspegel V₂ und die Steuerelektrode 10 sowie die dotierte Zone 4 mit demselben Pegel von Nullspannung beaufschlagt If the control electrode 10 is brought to a voltage level Vi with IV2J r »JV ₁ ((absolute value of V2 greater than the absolute value of Vi) and the doped zone 4 is brought to a voltage level O (no bias voltage), a gradient of is formed inside the semiconductor electric field, which corresponds to the difference in depth of the space charge zone (in English called »depletion layerw -armungsschicht). The holes of zone 4 are now attracted under the storage electrode 8 (Fig. 2a), which corresponds to writing a state» 1 « In contrast to this, if the control electrode 10 and the doped zone 4 are brought to the same voltage level V ₃ with | V ₃ |> | V ₂ |, the charges (holes) that may be present under the storage electrode 8 become the doped zone 4 transported (Fig.2c), and the information written in the storage element is read and a state "0" is written at the same time, because the charges that may be under the storage electrode 8 before existed, have disappeared. The capacitance of the diode, which is formed by the doped zone 4 and the substrate 2, is thus charged, with the voltage at its connections representing the read signal. The Fig.2b corresponds to the storage of information, if you want to maintain this latter for a certain time. In this case, any charges present under the storage electrode 8 are retained by applying a bias voltage level V ₂ to the storage electrode 8 and the control electrode 10 and the doped zone 4 to the same level of zero voltage

Das Diagramm der Spannungspegel V, das in F i g. 3 gezeigt ist, faßt die drei möglichen Zustände des Speicherelements zusammen, die in F i g. 2 abgebildet sind. Der linke Teil des Diagramms entspricht dem Schreiben einer Information, der rechte Teil dem Lesen einer geschriebenen Information und der mittlere Teil dem b5 Speichern einer geschriebenen Information.The diagram of voltage levels V shown in FIG. 3 summarizes the three possible states of the memory element together that in FIG. 2 are shown. The left part of the diagram corresponds to writing an information, the right part the reading of a written information and the middle part the b5 Storing written information.

Die Lebensdauer der Minoritätsträger, die in der R:uimladungS7.onc unter der Speicherelektrode 8 vorhanden sind, ist begrenzt, weshalb die Information durch wiederholtes Schreiben mit einer Periode unterhalb der Zeit der thermischen Erzeugung der Löcher in der Raumladungszone (etwa 1 s) regeneriert werden muß. Die Speicher, die aus den in Fig. 1 abgebildeten Speicherelementen aufgebaut sind, sind also dynamische Speicher.The lifetime of the minority carriers, which are present in the R: uimladenS7.onc under the storage electrode 8 is limited, which is why the information is repeated by writing with a period below the time of the thermal generation of the holes in the space charge zone (about 1 s) can be regenerated got to. The memories that are derived from those depicted in FIG Storage elements are constructed, so are dynamic memories.

Es sei darauf hingewiesen, daß die Diffusionszone 4 ersetzt werden kann durch einen Leiterniederschlag, der dieselben Funktionen ausübt: Der Leiter transportiert Information, und die Randschichtdiode, deren Kapazität durch die Ladungen aufgeladen wird, stellt während des Lesens Informationen dar.It should be noted that the diffusion zone 4 can be replaced by a conductor deposit, which performs the same functions: the conductor transports information, and the edge layer diode, its capacitance is charged by the charges, represents information while reading.

Es ist also ersichtlich, daß das Speicherelement der Erfindung sich beträchtlich von Speichern mit Ladungstransport unterscheiden. In diesen ist im wesentlichen der Transportmechanismus grundlegend, so daß alle Transportelektroden identische Form und Abmessungen haben müssen. Im Gegensatz dazu spielt bei der Erfindung das Transportphänomen nur eine untergeordnete Rolle, da die Speicherfunktion im Festhalten der Ladungen und in deren Verschieben besteht; so kann beim Speicherelement der Erfindung die Steuerelektrode sehr verschieden von der Speicherelektrode sein, z. B. viel schmaler sein. Als Ausführungsbeispiel kann eine Speicherelektrode von 30μπιχ30μΓη genommen werden, während die Steuerelektrode eine A bmessung von 30 μηι χ 3 μιη hat, also zehnmal schmäler ist. Man könnte ein Speicherwerk mit Ladungstransport bei derartigen unterschiedlichen Abmessungen benachbarter Elektroden nicht realisieren. Um besser die erfindungsgemäße Vorrichtung von den Vorrichtungen auf der Grundlage von Ladungstransport unterscheiden zu können, kann man sie daher als »Speicherelement mit örtlichem Festhalten von Ladung« bezeichnen. Außerdem dient beim erfindungsgemäßen Speicherelement die Elektrode 8 allein zum Speichern und nicht zum Transport von Ladungen. In den bekannten Einrichtungen spielt dagegen jede Elektrode wahlweise die Rolle einer Elektrode zum Speichern und zum Transport. Dies erlaubt für das erfindungsgemäße Speicherelement, die Speicherelektrode zu optimalisieren, um den Betrieb des Speichers zu verbessern (Größe der festgehaltenen Ladungen, Speicherzeit usw.), ohne sich um die Transportfunktion zu kümmern, die einer anderen unabhängigen Elektrode (der Steuerelektrode) zugeschrieben wird.It can thus be seen that the memory element of the invention differs considerably from charge transport memories. In these is essentially the transport mechanism is fundamental, so that all transport electrodes are identical in shape and dimensions need to have. In contrast to this, the transport phenomenon plays only a subordinate role in the invention Role, since the memory function consists of holding the charges and moving them; so In the memory element of the invention, the control electrode can be very different from the storage electrode be e.g. B. be much narrower. A storage electrode of 30μπιχ30μΓη can be used as an exemplary embodiment while the control electrode has a dimension of 30 μm χ 3 μm, ie ten times narrower is. One could have a storage plant with charge transport with such different dimensions adjacent Do not realize electrodes. In order to better use the device according to the invention from the devices to be able to distinguish the basis of charge transport, it can therefore be used as a »storage element with local retention of cargo «. In addition, is used in the memory element according to the invention the electrode 8 only for storing and not for transporting charges. In the known facilities In contrast, each electrode optionally plays the role of an electrode for storage and transport. this allows for the storage element according to the invention to optimize the storage electrode in order to operate to improve the memory (size of the retained loads, storage time, etc.) without affecting the transport function to take care of that ascribed to another independent electrode (the control electrode) will.

F i g. 4 zeigt schematisch einen Speicher, der aus Speicherelementen von F i g. 1 aufgebaut ist, die auf ein und demselben Halbleitersubstrat ausgebildet sind, wobei jede» Speicherelement nur eine Steuerelektrode hat. Der Speicher hat π · m Speicherelemente in Form einer Matrix mit π Zeilen und m Spalten. Die dotierten Zonen der Speicherelemente, die jeweils zur selben Spalte gehören, sind durch eine einzige dotierte Zone in Form eines Bands 12 gebildet Jede Spalte hat daher η Speicherelektroden 8, π Steuerelektroden 10 und ein einziges dotiertes Band 12. Die Steuerelektroden 10 ein und derselben Zeile sind elektrisch durch einen elektrischen Leiter 15 untereinander verbunden, der eine Wortzeile des Speichers bildet Die dotierten Bänder 12 bilden jeweils eine Ziffcmspalte oder -leitung des Speichers. Die Ansteuerung einer Wortzeile durch Anlegen eines vorbestimmten Spannungspegels hat zum Ergebnis das Schreiben oder Lesen eines Speicherelements, das sich am Schnittpunkt der Wortzeile und der Ziffernspalte befindet.F i g. 4 schematically shows a memory which is composed of memory elements from FIG. 1, which are formed on one and the same semiconductor substrate, each »storage element having only one control electrode. The memory has π · m memory elements in the form of a matrix with π rows and m columns. The doped zones of the memory elements, which each belong to the same column, are formed by a single doped zone in the form of a band 12. Each column therefore has η storage electrodes 8, π control electrodes 10 and a single doped band 12. The control electrodes 10 in one and the same row are electrically connected to one another by an electrical conductor 15 which forms a word line of the memory. The doped bands 12 each form a digit column or line of the memory. The activation of a word line by applying a predetermined voltage level results in the writing or reading of a memory element which is located at the intersection of the word line and the column of digits.

An einem der beiden Enden jedes dotierten Bands 12At one of the two ends of each doped band 12

befinden sich ein Schreibspannungsgenerator 14 und ein Verstärker 16, die während des Schreibens b/.w. während des Lesens angeschlossen sind. Alle Speicherelektroden 8 befinden sich auf demselben Spannungspcgel V2 mittels einer nicht gezeigten Einrichtung. Das Anlegen eines bestimmten Spannungspegels an einer Wortzeile 15, Vi für das Schreiben und V3 für das Lesen, erlaubt die Ansteuerung aller Speicherelemente, die diese Wortzeile bilden. Es genügt, anschließend die Ziffernspalten, die durch die dotierten Bänder 12 gebildet sind, auf einen Spannungspegel O oder Vj zu bringen, um die Speicherelemente anzusteuern, die sich am Schnittpunkt der angesteuerten Wortzeile und der angesteuerten Ziffernspalten befinden. Die Ziffernspalten dienen dazu, Information von den Speicherelektrodcn 8 zum Verstärker 16 für Vorspannungspegel zu transportieren, die dem Lesen entsprechen, und vom Schreibspannungsgenerator 14 zur Speicherelektrode 8 für Vorspannungspegel, die dem Schreiben entsprechen. Eine nicht gezeigte Umschaltvorrichtung ist dafür vorgesehen. Der Verstärker 16, der allein zum Lesen verwendet wird, dient also dazu, die elektrische Spannung zu verstärken, die zwischen dem dotierten Band 12 und dem Substrat auftritt. Der Schreibspannungsgenerator 14, der allein zum Schreiben verwendet wird, versorgt die dotierten Zonen 12 der Speicherelemente ein und derselben Spalte mit elektrischen Ladungen. Der Zugriff zur Information, die in einem Speicherelement des Speichers enthalten ist, ist also wahlfrei, da dieser Zugriff direkt erfolgt durch Ansteuern einer Wortzeile und einer Ziffernspalte, wobei die in den m Kapazitäten 18 zur Speicherung dieses Worts enthaltene Information gleichzeitig an den m Ziffernspalten 12 auftritt.there is a write voltage generator 14 and an amplifier 16, which b / .w. connected while reading. All storage electrodes 8 are located on the same voltage level V2 by means of a device not shown. The application of a certain voltage level to a word line 15, Vi for writing and V3 for reading, allows the control of all memory elements that form this word line. It is then sufficient to bring the digit columns formed by the doped bands 12 to a voltage level O or Vj in order to control the memory elements which are located at the intersection of the activated word line and the activated digit columns. The columns of digits serve to convey information from storage electrodes 8 to amplifier 16 for bias levels corresponding to reading and from write voltage generator 14 to storage electrode 8 for bias levels corresponding to writing. A switching device, not shown, is provided for this. The amplifier 16, which is used solely for reading, thus serves to amplify the electrical voltage that occurs between the doped band 12 and the substrate. The write voltage generator 14, which is used solely for writing, supplies the doped zones 12 of the memory elements in one and the same column with electrical charges. Access to information contained in a storage element of the memory is therefore optional, since this access takes place directly by activating a word line and a column of digits, with the information contained in the m capacities 18 for storing this word being sent to the m column of digits 12 at the same time occurs.

F i g. 5 zeigt ein Ersatzschaltbild des Speichers von Fig.4. Die MOS-Strukturen entsprechend einer Informationsspeicherung (Speicherelektrode 8) sind durch Kondensatoren 18 dargestellt. Letztere sind an die dotierten Bänder 12 über Schalter 20 angeschlossen, die die Steuerelektroden 10 darstellen. Der Schalter 20 eines Speicherelements ist offen, wenn dieses Speicherelement sich im Speicherzustand (Fi g. 2b) befindet, und geschlossen, wenn es den Schreib- oder Lesezustand (F i g. 2a oder 2c) einnimmt. Die Kapazitäten 22 stellen die Kapazitäten der Ziffernspalten dar.F i g. 5 shows an equivalent circuit diagram of the memory of FIG. The MOS structures correspond to information storage (Storage electrode 8) are represented by capacitors 18. The latter are endowed to the Ribbons 12 connected via switches 20, which represent the control electrodes 10. The switch 20 one The memory element is open when this memory element is in the memory state (FIG. 2b), and closed when it assumes the write or read state (Fig. 2a or 2c). The capacities 22 places represents the capacities of the number columns.

Die Menge der elektrischen Ladungen, die sich von der Speicherelektrode zur dotierten Zone 12 und umgekehrt verschieben, berechnet sich unter Kenntnis der möglichen Konzentration der Ladungsträger in der Raumladungszone. Man kann zeigen, daß für eine Vorspannung V2 größer 5 V diese Konzentration P größenordnungsmäßig 10¹⁸ Atome/cm³ beträgt Die Menge Q der sich bewegenden Ladungen wird durch folgenden Ausdruck erhalten:The amount of electrical charges that move from the storage electrode to the doped zone 12 and vice versa is calculated with the knowledge of the possible concentration of the charge carriers in the space charge zone. It can be shown that for a bias voltage V2 greater than 5 V, this concentration P is of the order of 10 ¹⁸ atoms / cm ^3. The amount Q of the moving charges is given by the following expression:

Q^q- PdS,Q ^ q- PdS,

mit q «= elektrische Elementarladung (1,6 · 10-'⁹C), rf = Dicke der Raumladungszone und S — Oberfläche der Speicherelektrode 8.with q «= elementary electrical charge (1.6 · 10- ' ⁹ C), rf = thickness of the space charge zone and S - surface of storage electrode 8.

Für rf-= 100A, 5-900μπι² (30μιη·30μιη) und P — 10" Atome/cm³, welche Werte einen ungünstigen Fall darstellen, erhält man:For rf- = 100A, 5-900μπι ² (30μιη · 30μιη) and P - 10 "atoms / cm ³ , which values represent an unfavorable case, one obtains:

AQ> 1,6· 10-³C. ,· AQ> 1.6 · 10- ³ C., ·

Die verstärkte Potentialdifferenz Δ V, die am Ausgang des Verstärkers 16 empfangen wird, hängt ab von der Summe C der Kapazität der Ziffernspalte und der Hingiingskupu/.itäi dos Verstärkers 16. Sie isi gcgclu-n durch folgende Gleichung:The amplified potential difference Δ V, which is received at the output of the amplifier 16, depends on the sum C of the capacity of the column of digits and the Hingiingskupu / .itäi dos amplifier 16. It is gcgclu-n by the following equation:

AVAV

und damit
A V_{mV) '■ and thus
AV _{mV) '■

AQAQ

160160

Die Kapazität der Ziffernspalte beträgt etwa 3 pF, so daß man vor der Verstärkung durch den Verstärker 16 eine Potentialdifferenz von etwa 50 mV erhält.The capacity of the column of digits is about 3 pF, so that before amplification by the amplifier 16 receives a potential difference of about 50 mV.

Das Ausführungsbeispiel eines Speichers gemäß der Erfindung, das in F i g. 6 abgebildet ist und bei dem die Ansteuerung der Speicherelemente sich über Wortzeilen vollzieht, hat mehrere Anordnungen 24, die mit der in F i g. 4 abgebildeten identisch sind, auf demselben SiIiziumsubstrat. Ein Decodierer 26 für Wortzeilen erlaubt das Ansteuern der Wortzeile eines bestimmten Rangs jeder Anordnung 24. Die Leiter 15, die alle Steuerelektroden 10 derselben Wortzeile einer Anordnung 24 verbinden, sind durch MOS-Transistoren 28 an denselben Ausgang 30 des Decodierers 26 für Wortzeilen angeschlossen. Diese MOS-Transistoren 28 sind in die Leiter 15 mittels der Quellen- und Senkenelektrode zwischengeschaltet. Die Gatterelektroden 32 der Transistoren 28 ein und derselben Anordnung 24 sind an denselben Ausgang 34 eines Decodierers 36 dieser Anordnung angeschlossen, der die Ansteuerung einer der Anordnungen 24 gestattet. Die MOS-Transistoren 28 können Schaltern ähnlich sein, die offen sind, wenn eine Vorspannung an den Gatterelektroden 32 angelegt wird, was der Ansteuerung einer der Anordnungen 24 entspricht. Alle dotierten Bänder 12 desselben Rangs sind über MOS-Transistoren 38 an einen Verstärker 16 und einen Schreibspannungsganerator 14 angeschlossen, die umschaltbar sind. Die Gatterelektroden 40 der MOS-Tran-The embodiment of a memory according to the invention shown in FIG. 6 is shown and in which the Control of the memory elements takes place via lines of words, has several arrangements 24, which with the in Fig. 4 shown are identical, on the same silicon substrate. A decoder 26 for word lines allowed the control of the word line of a certain rank of each arrangement 24. The conductors 15, which all control electrodes 10 connecting the same word line of an arrangement 24 are connected by MOS transistors 28 to the same Output 30 of decoder 26 for word lines connected. These MOS transistors 28 are in the ladder 15 interposed by means of the source and drain electrodes. The gate electrodes 32 of the transistors 28 one and the same arrangement 24 are connected to the same output 34 of a decoder 36 of this arrangement, which allows one of the arrangements 24 to be controlled. The MOS transistors 28 can be switches which are open when a bias voltage is applied to gate electrodes 32, which is the driving force one of the arrangements 24 corresponds. All doped ribbons 12 of the same rank are through MOS transistors 38 connected to an amplifier 16 and a write voltage generator 14, which are switchable are. The gate electrodes 40 of the MOS tran-

4C sistoren 38, die an den Ausgang der dotierten Bänder 12 ein und derselben Anordnung 24 angeschlossen sind, sind mit demselben Ausgang 34 des Decodierers 36 verbunden. Die Ansteuerung einer der Anordnungen 24 mittels des Decodierers 36 erlaubt, die Transistoren 38 ein und derselben Anordnung leitend zu machen. Dieser in F i g. 6 gezeigteKufbau entspricht daher einer Wortorganisation, da man alle Wortzeilen desselben Rangs der Anordnungen 24 über den Decodierer 26 und eine der Anordnung 24 mittels des Decodierers 36 und der MOS-Transistoren 28 und 38 ansteuert Am Ausgang des Verstärkers 16 erhält man also nicht die in einem einzigen Speicherelement enthaltene information, sondern die Information, die in allen Speicherelementen der Wortzeile von vorbestimmtem Rang einer bestimmten Anordnung 24 enthalten sind.4C transistors 38 which are connected to the output of the doped strips 12 of one and the same arrangement 24, are connected to the same output 34 of the decoder 36. The activation of one of the arrangements 24 by means of the decoder 36 allows the transistors 38 of one and the same arrangement to be made conductive. This in Fig. 6 therefore corresponds to a word organization, since all word lines of the same rank of the arrangements 24 via the decoder 26 and a the arrangement 24 by means of the decoder 36 and the MOS transistors 28 and 38 controls at the output of the amplifier 16, the information contained in a single storage element is not obtained, but rather the information contained in all memory elements of the word line of a predetermined rank of a certain Arrangement 24 are included.

Der in F i g. 7 abgebildete Speicher entspricht einer Informationsansteuerung entlang von Achsen X und Y. Diese Organisation greift auf Speicherelemente zurück, die jeweils zwei Steuerelektroden A und B haben. Diese Speicherelemente mit zwei Steuerelektroden sind wie in Fig.4 in Form einer Matrix angeordnet Der in Fig. 7 gezeigte Speicher hat mehrere Anordnungen 42, die jeweils auf ein und demselben Substrat eine Matrix bilden. Die dotierten Bänder 12 ein und derselben Anordnung 42 sind parallel Ober MOS-Transistoren 44 an den Eingang eines Verstärkers 16 und eines Schreibspannungsgenerators 14 angeschlossen, die wie oben umschaltbar sind. Die dotierten Bänder 12 sind an den Schreibspan-The in F i g. The memory shown in FIG. 7 corresponds to information control along axes X and Y. This organization uses memory elements that each have two control electrodes A and B. These memory elements with two control electrodes are arranged in the form of a matrix, as in FIG. 4. The memory shown in FIG. 7 has several arrangements 42 which each form a matrix on one and the same substrate. The doped strips 12 of one and the same arrangement 42 are connected in parallel via MOS transistors 44 to the input of an amplifier 16 and a write voltage generator 14, which can be switched over as above. The doped bands 12 are at the writing span

nungsgenerator 14 und an die Verstärker 16 über die Senken- und Quellenelektrode von MOS-Transistoren 44 angeschlossen. Alle Steuerelektroden A, die zu einer ,tV Zeile desselben Rangs aller Anordnungen 42 gehören,voltage generator 14 and connected to amplifier 16 via the drain and source electrodes of MOS transistors 44. All control electrodes A belonging to one, tV row of the same rank of all arrangements 42,

ι': sind elektrisch über einen Leiter 46 mit einem Ausgangι ': are electrically via a conductor 46 with an output

ψ, 48 eines Decodierers 50 entlang der Achse X verbun- ψ, 48 of a decoder 50 connected along the axis X

I; den, die in F i g. 7 einer vertikalen Achse entspricht. DieI; the ones shown in FIG. 7 corresponds to a vertical axis. the

c Steuerelektroden B, die zu einer Zeile desselben Rangs c control electrodes B belonging to a row of the same rank

aller Anordnungen 42 gehören, sind elektrisch über Lei- ;: ter 52 mit einem Ausgang 54 eines Decodierers 56 ent-of all arrangements 42 are electrically connected via conductors 52 with an output 54 of a decoder 56

{ή, lang der Achse X verbunden, die einer horizontalen {ή, long connected to the X axis, that of a horizontal

1$ Achse in F i g. 7 entspricht. Die Steuerelektroden ein1 $ axis in F i g. 7 corresponds. The control electrodes

':' und derselben Zeile ein und derselben Anordnung 42':' and the same line of one and the same arrangement 42

i:.^ sind außerdem elektrisch an die Gatterelektrode 58 desi:. ^ are also electrically connected to the gate electrode 58 of the

|| MOS-Transistors 44 angeschlossen, der dem dotierten|| MOS transistor 44 connected to the doped

§1 Band 12 zugeordnet ist. Der Decodierer 50 entlang derSection 1 is assigned to Volume 12. The decoder 50 along the

•|jj Achse X gestattet also, alle Steuerelektroden Λ der Zci-• | jj axis X thus allows all control electrodes Λ of the Zci

'.^ len oder Leitungen desselben Rangs der Anordnung 42'. ^ len or lines of the same rank of arrangement 42

ψ anzusteuern, während der Decodierer 56 entlang der ψ to drive while the decoder 56 along the

■ ft¹ Achse Y die Ansteuerung der Steuerelektroden B der■ ft ¹ axis Y the control of the control electrodes B the

H Zeilen desselben Rangs der Anordnung 42 ermöglicht.H rows of the same rank of the arrangement 42 allows.

P Am Ausgang jedes Verstärkers 16 erhält man also dieP is thus obtained at the output of each amplifier 16

§1 Information, die im Speicherelement am Schnittpunkt§1 Information contained in the storage element at the intersection

der angesteuerten Spalte entsprechend der Achse X und der angesteuerten Zeile entsprechend der Achse Y vorhanden ist. Damit ein Speicherelement angesteuert wird, müssen ersichtlich die Elektroden A und B gleichzeitig auf dasselbe Potential V, im Fall des Schreibens und V₃ im Fall des Lesens gebracht werden.the selected column corresponding to the X axis and the selected row corresponding to the Y axis is available. In order for a memory element to be activated, electrodes A and B _{must obviously be brought to the same potential V 3} in the case of writing and V 3 in the case of reading.

Die erfindungsgemäßen Speicher haben folgende Vorteile:The memory according to the invention have the following advantages:

Eine verbesserte Technologie wegen der möglichen Verringerung der Flächen der Speicherelektrode 8 und der Steuerelektrode 10 und des Umfangs der dotierten Zonen 12;An improved technology because of the possible reduction in the areas of the storage electrode 8 and the control electrode 10 and the periphery of the doped zones 12;

eine längere Speicherung der Information, was besonders vorteilhaft ist im Fall von Speichern, die aus einer großen Anzahl von Speicherelementen bestehen, in denen eine große Anzahl von Wörtern zu regenerieren ist;a longer storage of the information, which is particularly advantageous in the case of memories that consist of consist of a large number of memory elements in which a large number of words have to be regenerated is;

eine sehr geringe elektrische Leistungsaufnahme wegen der niedrigen Energie, die zur Änderung des Speicherzustands eines Speicherelements erforderlich ist, und wegen der niedrigen Regenerierfrequenz.a very low electrical power consumption because of the low energy that changes the storage state of a storage element is required, and because of the low frequency of regeneration.

Es versteht sich, daß verschiedenste Abwandlungen der gezeigten Ausführungsbeispiele möglich sind. Insbesondere kann die Injektion der Ladungen unter den Speicherelektroden gegebenenfalls in an sich bekannter Weise optisch erfolgen, wobei dann die Schreibspannungsgeneratoren 14 wegfallen. Diese Abwandlung findei z. B. Anwendung in einem Büdanalysesystetr., wobei jedes Speicherelement eine Ladungsmenge enthält, die vom empfangenen Lichtstrom abhängt.It goes without saying that the most varied of modifications of the exemplary embodiments shown are possible. In particular the injection of the charges under the storage electrodes can optionally be carried out in a manner known per se Way done optically, in which case the write voltage generators 14 are omitted. This modification can be found z. B. Application in a Büdanalysesystetr., Wherein each storage element contains an amount of charge that depends on the received luminous flux.

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

6060

6565

Claims

Patent claims:

1. Speicherelement, bestehend aus einem dotierten Halbleitersubstrat, das auf einer seiner Flächen Elektroden aufweist, die vom Halbleitersubstrat durch eine dünne Schicht aus einem elektrischen Isolierstoff getrennt sind, und mit einer Einrichtung, durch die an die Elektroden Potentiale anlegbar sind, deren Größe in bestimmter Weise zeitabhängig ist, mit1. Memory element, consisting of a doped semiconductor substrate on one of its surfaces Has electrodes which are separated from the semiconductor substrate by a thin layer of an electrical insulating material, and with a device, through which potentials can be applied to the electrodes, the size of which is time-dependent in a certain way, with

einer Elektrode zur Ladungsspeicherung (Speicherelektrode) und mindestens einer Steuerelektrode zur Ladungsverschiebung, wobei diese Elektroden Seite an Seite angeordnet sind. .an electrode for storing charge (storage electrode) and at least one control electrode for charge transfer, these electrodes being arranged side by side. .

einer Einrichtung zur Injektion von Ladungen unter der Speicherelektrode (Schreibeinrichtung), und einer Einrichtung, um das Auftreten von Ladungen an der Elektrode zur Ein- und Ausgabe von Information zu erfassen (Leseeinrichtung), dadurch gekennzeichnet, daß eine Elektrode (4) zur Ein- und Ausgabe von Information vorgesehen ist, die in Kontakt mit dem Halbleitersubstrat steht und von der Speicherelektrode (8) durch die Steuerelektrode (10) getrennt ist, unda device for injecting charges under the storage electrode (writing device), and a device to detect the occurrence of charges on the electrode for input and output of information (reading device), characterized, that an electrode (4) is provided for input and output of information that is in contact with the The semiconductor substrate is standing and is separated from the storage electrode (8) by the control electrode (10), and

daß die Einrichtung zur Injektion von Ladungen die Speicherelektrode (8) auf ein Potential (V₂), die Steuerelektrode (10) auF drei Potentialpegel V₁, O und V₃ mit I V₃| > I V₂\ > IV,|, und die Elektrode (4) zur Eingabe und Ausgabe von Information auf zwei Potentialpegel O und V₃ bringen kann, wobei das Bezugspotential das des dotierten Halbleitersubstrats (2) ist.that the device for injecting charges raises the storage electrode (8) to one potential (V ₂ ) and the control electrode (10) to three potential levels V ₁ , O and V ₃ with IV ₃ | > I V ₂ \> IV, |, and the electrode (4) for input and output of information can be brought to two potential levels O and V ₃ , the reference potential being that of the doped semiconductor substrate (2).

2. Speicherelement nach Anspruch I. gekennzeichnet durch zwei Seite an Seite angeordnete Steuerelektroden (A, B), die gleichzeitig auf denselben Potentialpegel bringbar sind (Fig. 7).2. Memory element according to claim I. characterized by two control electrodes (A, B) arranged side by side, which can be brought to the same potential level at the same time (Fig. 7).

3. Speicherelement nach Anspruch 1 oder 2, mit einer Elektrode aus dotiertem Halbleitermaterial, dadurch gekennzeichnet, daß die Elektrode (4) zur Ein- und Ausgabe von Information durch eine Zone des Halbleitersubstrats gebildet ist, die mit Ladungsträgern dotiert ist, deren Typ entgegengesetzt zu dem des Halbleitersubstrats (2) ist.3. Memory element according to claim 1 or 2, with an electrode made of doped semiconductor material, characterized in that the electrode (4) for inputting and outputting information through a zone of the semiconductor substrate is formed, which is doped with charge carriers whose type is opposite to that of the semiconductor substrate (2).

4. Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schreibeinrichtung durch einen Schreibspannungsgenerator (14) gebildet ist, der an die Elektrode zur Ein- und Ausgabe von Information anschließbar ist (F i g. 4,6,7).4. Memory element according to claim 1 or 2, characterized in that the writing device is formed by a write voltage generator (14) connected to the electrode for input and output of information can be connected (FIGS. 4, 6, 7).

5. Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Leseeinrichtung durch einen Verstärker (16) gebildet ist, der an die Elektrode zur Ein- und Ausgabe von Information anschließbar ist (F i g. 4,6,7).5. Memory element according to claim 1 or 2, characterized in that the reading device is formed by an amplifier (16) which is connected to the electrode for input and output of information can be connected (Fig. 4,6,7).

6. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Breite der Steuerelektrode (10) bedeutend kleiner als die der Speicherelektrode (8) ist.6. Storage element according to one of the preceding claims, characterized in that the Width of the control electrode (10) is significantly smaller than that of the storage electrode (8).

7. Dynamischer Randomspeicher, bei dem die Ansteuerung der Speicherelemente wortweise vorge- eo nommen wird, mit einer Anordnung von m ■ η Speicherelementen nach Anspruch I, die auf demselben Halbleitersubstrat in Form einer Matrix mit π Zeilen, die die Wortzeilen darstellen und «i Spalten angeordnet sind, und mit einer Schreib- und Lese-Ansteu- b^r> ereinrichtung, dadurch gekennzeichnet, daß die Elektroden zur Ein- und Ausgabe von Information der Speicherelemente durch in parallele Bänder (12)7. Dynamic random memory, in which the control of the memory elements is done word by word, with an arrangement of m ■ η memory elements according to claim I, which are on the same semiconductor substrate in the form of a matrix with π lines representing the word lines and «i columns are arranged, and wherein a write and read that can be triggered b ^r> ereinrichtung that the electrodes for the input and output of information through the memory elements in parallel bands (12) gebildet sind, die die Ziffernspalten bilden, daß eine Spalte jeweils π Speicherelektroden (8), η Steuereiektroden (10) und ein Band (12) aufweist, daß alle Speicherelektrode!] (8) auf denselben Potentialpegel V₂ gebracht werden können (Vorspannungspegel), daß alle m Steuerelektroden (10) ein und derselben Zeile elektrisch untereinander verbunden und auf drei Potentialpegel V₁, O und V₃ bringbar sind und daß schließlich das eine der beiden Enden jedes Bandes (12) alternativ an einen Leseverstärker (16) oder einen Schreibspannungsgenerator (14), der die Potentialpegel O und V₃ liefern kann, anschließbar ist (Fig. 4.6)1are formed, which form the number columns that each column has π storage electrodes (8), η control electrodes (10) and a tape (12) that all storage electrodes!] (8) can be brought to the same potential level V ₂ (bias level) that all m control electrodes (10) of one and the same row are electrically connected to one another and can be brought to three potential levels V ₁ , O and V ₃ Write voltage generator (14), which can supply the potential levels O and V ₃ , can be connected (Fig. 4.6) 1

8. Dynamischer Randomspeicher, bei dem die Ansteuerung der Speicherelemente entlang zweier Achsen X und Y vorgenommen wird, mit einer Anordnung von χ · y Speicherelementen nach Anspruch 2, die auf demselben Halbleitersubstrat in Form einer Matrix mit χ Zeilen und y Spalten angeordnet sind, und mit einer Schreib- und Lese-Ansteuereinrichtung, dadurch gekennzeichnet, daß die Elektroden zur Ein- und Ausgabe von Information der Speicherelemente durch y parallele Bänder (12) gebildet sind, die die Ziffernspalten darstellen, daß eine Spalte jeweils χ Speicherelektroden (8), χ erste Steuerelektroden (A), χ zweite Steuerclektroden (B) und ein Band (12) aufweist, daß alle Speicherelektroden (8) auf denselben Potentialpegel V₂ gebracht werden können (Vorspannungspegel), daß alle y ersten Steucrelektroden (A) ein und derselben Zeile elektrisch untereinander verbunden sind, daß alle χ zweiten Sleuerelektroden (B) ein und derselben Spalte elektrisch untereinander verbunden sind, daß die ersten und zweiten Steuerelektroden (A, B) gleichzeitig auf drei Potentialpegel V\, O und Vj bringbar sind und daß schließlich das eine der beiden Enden jedes Bandes(12)alternativ an einen Leseverstärker (16) oder einen Schreibspannungsgenerator (14), der die Potentialpegel O und V₃ liefern kann, anschließbar ist (F i g. 7).8. Dynamic random memory, in which the control of the memory elements is carried out along two axes X and Y , with an arrangement of χ · y memory elements according to claim 2, which are arranged on the same semiconductor substrate in the form of a matrix with χ rows and y columns, and with a write and read control device, characterized in that the electrodes for inputting and outputting information from the memory elements are formed by y parallel strips (12) which represent the columns of digits, that one column each has χ storage electrodes (8), χ first control electrodes (A), χ second control electrodes (B) and a tape (12) that all storage electrodes (8) can be brought to the same potential level V ₂ (bias level) that all y first control electrodes (A) one and the same row are electrically connected to one another, that all χ second sleuer electrodes (B) of one and the same column are electrically connected to one another, that the first and second control electrodes (A, B) can be brought to three potential levels V \, O and Vj at the same time and that finally one of the two ends of each tape (12) is alternatively connected to a read amplifier (16) or a write voltage generator (14), which generates the potential level O and V _{3 can} deliver, can be connected (F i g. 7).