DE2213038A1 - Method for producing a semiconductor component with a pn junction - Google Patents

Method for producing a semiconductor component with a pn junction

Info

Publication number
DE2213038A1
DE2213038A1 DE19722213038 DE2213038A DE2213038A1 DE 2213038 A1 DE2213038 A1 DE 2213038A1 DE 19722213038 DE19722213038 DE 19722213038 DE 2213038 A DE2213038 A DE 2213038A DE 2213038 A1 DE2213038 A1 DE 2213038A1
Authority
DE
Germany
Prior art keywords
insulating layer
doping
junction
diffused
prediffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722213038
Other languages
German (de)
Inventor
Walter Henry Manchester N.H. Cleary jun. (V.StA.). HOIj 25-50
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE2213038A1 publication Critical patent/DE2213038A1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

Deutsche ITT Industries GmbH W.H, Cleary, Jr. 2Deutsche ITT Industries GmbH W.H, Cleary, Jr. 2

78 Freiburg, Hans-Bunte-Str, 19 GoAn78 Freiburg, Hans-Bunte-Str, 19 GoAn

,17. März 1972, 17th March 1972

DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNGDEUTSCHE ITT INDUSTRIES GESELLSCHAFT LIMITED LIABILITY

FREIBURG I. BR,FREIBURG I. BR,

Verfahren zum Herstellen eines Halbleiterbauelements mit einem pn-übergangMethod for producing a semiconductor component with a pn junction

Die Priorität der Anmeldung Nr. 126 713 vom 22, März 1971 in den Vereinigten Staaten von Amerika wird beansprucht,The priority of application No. 126 713 dated March 22, 1971 in the United States of America is claimed

Bei der Fertigung von planaren Zenerdioden ist die Herstellung einer Zone des einen Leitfähigkeitstyps innerhalb eines Grundkörpers des anderen Leitfähigkeitstyps charakteristisch« Die Erfindung geht von einer planaren Zenerdiode ausr bei der sich die äußere Berandung der Zone tiefer in den Grundkörper erstreckt als die inneren Bereiche der Zone, in welchen der Spannungsdurchbruch durch den inneren Teil höheren spezifischen Widerstandes der Zone bestimmt ist. Das Bauelement wird im allgemeinen unter Ausbildung einer Passivierungsschicht auf der Oberfläche des Substrats hergestellt. Dann wird innerhalb der Passivierungs- £ ;nicht ein Ring ausgebildet und darin eine sich relativ tief erstreckende Zone gebildet. Der mittlere Teil der Passivierungsschicht, der sich innerhalb des Rings erstreckt, wird entfernt.In the manufacture of planar zener diodes producing a region of one conductivity type within a body of the other conductivity type is characteristic "The invention relates to a planar zener diode of r at which the outer boundary of the zone deeper into the base body extends as the inner regions of the zone , in which the voltage breakdown is determined by the inner part of the higher resistivity of the zone. The component is generally produced with the formation of a passivation layer on the surface of the substrate. Then a ring is not formed within the passivation zone and a zone extending relatively deeply is formed therein. The middle part of the passivation layer, which extends inside the ring, is removed.

209840/1054209840/1054

- 2 - 2

Fl 706 W.H. Cleary, Jr. 2Fl 706 W.H. Cleary, Jr. 2

Auf diesen Arbeitsgang schließt sich ein weiterer Diffusionsschritt an, bei dem ein flacherer, sich innerhalb des tiefer ausgebildeten Teils erstreckender Teil ausgebildet wird. Unter Anwendung einer derartigen Technik ist es jedoch schwierig, sowohl die Abmessung als auch die Tiefe der tiefer ausgebildeten Teile der endgültigen Zone und die relativen Verunreinigungskonzentrationen des mittleren und des äußeren Teils einzustellen, wodurch es schwieriger wird, Zenerdioden einer bestimmten Spannung und niedrigem dynamischem Widerstand beim Durchbruchsbetrieb zu erhalten.This work step is followed by a further diffusion step in which a shallower diffusion is located within the deeper formed part extending part is formed. Using such a technique, however, it is difficult to adjust both the dimension and depth of the deeper formed parts of the final zone and the relative impurity concentrations of the central and outer parts; making it more difficult to breakdown zener diodes of a certain voltage and low dynamic resistance to obtain.

Durch die Erfindung soll eine verbesserte Einstellmöglichkeit für die Abmessungen und die Verunreinigungen einer innerhalb eines Halbleitergrundkörpers hergestellten Zone verbessert werden.The invention is intended to provide an improved adjustment facility for the dimensions and the impurities within a semiconductor base body produced zone can be improved.

Ferner soll durch die Erfindung die Herstellungstechnik zur Herstellung von planaren Zenerdioden verbessert werden.Furthermore, the invention is intended to improve the production technology for producing planar Zener diodes.

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements mit einem pn-übergang, der einen flach und einen tief in die ebene Oberfläche eines Halbleitergrundkörpers des einen Leitfhäigkeitstyps eingebrachten Flächenteil aufweist und der nach Aufbringen und Vordiffusion einer dotierenden Verunreinigung des anderen Leitfähigkeitstyps in die ebene Oberfläche des Halbleitergrundkörpers eindiffundiert wird. Die oben genannten Schwierigkeiten werden erfindungsgemäß dadurch behoben, daß nach der Vordiffusion der dotierenden Verunreinigungen auf dem Teil der Halbleiteroberfläche, unter dem der tief einzubringende Flächenteil des pn-tlbergangs einzudiffundieren ist, eine die dotierende Verunreinigung abstoßende Isolierschicht aufgebracht wird und daß danach die dotierenden Verunreinigungen nachdiffundiert werden. The invention relates to a method for producing a semiconductor component with a pn junction, which has a flat and a deep surface part introduced into the flat surface of a semiconductor base body of the one conductivity type and which, after the application and prediffusion of a doping impurity of the other conductivity type, into the flat surface of the Semiconductor base body is diffused. The above-mentioned difficulties are solved according to the invention in that, after the prediffusion of the doping impurities, an insulating layer repelling the doping impurity is applied to the part of the semiconductor surface under which the deeply penetrated surface part of the pn junction is to be diffused and that the doping impurities then diffuse will.

209840/1054209840/1054

Fl 706 W.H. Cleary, Jr. 2Fl 706 W.H. Cleary, Jr. 2

Das Verfahren nach der Erfindung ist besonders zur Herstellung von planaren Halbleiterbauelementen geeignet, deren pnrübergänge durch die öffnung einer diffusionsmaskierenden Passivierungsschicht nach Aufbringen und Vordiffusion einer dotierenden Verunreinigung diffundiert werden.The method according to the invention is particularly suitable for the production of planar semiconductor components whose pnrtransitions through the opening of a diffusion masking passivation layer be diffused after application and prediffusion of a doping impurity.

Die Erfindung wird im folgenden anhand der die aufeinanderfolgenden Arbeitsgänge bei der Herstellung einer Zenerdiode als bevorzugtem Ausführungsbeispiel betreffenden Fig. 1 bis 3 der Zeichnung erläutert.The invention is described below with reference to the successive Operations in the manufacture of a Zener diode as 1 to 3 of the drawings relating to the preferred embodiment.

Natürlich können auch andere Materialien, Verunreinigungen, Verunreinigungskonzentrationen und Abmessungen verwendet werden, als sie bei dem im folgenden beschriebenen Ausführungsbeispiel angegeben sind.Of course, other materials, impurities, impurity concentrations and dimensions can also be used, than they are given in the embodiment described below.

Man kann von einem Silicium-Grundkörper 1 gemäß der Fig. 1 ausgehen, der vorzugsweise mit Material des n-Leitfähigkeitstyps, wie Antimon, mit einer Verunreinigungskonzentration von 10 bisOne can start from a silicon base body 1 according to FIG. 1, which is preferably made with material of the n-conductivity type such as antimony with an impurity concentration of 10 to

19 3
10 Atomen/cm dotiert ist. Eine Grundkörperdicke von 100 bis 375 ,um ist typisch. Als nächstes kann auf der gesamten Oberfläche des in Form einer Platte vorliegenden Halbleitergrundkörpers eine isolierende Diffusionsmaskierungsschicht 2 aufgebracht werden. Die Diffusionsmaskierungsschicht 2 ist vorzugsweise 14.000 A dick und kann aus Siliciumdioxyd bestehen, welches in Sauerstoffatmosphäre bei einer erhöhten Temperatur von etwa 1.2000C thermisch aufgewachsen wird. Zum Freilegen des Teils 3 der Grundkörperoberfläche wird unter Anwendung der herkömmlichen photolithographischen Technik in die Diffusionsmaskierungsschicht 2 ein Loch geätzt. Dann wird zur Herstellung einer, vorauf fundierten Zone 4 innerhalb des Oberflächenteils 3 unter Anwendung der herkömmlichen Diffusionstechnik p-dotierendes Verunreinigungsmaterial diffundiert. Das p-dotierende Verunrei-
19 3
10 atoms / cm is doped. A body thickness of 100 to 375 µm is typical. Next, an insulating diffusion masking layer 2 can be applied over the entire surface of the semiconductor base body in the form of a plate. The diffusion masking layer 2 is preferably 14,000 Å thick and can consist of silicon dioxide which is thermally grown in an oxygen atmosphere at an elevated temperature of approximately 1,200 ° C. To expose the part 3 of the base body surface, a hole is etched into the diffusion masking layer 2 using the conventional photolithographic technique. Then, in order to produce a previously established zone 4 within the surface part 3, p-doping impurity material is diffused using the conventional diffusion technique. The p-doping impurity

209840/1054209840/1054

Fl 706 ' W.H. Cleary, Jr. 2Fl 706 'W.H. Cleary, Jr. 2

nigungsmaterial kann aus Bor bestehen, für welches eine Konzen-cleaning material can consist of boron, for which a concentration

20 320 3

tration von 5 χ 10 Atomen/cm charakteristisch ist. Die vordiffundierte Zone 4 kann sich in dem Halbleitergrundkörper etwa 0,2 ,um erstrecken.tration of 5 χ 10 atoms / cm is characteristic. The prediffused Zone 4 can extend approximately 0.2 μm in the semiconductor base body.

Wie die Fig, 2 veranschaulicht, wird als nächstes eine Isolierschicht 5 aus Siliciumnitrid auf die Oberfläche der aus SiIiciumdioxyd bestehenden Diffusionsmaskierungsschicht 2 und den freigelegten Teil des Grundkörpers 1 aufgebracht. Die vorzugs-Next, as FIG. 2 illustrates, an insulating layer becomes 5 made of silicon nitride on the surface of the silicon dioxide existing diffusion masking layer 2 and the exposed part of the base body 1 applied. The preferred

weise 1.500 A dicke Nitridschicht 5 kann unter Anwendung der herkömmlichen Technik der pyrolytischen Abscheidung bei 925°C aus einer Atmosphäre aus Ammoniak und 3 % Silan in Stickstoff abgeschieden werden. Wiederum kann unter Anwendung der herkömmlichen Maskieriingstechnik ein photolithographisches Muster auf die Nitridschicht unter Freilegung des Teils 7 der SiIiciumnitrid-Schicht 5 hergestellt werden. Vorzugsweise kann die Masrkierungsschicht 6 aus einem unter dem Handelsnamen KTFR (Kcv.ii Dünnschicht lack) bekannten Photolack bestehen, der in üblicher Wease aufgebracht wird. Der freiliegende Teil der Nitridschicht 7 kann jetst durch Ätzen des Nitrids aus der Gasphase in einer in der US-Patentschrift 3 485 666 beschriebenen Vorrichtung zur elektrodenlosen Glimmentladung entfernt werden.A nitride layer 5 with a thickness of 1,500 A can be produced using the conventional technique of pyrolytic deposition at 925 ° C from an atmosphere of ammonia and 3% silane in nitrogen to be deposited. Again, using the conventional Masking technique a photolithographic pattern onto the nitride layer, exposing part 7 of the silicon nitride layer 5 can be produced. Preferably, the masking layer 6 can be made of one under the trade name KTFR (Kcv.ii thin layer lacquer) known photoresist, which is used in usual Wease is applied. The exposed part of the Nitride layer 7 can now by etching the nitride from the Gaseous phase removed in an electrodeless glow discharge device described in US Pat. No. 3,485,666 will.

Die Atmosphäre des Glirnmentladungsreaktors enthält Fluor oder eine Fluorverbindung wie Tetrafluorkohlenstoff (CF.) oder SF,. In üblicher Weise wird, beispielsweise bei 1 MHz und einer Leistung von 300 W an den Hochfreguenzwindungen oder Elektroden außerhalb des Reaktors, eine Hochfrequensglimmentladung angefacht. Offensichtlich werden die Fiuorteilchen innerhalb der Glimmentladung ionisiert, und da diese Glimmentladung oder das Plasma an der aus der Gasphase zu ätzenden Schichtenoberfläche angefacht wird, d.h. etwa 3 bis 12 mm von dieser Oberfläche entfernt, beginnt augenscheinlich das ionisierte Fluor die Nitrid-The atmosphere of the glow discharge reactor contains fluorine or a fluorine compound such as carbon tetrafluoride (CF.) or SF ,. In the usual way, for example at 1 MHz and a power of 300 W on the high-frequency windings or electrodes outside the reactor, fanned a high frequency glow discharge. Obviously the fluorine particles are ionized within the glow discharge, and since this glow discharge or that Plasma is fanned on the layer surface to be etched from the gas phase, i.e. about 3 to 12 mm away from this surface, apparently the ionized fluorine starts the nitride

2C9840/10542C9840 / 1054

Fl 706 W.H. Cleary, Jr.- 2Fl 706 W.H. Cleary, Jr.- 2

Oberfläche anzugreifen und das Siliciumnitrid-Material zu ätzen. Wird etwa Fluorkohlenstoff als Atmosphäre.und Ätzmittel innerhalb der Glimmentladungsvorrichtung verwendet, so kann Stickstoff als Trägergas benutzt werden, was tatsächlich bessere Ätzgeschwindigkeiten ergibt. Es wurde festgestellt, daß die Ätzungen aus der Gasphase bei Raumtemperatur von 20 C bei geeigneten Geschwindigkeiten stattfinden, was eine bessere Steuerung und Leichtigkeit der Durchführung des Prozesses gewährleistet. Die Temperatur des Grundkörpers während des Ätzens aus der Gasphase könnte auf 150 C angehoben werden, was gleichzeitig eine Erhöhung der Ätzgeschwindigkeiten bringt. Oberhalb von 150 C scheint jedoch das KTFR-Photolackmaterial ungünstig beeinflußt zu werden.To attack the surface and the silicon nitride material to etching. Used about fluorocarbon as atmosphere. And caustic used inside the glow discharge device, nitrogen can be used as the carrier gas, which is actually better Etching speeds results. It was found that the etchings from the gas phase at room temperature of 20 C at appropriate Speeds take place, which ensures better control and ease of carrying out the process. The temperature of the base body during the etching from the gas phase could be increased to 150 C, which is also a Bringing an increase in the etching speed. Above 150 ° C., however, the KTFR photoresist material appears to be adversely affected to become.

Die Photolackmaske, welche mit einer Geschwindigkeit von etwaThe photoresist mask, which at a speed of about

100 A pro Minute aus der Gasphase geätzt wird, kann so dünn gemacht; werden, daß sie während der Ätzung der freiliegenden Siliciumnitrid-Schicht entfernt wird. Sie kann sogar so dünn gemacht werden, daß sie vor dem vollständigen Durchätzen des freiliegenden Teils der Siliciumnitrid-Schicht entfernt ist, in welchem Falle das Ätzen aus ,der Gasphase ohne nachteiligen Effekt auf die Begrenzung des Musters fortgesetzt wird. Ist der freiliegende Teil 7 der Nitridschicht vollständig geätzt, kann das möglicherweise noch zurückbleibende Photolackmaterial unter Anwendung eines handelsüblichen Entferners (Kodak Stripper J-100) oder durch,Gasätzen in einer Sauerstoffatmosphäre entfernt werden.100 A per minute is etched from the gas phase, so can be made thin; that it is removed during the etching of the exposed silicon nitride layer. She can even be so thin be made so that it is removed before the exposed part of the silicon nitride layer is completely etched through, in whichever case the etching fails, the gas phase continues with no adverse effect on the delimitation of the pattern. is the exposed part 7 of the nitride layer is completely etched, the photoresist material possibly still remaining can removed using a commercially available remover (Kodak Stripper J-100) or by gas etching in an oxygen atmosphere will.

Die Schicht 6 kann auch aus Siliciumdioxyd bestehen, .welches in bekannter Weise unter Anwendung herkömmlicher Verfahren des Abscheidens, der Photolithographie und des Ätzens aufgebracht wird. Besteht die Schicht β aus Siliciimdioxydj. dazm Itann derThe layer 6 can also consist of silicon dioxide, .which applied in a known manner using conventional methods of deposition, photolithography and etching will. If the layer β consists of silicon dioxide. dazm Itann der

20S84G/18S420S84G / 18S4

Fl 706 W.H. Cleary, Jr. 2Fl 706 W.H. Cleary, Jr. 2

freiliegende Teil 7 der Nitridschicht unter Anwendung eines flüssigen Ätzmittels, wie heiße Phosphorsäure/ entfernt werden.exposed part 7 of the nitride layer can be removed using a liquid etchant such as hot phosphoric acid /.

Auf dem gerade freigelegten Teil 9 des Grundkörpers 1 kann nun gemäß der Fig. 3 eine Siliciumdioxyd-Schicht 8 durch Behandlung des Grundkörpers in einer trockenen oder feuchten Atmosphäre von Sauerstoff bei einer Temperatur von etwa 1.200 C gebildetAccording to FIG. 3, a silicon dioxide layer 8 can now be applied to the just exposed part 9 of the base body 1 by treatment The main body is formed in a dry or humid atmosphere of oxygen at a temperature of about 1,200 C.

werden. Die Oxydschicht 8 wächst zu einer Dicke bis etwa 1.000 A. Inzwischen diffundiert die in der vordiffundierten Zone 4 vorhandene Verunreinigung Bor bei einer Temperatur von 1.200 C weiter in den Grundkörper 1 unter Bildung einer p-leitenden Zone 10 ein, welche den tiefer diffundierten Randflächenteil 10' und den weniger tief diffundierten mittleren Flächenteil 10'' enthält. Der Flächenteil 10' erstreckt sich unter der Nitridschicht 5, während sich der mittlere Flächenteil 10'' unter der gewachsenen Oxydschicht 8 erstreckt. Bei diesem Ausführungsbeispiel wurde die Diffusion so ausgeführt, daß sich der Flächenteil 10* bis etwa 8,3 .um von der Grundkörperoberfläche aus erstreckte, während der mittlere Flächenteil 10" sich etwa 5,1 ,um unter der Oberfläche des Grundkörpers ausdehnte. Der Flächenteil 10' erstreckt sich nicht nur tiefer in den Grundkörper als der Flächenteil 10", sondern ist auch von höherer Leitfähigkeit als der Flächenteil 10". Der Grund, daß der Flächenteil 10' von höherer Leitfähigkeit ist und sich tiefer in den Grundkörper als der Flächenteil 10" erstreckt, besteht darin, daß die den Flächenteil 10· abdeckende Nitridschicht kein Bor, übrigens auch kein zum gleichen Zweck verwendetes Phosphor absorbiert, und dazu neigt, das Bor abzuweisen. Dagegen hat die auf dem Flächenteil IC" liegende Oxidschicht 3 die Tendenz, die Vorverunreinigungsatome aus der voröiffimdiorten Kofte 4 aufzusaugen oder zu absorbieren, was einen relativ flach diffundierten Flächenteil 10" voü relativ höherem spesiSiücItÄiU Widerstand im Vergleich zum äußren PXäehenfcail IC c ©?~c»;'-hi; Der tiefer diffundiertewill. The oxide layer 8 grows to a thickness of up to about 1,000 A. In the meantime, the boron impurity present in the prediffused zone 4 diffuses further into the base body 1 at a temperature of 1,200 C to form a p-conductive zone 10, which the more deeply diffused edge surface part 10 'and the less deeply diffused central surface part 10 ″. The surface part 10 ′ extends under the nitride layer 5, while the middle surface part 10 ″ extends under the oxide layer 8 that has grown. In this exemplary embodiment, the diffusion was carried out in such a way that the surface part 10 * extended to about 8.3 μm from the base body surface, while the middle surface portion 10 "extended about 5.1 μm below the surface of the base body 10 'not only extends deeper into the base body than the surface part 10 ", but is also of higher conductivity than the surface part 10". The reason that the surface part 10' is of higher conductivity and extends deeper into the base body than the surface part 10 "is that the nitride layer covering the surface part 10 · does not absorb boron, nor does it absorb phosphorus used for the same purpose, and it tends to repel the boron. On the other hand, the oxide layer 3 lying on the surface part IC ″ has the tendency to suck up or absorb the pre-impurity atoms from the pre-diffused surface 4, which results in a relatively flat diffused surface part 10 ″ with a relatively higher specific resistance compared to the external surface IC c ©? ~ C »; '- hi ; The one that diffused deeper

Li κ- ύ i . ν v- > - 7 «Li κ- ύ i. ν v-> - 7 «

- 7 Fl 706 . W.H. Cleary, Jr.- 7 bottles 706. W.H. Cleary, Jr.

Flächenteil 10' höherer Leitfähigkeit hat. die Eigenschaft, den Spannungsdurchbruch des Bauelements auf den mittlerenSurface part 10 'has higher conductivity. the property , the voltage breakdown of the component on the middle

Flächenteil 10" höheren spezifischen Widerstandes zu begrenzen und in erwünschtem Maße zu beschränken»Area part 10 "to limit the higher specific resistance and to restrict it to the desired extent»

209840/10S4209840 / 10S4

Claims (13)

Pl 706 W.H. Cleary, Jr. 2Pl 706 W.H. Cleary, Jr. 2 PATENTANSPRÜCHEPATENT CLAIMS Verfahren zum Herstellen eines Halbleiterbauelements mit einem pn-Übergang, der einen flach und einen tief in die ebene Oberfläche eines Halbleitergrundkörpers des einen Leitfähigkeitstyps eingebrachten Flächenteil aufweist und der nach Aufbringen und Vordiffusion von dotierenden Verunreinigungen des anderen Leitfähigkeitstyps in die ebene Oberfläche des Halbleitergrundkörpers eindiffundiert wird, dadurch gekennzeichnet, daß nach der Vordiffusion der dotierenden Verunreinigungen auf dem Teil der Halbleiteroberfläche, unter dem der tief einzubringende Flächenteil (10') des pn-übergangs einzudiffundieren ist, eine die dotierenden Verunreinigungen abstoßende Isolierschicht (5) aufgebracht wird und daß danach die dotierenden Verunreinigungen r-^chdiffundiert werden.A method of manufacturing a semiconductor device having a pn junction that is one shallow and one deep into the has flat surface of a semiconductor base body of the one conductivity type introduced planar part and after the application and prediffusion of doping impurities of the other conductivity type into the plane Surface of the semiconductor base body is diffused, characterized in that after the prediffusion of the doping Contamination on the part of the semiconductor surface under which the deeply introduced surface part (10 ') of the pn junction is to be diffused in, one of the doping Impurities repellent insulating layer (5) is applied and that then the doping impurities r- ^ chdiffused. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf dem Teil der Halbleiteroberfläche neben dem Teil, unter dem der tief einzubringende Flächenteil (10') des pn-übergangs einzudiffundieren ist, nach der Vordiffusion eine weitere Isolierschicht (8) aus einem Material aufgebracht wird, welches die dotierende Verunreinigung absorbiert.2. The method according to claim 1, characterized in that on the part of the semiconductor surface next to the part under which the surface part (10 ') of the pn junction that is to be introduced deeply is to be diffused in, followed by another after the prediffusion Insulating layer (8) made of a material is applied which absorbs the doping impurity. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vordiffusion durch die öffnung einer isolierenden Diffusionsmaskierungsschicht (2) erfolgt.3. The method according to claim 1 or 2, characterized in that the prediffusion through the opening of an insulating Diffusion masking layer (2) takes place. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Isolierschicht (5) sich über die Diffusionsmaskierungsschicht (2) erstreckt.4. The method according to claim 3, characterized in that the insulating layer (5) extends over the diffusion masking layer (2). 209840/1054 _ 9 _209840/1054 _ 9 _ W.H. Cleary, Jr. 2W.H. Cleary, Jr. 2 5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Diffusionsmasklerungsschicht (2) aus Siliciumdioxyd besteht.5. The method according to one or more of claims 1 to 4, characterized in that the diffusion masking layer (2) consists of silicon dioxide. 6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die die dotierenden Verunreinigungen abstoßende Isolierschicht (5) aus Siliciumnitrid besteht.6. The method according to one or more of claims 1 to 5, characterized in that the insulating layer (5) repelling the doping impurities is made of silicon nitride consists. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Isolierschicht (5) aus Siliciumnitrid pyrolytisch abgeschieden wird. 7. The method according to claim 6, characterized in that the Insulating layer (5) made of silicon nitride is deposited pyrolytically. 8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß eine die dotierenden Verunreinigungen abstoßende Isolierschicht {5) aus Siliciumnitrid pyrolytisch bei etwa 8000C aus einer Atmosphäre abgeschieden wird, welch© au« Ammoniak mit einem von 3 t Silan in Stickstoff besteht.8. The method according to claim 6, characterized in that an insulating layer {5) made of silicon nitride repelling the doping impurities is deposited pyrolytically at about 800 ° C. from an atmosphere which consists of ammonia with one of 3 t of silane in nitrogen. 9. Verfahren nach' Anspruch 2 und einem oder mehreren der fol- , genden Ansprüche 3 bis 8* dadurcli gekennaeichnet t äaS- ein* ■ weitere Isolierschicht CB) aus Siliciumdioxid im ®ln®% -trockenen oder feuchten Sauerstoffatmosphäre thermisch hei etwa 1.2000C aufgebracht wird«9. A method according to 'claim 2 and one or more of the fol, constricting claims 3 to 8 gekennaeichnet dadurcli * t ■ * äaS- a further insulating layer CB) of silicon dioxide in ®ln®% - dry or wet oxygen atmosphere thermally hei about 1,200 0 C is applied « 10. Verfahren nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die dotierenden Verunreinigungen gleichzeitig mit dem Aufbringen der weiteren Isolierschicht (8) erfolgen.10. The method according to one or more of claims 1 to 9, characterized in that the doping impurities are applied simultaneously with the application of the further insulating layer (8) take place. 11. Verfahren nach einem oder mehreren der änsprücln© i bis IUf dadurch gekennzeichnet, daß p-dotierend© Verunreinigungen in einen η-leitenden Halfoleitergrwsidisörp©^ werden.11. The method according to one or more of the änsprcln © i to IU f, characterized in that p-doping © impurities in an η-conductive Halfoleitergrwsidiskörper © ^. Fl 706 W.H. Cleary, Jr. 2Fl 706 W.H. Cleary, Jr. 2 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß Bor eindiffundiert wird.12. The method according to claim 11, characterized in that Boron is diffused. 13. Verfahren nach einem oder mehreren der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß ein pn-übergang diffundiert wird, dessen tiefer eingebrachter Flächenteil (10') einen flach eingebrachten Flächenteil (10'·) umgibt.13. The method according to one or more of claims 1 to 12, characterized in that a pn junction diffuses whose deeper surface part (10 ') surrounds a flat surface part (10' ·).
DE19722213038 1971-03-22 1972-03-17 Method for producing a semiconductor component with a pn junction Pending DE2213038A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12671371A 1971-03-22 1971-03-22

Publications (1)

Publication Number Publication Date
DE2213038A1 true DE2213038A1 (en) 1972-09-28

Family

ID=22426314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722213038 Pending DE2213038A1 (en) 1971-03-22 1972-03-17 Method for producing a semiconductor component with a pn junction

Country Status (3)

Country Link
DE (1) DE2213038A1 (en)
FR (1) FR2130354A1 (en)
ZA (1) ZA72849B (en)

Also Published As

Publication number Publication date
ZA72849B (en) 1972-10-25
FR2130354A1 (en) 1972-11-03

Similar Documents

Publication Publication Date Title
DE1589810C3 (en) Passivated semiconductor component and method for its manufacture
DE1764056C2 (en) Method for manufacturing a semiconductor device
DE1614540C3 (en) Semiconductor device and method for their production
DE2611363C2 (en) Diffusion process for a semiconductor device
DE1614999A1 (en) Method of manufacturing semiconductor devices having a dielectric layer corresponding to a predetermined surface pattern on the surface of a semiconductor body
DE3108377A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR CIRCUITS
DE2153103A1 (en) Integrated circuit arrangement and method of making the same
DE2615754C2 (en)
DE2213037A1 (en) Process for the production of semiconductor components using dry-etched techniques
EP0025854A1 (en) Method of making bipolar transistors
DE2655341A1 (en) SEMICONDUCTOR ARRANGEMENT WITH PASSIVATED SURFACE AND METHOD FOR MANUFACTURING THIS ARRANGEMENT
DE2103468C3 (en) Method for manufacturing a semiconductor device
DE1489240B1 (en) Method for manufacturing semiconductor components
DE2718449A1 (en) METHOD OF MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT AND ARRANGEMENT PRODUCED BY THIS METHOD
DE7015061U (en) SEMI-CONDUCTOR DEVICE.
DE2633714C2 (en) Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production
DE2621165A1 (en) PROCEDURE FOR MAKING A METAL CONTACT
DE1231812B (en) Process for the production of electrical semiconductor components according to the mesa diffusion technique
DE2162445B2 (en) Method for manufacturing a semiconductor device
EP0028786B1 (en) Ion implantations method
DE2316095A1 (en) METHOD FOR MANUFACTURING INTEGRATED CIRCUITS WITH COMPLEMENTARY CHANNEL FIELD EFFECT TRANSISTORS
DE1644028A1 (en) Method for the diffusion of interference points into a limited area of a semiconductor body
DE2213038A1 (en) Method for producing a semiconductor component with a pn junction
DE1805707B2 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS
DE1464921B2 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT