DE2207695A1

DE2207695A1 - SCANNER FOR RECORDING UNIQUE OPERATIONS IN THE SUBNANOSCUSTOMER AREA

Info

Publication number: DE2207695A1
Application number: DE19722207695
Authority: DE
Inventors: Dieter Dipl Ing Schmidt
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1972-02-18
Filing date: 1972-02-18
Publication date: 1972-08-30

Description

Abtaster für die Aufzeichnung einmaliger Vorgänge im Subnanosekundenbereich Die vorliegende Erfindung betrifft einen Abtaster für die Aufzeichnung einmaliger Vorgänge im Subnanosekundenbereich mit einer einpolig mit einer Leitung, auf der der abzutastende Vorgang auftritt, verbundenen Abtastdiode und mit Schaltmitteln, die eine Sperrvorspannung an die Abtastdiode legen und mit einem Torimpulsgenerator, der einen die Abtastdiode kurzzeitig in Durchlaßrichtung vorspannenden Borimpuls an die Abtastdiode anlegt.Scanner for recording unique events in the subnanosecond range The present invention relates to a scanner for one-time recording Operations in the sub-nanosecond range with a single-pole with a line on which the process to be scanned occurs, connected scanning diode and with switching means, which put a reverse bias voltage on the scanning diode and with a gate pulse generator, the one boron pulse briefly biasing the scanning diode in the forward direction applied to the sensing diode.

Es ist bekannt, für einmalige Vorgänge, die für konventionelle Breitbandoszillographen zu schnell veränderlich und für Wanderwellenoszillographen zu energie schwach sind, ein AbtastsyP:tell zu verwenden. (sishe Helv. Phys. Acta 32 (1959), S. 328-331, The Review of Scientific Instruments, Vol. 28, No. 11, Nov. 57, S. 933 - 938). Das hier verwendete Meßprinzip beruht auf der Grundvorstellung, daß eine Wellenleitung, die bezüglich des zu messenden Signales eine Verzögerungsfunktion ausübt an vielen verschiedenen Stellen durch Abtaster angezapft wird. Jeder Abtaster nimmt dabei nur einmal eine Spannungsprobe vom Signal auf. Es müssen demgemäß ebensoviele Abtaster verwendet werden wie Proben vom einmaligen Vorgang gewünscht werden. Die Torzeiten der Abtaster müssen mindestens ebenso kurz wie die Anstiegszeiten der einmaligen Vorgänge, d.h. von der Größenordnung 100 bis 200 pc sein. Als Abtastelemente koimen daher nur schnelle Dioden, in erster Linie Schottky-Dioden in Frage. Am gebrauchlisten sind.Zwei-Dioden-und Vierdioden-Abtaster (Hewlett-Packard Journal, Vol. 15, No. 8, Apr. 64, S. 5 - 8), die synmetrlsche Brückenschaltungen bilden. Beide haben sich in Abtastoszillographenfür repetitive Vorgänge seit langem bewährt und sind daher in die meisten Entwicklungenvon Abtastsystemen für einmalige Vorgänge übernommen worden. Bei solchen Zweidioden- oder Vierdiodenabtastern löschen sich durch die Symmetrie die Torimpulse auf der signalführenden Leitung gegenseitig aus, so daß diese nicht störend in Erscheinung treten können. Ein Nachteil dieser Abtaster ist jedoch unter Berücksichtigung der relativ großen Anzahl von zur Abtastung erforderlichen Abtastern in ihrem hohen Preis zu sehen.It is known for one-off operations common to conventional broadband oscilloscopes are changing too quickly and too low in energy for traveling wave oscilloscopes, to use a scanning system. (see Helv. Phys. Acta 32 (1959), pp. 328-331, The Review of Scientific Instruments, Vol. 28, No. 11, Nov. 57, pp. 933-938). That The measuring principle used here is based on the basic idea that a waveguide, which has a delay function in relation to the signal to be measured on many different places is tapped by scanner. Each scanner takes it only once a voltage test of the signal. Accordingly, there must be the same number of scanners used as samples are desired from the one-time operation. The gate times the sampler must be at least as short as the rise times of the one-off Operations, i.e. of the order of 100 to 200 pc. Coimen as scanning elements therefore only fast diodes, primarily Schottky diodes, are considered. On used lists Two-diode and four-diode scanners (Hewlett-Packard Journal, Vol. 15, No. 8, Apr. 64, pp. 5 - 8), which form synmetrical bridge circuits. Both have each other in sampling oscillographs for repetitive processes for a long time and are therefore in most scanning system developments for one-time processes been taken over. In such two-diode or four-diode scanners, erase each other Due to the symmetry, the gate impulses on the signal-carrying line are mutually exclusive, so that these can not appear disturbing. A disadvantage of this scanner however, taking into account the relatively large number of required for scanning To see samplers in their high price.

Vom Preis her gesehen wesentlich günstiger wäre die Verwendung von Eindiodenabtastern. Nachteilig ist hier Jedoch die fehlende Unterdrückung der Torimpulse, die nahezu ungeschwächt auf die Signalleitung gelangen und die ebenfalls fehlende Kompensation der Störspannung. Dem stehen andererseits als Vorteile die Einfachheit und der geringe Aufwand sowie die tfiOglichkeit einer unipolaren Impulsversorgung gegenüber.In terms of price, it would be much cheaper to use Single-diode scanners. However, the disadvantage here is the lack of suppression of the gate impulses, which reach the signal line almost without being weakened and which are also missing Compensation of the interference voltage. On the other hand, the advantages are simplicity and the low cost and the possibility of a unipolar pulse supply opposite to.

Der Erfindung liegt somit die Aufgabe zugrunde, einen Eindiodenabtaster für die Aufzeichnung einmaliger Vorgänge im Subnanosekundenbereich anzugeben, bei dem die vom Torimpuls auf dem Signalkondensator hervorgerufene Störspannung unterdrückt wird und bei dem andererseits die Vorteile eines Eindiodenabtasters, die insbesondere in dessen geringem Aufwand und dessen Einfachheit bestehen, erhalten bleiben.The invention is therefore based on the object of a single-diode scanner to specify for the recording of one-off events in the subnanosecond range, at which suppresses the interference voltage caused by the gate pulse on the signal capacitor is and on the other hand the advantages of a single-diode scanner, in particular persist in its little effort and simplicity.

Die Erfindung schlägt zur Lösung dieser Aufgabe vor, bei einem Abtaster der eingangs genannten Art erfindungsgemäß eine Kompensationsdiode vorzusehen, der vom Torimpulsgenerator gleichzeitig mit der Abtastdiode ein Torimpuls zugeführt wird, wobei eine Kompensationsspannung gebildet wird, die mit der an der Abtastdiode entstehenden Spannung durch eine Summierschaltung summiert wird.The invention proposes to solve this problem in a scanner of the type mentioned according to the invention to provide a compensation diode, the A gate pulse is supplied from the gate pulse generator at the same time as the scanning diode is formed, with a compensation voltage is formed, which with that on the scanning diode resulting voltage is summed by a summing circuit.

Als Kompensationsdiode kann eine wesentlich billigere Diode verwendet werden als als Abtastdiode, insbesondere eine Schottky- Diode mit wesentlich höherer Parallelkapazität und geringmeren Ansprüchen hinsichtlich der Trägerlebensdauer. Eine solche Kompensation erweist sich als optimal, da der für die Konipensation nötige elektronische Hilfsvorgang physikalisch eng mit der Signalabtastung verquickt und außerdem mit einer Schaltung durchgeführt wird, die dem Signalabtaster möglichst ähnlich ist. Hierdurch werden durch die Kompensation hinzukommende Fehler mitkompensiert, die'z.3. durch gemeinsame Rauschquellen bedingt sind.A much cheaper diode can be used as the compensation diode are used as a scanning diode, in particular a Schottky Diode with significantly higher parallel capacity and lower demands with regard to the Carrier life. Such a compensation proves to be optimal, since the for the electronic auxiliary process necessary for Konipensation is physically closely related to the signal scanning merged and is also carried out with a circuit that the signal scanner is as similar as possible. This eliminates additional errors due to the compensation also compensated, the'z.3. are caused by common noise sources.

Durch schaltungstechnische Maßnahmen läßt sich weit er erreichen, daß für die Impulsversorgung eine unipolare Impulsauelle ausreicht.By means of circuitry measures it can be reached far, that a unipolar pulse wave is sufficient for the pulse supply.

Anhand der Figuren werden im folgenden die prinzipielle wirkungsweise des erfindungsgemäßen Abtasters und mehrerer Ausführungsbeispiele eines erfindungsgemäßen Abtasters bescilriebens Figur 1 zeigt ein vereinfachtes Prinzipschaltbild eines Sindiodenabtasters, Figur 2 zeigt in einem Diagramm den Verlauf der Abtastspannung und der Kompensationsspannung in Abhängigkeit von der Zeit, Figur 3 zeigt ein Beispiel für die Beseitigung der Störspannung durch Addition einer Kompensationsspannung, Figur 4 zeigt das Blockschaltbild einer ersten Version eines > EindioQenabtasters mit Nullsockelkompensation, Figur 5 zeigt eine diagrammartige Darstellung der Ströme und Spannungen der Schaltung nach Figur 4, Figur 6 zeigt ein Ausführungsteispiel der Schaltungsversion nach Figur 4, Figur 7 zeigt ein anderes Ausführungsteispiel der Scha1-tungsversion nach Figur 4, Figur 8 zeigt das Blockschaltbild einer zweiten Version des Eindiodenabtasters mit Nullsockelkompensation, Figur 9 zeigt ein Ausführungsbeispiel für die Schaltungsversion nach Figur 8.Based on the figures, the basic mode of operation is shown below of the scanner according to the invention and several embodiments of one according to the invention Scanner described Figure 1 shows a simplified schematic diagram of a Sindiode scanner, Figure 2 shows a diagram of the course of the scanning voltage and the compensation voltage as a function of time, Figure 3 shows an example for the elimination of the interference voltage by adding a compensation voltage, FIG. 4 shows the block diagram of a first version of a single-point scanner with zero base compensation, FIG. 5 shows a diagrammatic representation of the currents and voltages of the circuit according to FIG. 4, FIG. 6 shows an exemplary embodiment the circuit version of Figure 4, Figure 7 shows another embodiment the circuit version according to Figure 4, Figure 8 shows the block diagram of a second Version of the single-diode scanner with zero base compensation, FIG. 9 shows an exemplary embodiment for the circuit version according to Figure 8.

Pigur 1 zeigt eine Wellenleitung 1 mit dem Wellenwiderstand ZO. An ihrem Eingang wird sie von einer Signalspannungsquelle uS mit dem Innenwiderstand zo gespeist. An ihrem Ausgang ist sie mit dem Wellenwiderstand ZO abgeschlossen. Die Abtastdiode D ist normalerweise durch die Sperrvorspannung +Uvf die über den Vorwiderstand Rv an der Diode D liegt, gesperrt.Pigur 1 shows a waveguide 1 with the characteristic impedance ZO. At It is input from a signal voltage source uS with the internal resistance zo fed. At its output it is terminated with the characteristic impedance ZO. The scanning diode D is normally through the reverse bias + Uvf over the Series resistor Rv is connected to diode D, blocked.

Sie wird nur geöffnet, wenn durch den Torimpulsgenerator 2 ein Torimpuls mit einer größeren Amplitude, als der Sperrvorspannung Uv entspricht, die Diode D öffnet. Für die an dem Speicherkondensator C5 liegende Spannung gilt uO k. G 4 . us (1) In Gleichung (1) ist # der Wirkungsgrad der Abtastung.It is only opened when the gate pulse generator 2 receives a gate pulse with a larger amplitude than the reverse bias voltage Uv corresponds to the diode D opens. For the voltage applied to the storage capacitor C5, uO k applies. G 4 . us (1) In equation (1), # is the sampling efficiency.

Linearität im Aussteuerbereich kann bei allen Diodenabtastern nur mittels Torimpulsen erreicht werden, deren Scheitelwert sehr viel größer ist als die maximale Signalspannung. Darum ist umgekehrt die Nutzspannung sehr viel kleiner als die Stör-Spannung. Es gilt u5 . uS US <C k .uG (1) Stör- und Nutzspannung klingen mit derselben Zeitkonstanten # = Cs Rv nach einer Exponentialfunktion ab. Für die Ausgangsspannung uA = - uC 0 ergibt sich somit unter Beachtung von Gleichung (1) die Zeitfunktion In der Figur 2 ist diese Funktion schematisiert dargestellt.With all diode scanners, linearity in the dynamic range can only be achieved by means of gate pulses whose peak value is much greater than the maximum signal voltage. Conversely, the useful voltage is therefore much smaller than the interference voltage. We have u5. uS US <C k .uG (1) Interference and useful voltage decay with the same time constant # = Cs Rv according to an exponential function. The time function thus results for the output voltage uA = - uC 0, taking equation (1) into account This function is shown schematically in FIG.

Für die Signalspannung u5 = 0 liefert Gleichung (2) einen Ausdruck für den Störimpuls der in der Schaltung nach Figur 1 positiv ist und von der sehr viel kleineren Nutzspannung überlagert wird. Wegen seiner Form und des Vorhandenseins unabhängig vom Signal soll dieser Störimpuls weiterhin Nuilsockel genannt werden. Er erschwert die weitere Verarbeitung und Auswertung der Nut z spannung erheblich und muß daher so früh wie möglich eliminiert werden.For the signal voltage u5 = 0, equation (2) provides an expression for the interference pulse which is positive in the circuit of Figure 1 and is superimposed by the much smaller useful voltage. Because of its shape and its presence independent of the signal, this interference pulse will continue to be called the Nuil socket. It makes further processing and evaluation of the useful voltage considerably more difficult and must therefore be eliminated as early as possible.

Dazu eignet sich eine Kompensationsspannung die je nach Vorzeichen von uA nach Gleichung (2) subtrahiert oder addiert eine Ausgangsspannung der Form ergibt. Ein Beispiel für eine Addition der Eompensationsspannung zu der Abtastspannung ist in Figur 3 dargestellt.A compensation voltage is suitable for this which, depending on the sign of uA according to equation (2), subtracts or adds an output voltage of the form results. An example of adding the compensation voltage to the scanning voltage is shown in FIG.

Die Abtastspannung und die Kompensationsspannung werden hier einem Summierglied 3 und einem anschließenden Verstärker 4 zugeführt, an dessen Ausgang die verstärkte Spannung V % uS auftritt.The scanning voltage and the compensation voltage become one here Summing element 3 and a subsequent amplifier 4 fed to its output the increased voltage V% uS occurs.

In Figur 4 ist nun das Blockschaltbild einer ersten Version eines Eindiodenabtasters mit Nullsockelkompensation dargestellt, Die Impulsquelle IQ speist über einen Schaltvierpol SV einen Koppelvierpol EV1, ein Differenzierglied DVX und einen Speicherkondensator C die Abtastdiode DA. Gleichzeitig ist die Impulsquelle IQ über einen Koppelvierpol KV2, ein Differenzierglied DV2 und einen Kompensationsspeicherkondensator 0H mit der Kompensationsdiode DK verbunden. Zur Steuerung des Abtastvorgangs sind die Eingänge E1 und E2 vorgesehen, Der Schaltvierpol versteilert die Anstiegsflanke der von der Impulsquelle IQ ausgesandten Impulse. Diese werden dann noch in den Differenziergliedern differenziert. Durch das Öffnen des Schalters S im Schaltvierpol SV zerfällt das Netzwerk in zwei Teile. Der im rechten Teil entstehende Stromsprung wird für die Signalabtastung verwendet. Der im linken Teil zum ersten komplementäre Sprung wird für die Ansteuerung des Hilfsabtasters HA nutzbar gemacht. Die hierbei auftretenden Strom-und Spannungsverläufe sind in Figur 5 dargestellt. Die Teilstörme i und i2 verursachen an den Ausgangsklemmen der Koppelvierpole KV1 und XV2 Spannungen u1 bzw. u3, die ihnen proportional sind. Durch Differenzieren entstehen daraus die schmalen Torimpulse u2 bzw. u4 von der Amplitude UN und verschiedener Polarität. Voraus gehen diesen Störimpulse gleicher Polarität, die von der Anstiegsflanke des Quellstromes iG herrühren. Entsprechend dem für Figur 5 gewählten Flankenversteilerungsfaktor von 10 sind die Torimpulse zehnmal so groß wie die Störimpulse.In Figure 4 is the block diagram of a first version of a Single-diode scanner with zero base compensation shown, the pulse source IQ feeds Via a switching quadrupole SV, a coupling quadrupole EV1, a differentiating element DVX and a Storage capacitor C the sampling diode DA. At the same time is the pulse source IQ via a coupling quadrupole KV2, a differentiator DV2 and a compensation storage capacitor 0H connected to the compensation diode DK. The inputs E1 and E2 are provided to control the scanning process steepens the leading edge of the pulses emitted by the pulse source IQ. These are then differentiated in the differentiators. By opening of the switch S in the switching quadrupole SV, the network is divided into two parts. The im The jump in current that occurs on the right is used for signal sampling. Of the in the left part of the first complementary jump is used to control the auxiliary scanner HA made usable. The current and voltage curves that occur here are shown in Figure 5 shown. The partial currents i and i2 cause at the output terminals of the coupling four-poles KV1 and XV2 voltages u1 and u3, respectively, which are proportional to them. By differentiating, the narrow gate pulses u2 and u4 are created from the Amplitude UN and different polarity. These glitches are preceded by the same Polarity resulting from the rising edge of the source current iG. Corresponding the edge pitch factor of 10 selected for FIG. 5 are the gate pulses ten times as big as the glitch.

Fast immer wird schon im Interesse eines möglichst großen Wirkungsgrades der Abtastung ein Ladungsausgleich zwischen den beiden Speicherkondensatoren C5 und CH unerwünscht sein. Dem kommt die Trennfunktion des Schaltvierpols SV entgegen.It is almost always in the interest of the greatest possible efficiency the sampling, a charge equalization between the two storage capacitors C5 and CH may be undesirable. The isolating function of the switching quadrupole SV comes to the fore.

In Figur 5 ist ein Stromverhältnis i1/i2 von 1 für die Darstellung gewählt worden. Bei der praktischen Ausführung wird Jedoch der Strom i2, der im Kompensationszweig fließt, wesentlich kleiner sein als der Strom i1 im Abtastzweig, so daß durch den Kompensationszweig der gesamte Impuisstrom nur unwesentlich erhöht wird.In Figure 5, a current ratio i1 / i2 of 1 is for illustration has been chosen. In the practical implementation, however, the current i2, which is im Compensation branch flows, be significantly smaller than the current i1 in the sampling branch, so that the total pulse current is only insignificantly increased by the compensation branch will.

Ein detalliertes Schaltbild eines ersten Ausführungsbeispieles ist in Figur 6 dargestellt. Der entartete Eoppelvierpol KV1 ist nur wegen des systematischen Vergleichs mit Figur 4 dargestellt worden. Man könnte ihn ebenso gut weg lassen. Der Steuereingang E2 ist aus hochfrequanztecbnischen Gründen in den Vierpol IQ verlegt worden. Für die Funktion ist dies ohne Belang. Die Impulsquelle IQ besteht aus einem üblichen Transistorimpulsgenerator. Die Erzeugung der kurzen Torimpulse hieraus wird im folgende erläutert. Die Speicherschaltdiode D1 im Schaltvierpol SV ist im Ruhezustand durch den Vorstrom Iv leitend. Ein Steuerimpuls am Eingarg E1 wird vom Transistor T verstärkt und räumt die Speicherledung der Diode D1 aus, woraufhin diese abrupt in den Sperrzustand über geht. Dieser bekannte"snap off effect" liefert die benötigte Schalterwirkung. Der Schaltzeitpunkt kann durch nd£rg des Vorstromes Iv über den Steuereingang E2 justiert werden. Für die relativ langsame Anstiegsflanke zs Dransistorimpulses stellen die am Ende kurzgeschlossenen Stichleitungen in den Differenziergliedern DV1 und DV2 näherungsweise arzscblüsse dar. Die Stromverteilung ist daher1 solange die Speicherschaltdiode D1 leitet, praktisch allein durch das Verhältnis von deren Bahnwiderstand, der ungefähr 1 # beträgt, zum IO-Widerstand im Koppelvierpol KV2 bestimmt. Damit ergibt sich ei Stromverhältnis i1/i2 von ungefähr 10. Es fließt also fast der gesamte Impuls strom zunächst in den Signalzweig. Durch das Schalten mit Hilfe der Diode D1 entstehen versteilerte Impulsflanken von ungefähr 100 ps Anstiegszeit. Für diese wirken die Stichleitungen vorübergehend, nämlich für ihre doppelte Laufzeitz , als reeller Widerstand mit dem Wert des Wellenwiderstandes Z02 der Stichleitungen und erst dann wieder als Eurzschluß. Diese quasidifferenzierende Wirkung produziert nadelförmige Torimpulse. Die Diode DA im Signalabtaster SA soll eine möglichst kleine Sperrkapazität aufweisen, um die Belastung nr signalführenden Leitung 1 sowie das Nebensprechen, das durch die Torimpulse der benachbarten Abtaster zustandekommt, möglichst klein zu halten. Es kommt daher nur eine hochwertige Schottkydiode in Frage. Beide zu unterdrückenden Effekte gibt es im Kompensationszweig nicht, da der Bilfsabtaster HA nicht an der signalführenden Leitung angeordnet ist, sondern an deren Stelle einen reellen diskreten Widerstand hat, dessen Wert etwa Z01/2 beträgt, wobei Z01 der Wellenwiderstand der signalführenden Leitung ist. Hierfür kann deshalb eine wesentlich billigere Schottkydiode mit größerer Sperrkapazität eingesetzt werden.A detailed circuit diagram of a first embodiment is shown in FIG. The degenerate Eoppelvierpol KV1 is only because of the systematic Comparison with Figure 4 has been shown. It might as well be left out. The control input E2 has been relocated to the four-pole IQ for high-frequency technical reasons been. This is irrelevant for the function. The pulse source IQ consists of one usual transistor pulse generator. The generation of the short gate impulses from this is explained below. The memory switching diode D1 in the switching quadrupole SV is in Idle state through the bias current Iv conductive. A control pulse at input E1 is sent from Transistor T amplifies and clears the memory line of diode D1, whereupon this abruptly goes into the locked state. This well-known "snap off effect" delivers the required switch action. The switching time can be adjusted by nd £ rg of the bias current Iv can be adjusted via control input E2. For the relatively slow rising edge zs transistor pulse put the short-circuited stub lines at the end into the Differentiators DV1 and DV2 approximately represent arzscblüsse. The current distribution is therefore 1 as long as the memory switching diode D1 conducts, practically solely through the Ratio of their track resistance, which is approximately 1 #, to the IO resistance determined in the coupling quadrupole KV2. This results in a current ratio i1 / i2 of approximately 10. So almost the entire impulse current initially flows into the signal branch. By switching with the aid of diode D1 results in steeper pulse edges of approximately 100 ps rise time. For this, the stub lines act temporarily, namely for its double transit time z, as a real resistance with the value of the wave resistance Z02 of the stub lines and only then again as a Eurzschluss. This quasi-differentiating Effect produces needle-shaped gate impulses. The diode DA in the signal scanner SA should have the smallest possible blocking capacity in order to reduce the load nr signal-carrying Line 1 and the crosstalk caused by the gate pulses from the neighboring scanner comes about, if possible to keep it small. So there is only one high quality Schottky diode in question. Both effects to be suppressed are available in Compensation branch not because the image scanner HA is not on the signal-carrying line is arranged, but has a real discrete resistance in its place, whose value is approximately Z01 / 2, where Z01 is the characteristic impedance of the signal-carrying Line is. A much cheaper Schottky diode with a larger Blocking capacity can be used.

In Figur 7 ist ein zweites Ausführungsbeispiel dargestellt, das sich nur hinsichtlich der Differenziervierpole DV1 und DV2 sowie des Koppelvierpols KV2 vom vorigen Beispiel unterscheidet.In Figure 7, a second embodiment is shown, which only with regard to the differentiating quadrupoles DV1 and DV2 and the coupling quadrupole KV2 differs from the previous example.

Anstelle der Stichleitungen tritt im Vierpol DV1 ein RL-,. im Vierpol DV2 ein RC-Differenzierglied.Instead of the stub lines, there is an RL-, in the four-pole DV1. in quadrupole DV2 is an RC differentiator.

Figur 8 zeigt eine zweite Version in Form eines Blockschaltbildes. Hierbei sind Signalabtaster SA und Hilfsabtaster HA in Serie geschaltet. Der Schalter S im Schaltvierpol SV hat auch hier impulsversteilernde Funktion und erzeugt mit Hilfe des Differenziergliedes DV einen Nadelimpuls, der beide Abtaster HA und SA zeitlich nacheinander durchschaltet. Für die Entkopplung derselben während der Torzeiten sorgt ein Laufzeitglied LG. Die Entkopplungsbedingung lautet worinLG die einfache Laufzeit des Laufzeitgliedes LG ist und tG dde Torzeit. Ist diese Bedingung erfüllt, so wird der Hilfskondensator CH nur vom Torimpuls der Signalkondensator CS zusätzlich vom Signal aufgeladen. Nach erfolgter Abtastungverhindern die sperrenden Dioden Dk und DA eine Umladung. Insgesamt kommt so eine Wirkung zustande, die der Trennfunktion des Schaltvierpols bei der Version gemäß Figur 4 entspricht.FIG. 8 shows a second version in the form of a block diagram. Here, the signal scanner SA and auxiliary scanner HA are connected in series. The switch S in the switching quadrupole SV also has a pulse-dividing function here and, with the aid of the differentiating element DV, generates a needle pulse which switches through both scanners HA and SA one after the other. A delay element LG ensures the decoupling of the same during the gate times. The decoupling condition is whereLG is the simple running time of the delay element LG and tG is the gate time. If this condition is met, the auxiliary capacitor CH is only additionally charged by the signal from the gate pulse of the signal capacitor CS. After the scanning has taken place, the blocking diodes Dk and DA prevent charge reversal. Overall, this produces an effect which corresponds to the isolating function of the switching quadrupole in the version according to FIG.

Figur 9 zeigt wiederum eine detaillierte Schaltung gemäß dem Blockschaltbild nach Figur 8. Im Schaltvierpol SVist abweichend von den vorhergehenden Beispielen zur ersten Version eine parallel gegenNasse geschaltete Speicherschaltdiode vorgesehen. Der Versteilerungsvorgang entspricht völlig dem bei der Serienschaltung. Die Diode D2 ist im Ruhezustand leitend und wird durch den von der Impulsquelle IQausgesandten Impuls zum abrupten Abschalten gebracht. Zum Unterschied von der Serienschaltung wird der Strom in die Abtastschaltungdadurch erst eingeschaltet. Für die weitere Impulsverformungergeben sich jedoch vergleichbare Verhältnisse, da diese lediglich eine steile Anstiegsflanke voraussetzt. Allgemein lassen sich daher diese beiden Ausführungendes Schaltvierpols SV gegeneinander austauschen. Das Laufzeitglied LG ist in Figur 9 besonders einfach als homogene Wellenleitung ausgebildet. Alle übrigen Baugruppen stimmen mit der in Figur 6 und 7 überein.FIG. 9 again shows a detailed circuit according to the block diagram according to Figure 8. In the switching quadrupole SV is different from the previous examples for the first version a memory switching diode connected in parallel against wet is provided. The steepening process corresponds completely to that of the series connection. The diode D2 is conductive in the idle state and is transmitted by the pulse source IQ Impulse brought to an abrupt shutdown. In contrast to the series connection the current in the sampling circuit is only switched on as a result. For the further Pulse deformation, however, results in comparable conditions, since these only requires a steep rising edge. In general, therefore, these two Exchange the design of the switching quadrupole SV. The term element LG is particularly simply designed in Figure 9 as a homogeneous wave guide. The rest Assemblies correspond to those in FIGS. 6 and 7.

9 Figuren 10 Patentansprüche9 figures 10 claims

Claims

Scanners for recording one-off events in the subnanosecond range with a unipolar with a line on which the to be scanned Operation occurs connected to sensing diode and with switching means that reverse bias to the hbtastdFode and with a gate pulse generator, the one the scanning diode briefly applies a biasing gate pulse in the forward direction to the scanning diode, g e -k e n n n z e i c h n e t by a Kotnpensaticnsdiode (Dk), which from the gate pulse generator a gate pulse is supplied simultaneously with the scanning diode (Da), with a compensation voltage (Uk) is formed, which with the voltage (UA) arising at the scanning diode through a summing circuit is summed.

2. Scanner according to claim 1, characterized g e k e n n z e i c h n e t that as a compensation diode (Dk) a Schottkywtode with much higher parallel capacitance is used as that of the sense diode (DA).

3. Scanner according to claim 1 or 2, characterized in that g e k e n n -z e i c h n e t that a pulse source (IQ) via a switching quadrupole (SV) and a differentiating element (DV1) and a signal storage capacitor (Cs) connected to the sampling diode (DA) is, while the compensation diode (Dk) directly via a second differentiating element (DV2) and a compensation voltage memory (CH) connected to the pulse source (IQ) is.

4. Scanner according to claim 3, characterized g e k e n n z e i c h n e t that the switching quadrupole (SV) is formed from a memory switching diode (D1).

5. Scanner according to claim 3 or 4, characterized in that g e k e n n -z e i c h n e t that the differentiators (DV1) and (dz2) consist of short-circuited stub lines exist.

6. Scanner according to claim 3 or 4, characterized in that g e k e n n -z e ic h n e t that the first differentiator (DV1) from the parallel connection of a resistor and an inductance, while the second differentiating element (DV2) consists of one RC element exists.

7. Scanner according to claim 1 or 2, characterized in that g e k e n n -z e i c h n e t, that the compensation diode - via a switching quadrupole (SV), a differentiating element (DV /) and a compensation voltage storage capacitor (CH) with the pulse source (IQ) is connected and the sampling diode (DA) via a delay element (LG) of the Koinpensationsdiode (Dk) is connected in series.

8. Scanner according to claim 7, characterized in that g e k e n n z e i c h -n e t that the switching quadrupole (SV) consists of a memory switching diode connected in parallel to ground (D2) exists.

9, scanner according to claim 7, characterized g e k e n n n z e i c h n e t, that the differentiating element (DV <) consists of a cumulative stub line.

10. A scanner according to claim 7, characterized in that it is e k e n n e i c h n e t that the delay element (LG) consists of a homogeneous waveguide.