DE2205962A1

DE2205962A1 - PROCEDURE FOR DETERMINING THE MATCH OF A FIRST PULSE SEQUENCE STORED IN A MEMORY WITH A SECOND PULSE SEQUENCE

Info

Publication number: DE2205962A1
Application number: DE19722205962
Authority: DE
Inventors: Reinhard Dipl Ing Mueller
Original assignee: Robert Bosch Elektronik GmbH
Current assignee: Robert Bosch Elektronik GmbH
Priority date: 1972-02-09
Filing date: 1972-02-09
Publication date: 1973-08-16

Description

Verfahren zum Feststellen der Übereinstimmung einer ersten, in einem Speicher gespeicherten Impulsfolge mit einer zweiten Impuls folge Die Erfindung bezieht sich auf ein Verfahren zum Feststellen der Übereinstimmung einer ersten, in einem Speicher gespeicherten Impulsfolge mit einer zweiten Impulsfolge, wobei die erste Impuls folge mit einem eine bestimmte Zahl unmittelbar aufeinanderfolgender Bits gleichen logischen Wertes enthaltenden Startsignal beginnt und mindestens eine sich an das Startsignal anschließende binär codierte Information aufweist und wobei die zweite, sich nur durch Störungen von der ersten Impulsfolge unterscheidende Impuls folge als ilbereinstimmend mit der ersten Impulsfolge erkannt werden soll, wenn die Störungen pro Bit kürzer als die Hälfte der Dauer eines Bits sind.Method for determining the correspondence of a first, in one Memory stored pulse train with a second pulse train The invention relates to a method for determining the correspondence of a first, pulse train stored in a memory with a second pulse train, wherein the first impulse follows with a certain number immediately following one another Start signal containing bits of the same logical value begins and at least one has binary coded information following the start signal and wherein the second, which differs from the first pulse train only in interference Impulse sequence is to be recognized as coinciding with the first impulse sequence, if the disturbances per bit are shorter than half the duration of a bit.

PUr die elektrische Übertragung von Informationen eignet sich ein Impulscode-Verfahren, bei dem jede einzelne Information, das ist zum Beispiel jeweils eine der Ziffern 0 bis 9, in Form eines Impulstelegramms übertragen wird. Ein Impulstelegramm beginnt beispielsweise mit einem codierten Startsignal (vgl, Diagramm A in Fig. 2), das fünf Impulsplätze gleicher Länge TB, das heißt fünf Bits, umfaßt. Auf das Startsignal folgt eine bestimmte Zahl von flite, die die eigentliche Information in codierter Form enthalten. Mehrere solcher aneinandergereihter Impulstelegramme bilden eine Telegrammkette.PUr is suitable for the electrical transmission of information Pulse code method in which every single piece of information, that is for example each one of the digits 0 to 9 is transmitted in the form of a pulse telegram. A pulse telegram begins, for example, with a coded start signal (see diagram A in Fig. 2), which comprises five pulse positions of the same length TB, that is to say five bits. On the Start signal follows a certain number of flite, which is the actual information included in coded form. Several such pulse telegrams strung together form a telegram chain.

Auf Auf der Empfangsseite werden die eintreffenden Impulstelegramme durch einen Telegrammauswerter laufend in der Weise überwacht, daß das empfangene Telegramm mit einem empfängerseitig gespeicherten Soll-Telegramm bitweise verglichen wird. Nur wenn das empfangene und das intern gespeicherte Telegramm völlig übereinstimmen, gibt der Telegrammauswerter ein bestimmtes Signal ab, welches als Kennzeichen der Ubereinstimmung dient. on The incoming Pulse telegrams are continuously monitored by a telegram evaluator in such a way that that the received telegram with a target telegram stored on the receiver side is compared bit by bit. Only if the received telegram and the internally stored telegram completely match, the telegram evaluator emits a certain signal, which serves as a mark of agreement.

Werden die zu übermittelnden Telegramme beziehungsweise Telegrammketten hochfrequent übertragen, so kann der Auswerter die Übereinstimmung häufig nicht mehr feststellen, weil das empfangene Telegramm insbesondere bei geringer Signalstärke durch Störimpulse (St1, St2 in Diagramm B gemäß Fig. 2) überlagert ist. In diesen Fällen gibt der Auswerter kein Signal ab, obgleich das ausgesendete Telegramm und das intern gespeicherte Telegramm an sich übereinstimmen.Are the telegrams or telegram chains to be transmitted transmitted at high frequency, the evaluator can often not find the match find out more because the received telegram especially with low signal strength is superimposed by interference pulses (St1, St2 in diagram B according to FIG. 2). In these In cases, the evaluator does not emit a signal, although the telegram sent out and the internally stored telegram actually match.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu entwickeln, das es ermöglicht, gestörte Impulsfolgen bzw. Impulstelegramme auch dann noch als übereinstimmend mit einem Soll-Impulstelegramm zu werten, wenn ihre einzelnen Impulse bis zu maximal der Hälfte ihrer Dauer durch Störimpulse gestört sind.The invention is based on the object of developing a method which enables disturbed pulse trains or pulse telegrams to be sent as to be evaluated in accordance with a target pulse telegram if their individual pulses are disturbed by interference pulses for a maximum of half their duration.

Erfindungsgemäß wird diese Aufgabe bei dem eingangs genannten Verfahren dadurch gelöst, daß die zweite Impulsfolge einer Integrationsschaltung zugeführt wird, die eine Zeitkonstante #i # TB hat, wobei TB die Dauer eines Bits ist, daß die Inte-1 2 grationsschaltung bei jeder ansteigenden oder abfallenden Flanke der der zweiten Impulsfolge eine entsprechend der Zeitkonstante T stetig abfallende oder ansteigende Integrationsspannung an einen Schwellwertschalter liefert, der einen ersten Spannungswert abgibt, wenn die Integrationsspannung von einem Höchstwert auf einen ersten Schwellspannungswert gesunken ist, und die einen zweiten Spannungswert abgibt, wenn die Integrationsspannung von einem Tiefstwert auf einen zweiten Schwellspannungswert angestiegen ist, daß ein Taktimpulsgeber eine zunächst nicht synchronisierte Taktimpulsspannung liefert, die je Bit der ersten Impulsfolge einen schmalen Rechteckimpuls hat, daß die Ausgang spannung des Schwellwertschalters und die Taktimpulsspannung einem Startsignalauswerter zum Erkennen des Startsignals zugeführt werden, der einen Synchronimpuls an den Taktimpulsgeber abgibt, wenn in der Ausgangsspannung des Schwellwertschalters die bestimmte Zahl von unmittelbar aufeinanderfolgenden Bits gleichen logischen Wertes enthalten ist und wenn zu der gleichen Zeit eine dieser bestimmten Zahl entsprechende Anzahl von Impulsen der Taktimpulsspannung vorhanden ist, daß der Synchronimpuls den Taktimpulsgeber derart synchronisiert, daß die Impulse der von ihm gelieferten Taktimpulsspannung jeweils in der Mitte des Bitrahmens der Ausgangsspannung des Schwellwertschalters liegen und daß vom Zeitpunkt der Synchronisierung an die Ausgangsspannung des Schwellwertschalters und die Information der ersten Impulsfolge in einem Informationsauswerter bitweise hinsichtlich ihrer logischen Werte miteinander verglichen werden, daß jede Ubereinstimmung der Bits gezählt und gespeichert wird und daß bei völlier Übereinstimmung aller Bits ein bestimmtes, die UbereinstXmmung der Impulsfolgen kennzeichnendes Ausgangssignal abgegeben wird.According to the invention, this object is achieved in the method mentioned at the outset solved in that the second pulse train is fed to an integration circuit which has a time constant #i # TB, where TB is the duration of one bit that the integration circuit on every rising or falling edge of the the second pulse sequence a continuously falling or corresponding to the time constant T increasing integration voltage to a threshold switch that delivers a emits first voltage value when the integration voltage has reached a maximum value has fallen to a first threshold voltage value, and the a second voltage value outputs when the integration voltage from a lowest value to a second threshold voltage value has risen that a clock pulse generator has an initially unsynchronized clock pulse voltage supplies, which has a narrow square pulse per bit of the first pulse train that the output voltage of the threshold switch and the clock pulse voltage to a start signal evaluator are supplied to detect the start signal, which sends a sync pulse to the Clock pulse generator emits when in the output voltage of the threshold switch the certain number of consecutive bits of the same logical value is included and if at the same time a number corresponding to this particular number Number of pulses of the clock pulse voltage is present that the sync pulse the clock pulse generator synchronized in such a way that the pulses supplied by it Clock pulse voltage in the middle of the bit frame of the output voltage of the Threshold switch lie and that from the time of synchronization to the output voltage of the threshold switch and the information of the first pulse train in an information evaluator are compared bit by bit with respect to their logical values that each Correspondence of the bits is counted and stored and that in the case of complete agreement of all bits a specific one which characterizes the correspondence of the pulse trains Output signal is emitted.

Das Das Prinzip sowie nähere Einzelheiten der Erfindung werden an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels und einiger Diagramme erläutert. In der Zeichnung bedeuten: Fig. 1 ein Blockschaltbild eines erfindungsgemäßen Telegrammauswerters mit Startsignal- und Informationsauswerter, Fig. 2 fünf Diagramme, die den zeitlichen Verlauf der Spannungen an bestimmten Schaltungspunkten gemäß dem Blockschaltbild in Fig. 1 erkennen lassen, Fig. 3 a ein Diagramm, das einen Ausschnitt aus der Ausgangsspannung des Schwellwertschalters in Abhängigkeit von der Zeit zeigt, Fig. 3 b ein Diagramm, aus dem ein Impuls einer ersten Taktimpulsspannung an einem ersten Ausgang eines Taktimpulsgebers zu ersehen ist, und Fig. 3 c ein Diagramm, aus welchem in Verbindung mit Fig. 3 b die zeitliche Verschiebung zwischen einem Impuls der ersten Taktimpulsspannung und einem Impuls der zweiten Taktimpulsspannung zu ersehen ist.That The principle and further details of the invention are based on an embodiment shown in the drawing and some Diagrams explained. In the drawing: FIG. 1 shows a block diagram of a telegram evaluator according to the invention with start signal and information evaluator, Fig. 2 five diagrams showing the time profile of the voltages at certain circuit points can be seen in accordance with the block diagram in Fig. 1, Fig. 3a is a diagram that a section of the output voltage of the threshold switch as a function of Fig. 3b shows a diagram from which a pulse of a first clock pulse voltage can be seen at a first output of a clock pulse generator, and Fig. 3c a Diagram from which, in conjunction with FIG. 3 b, the time shift between a pulse of the first clock pulse voltage and a pulse of the second clock pulse voltage can be seen.

In dem Blockschaltbild gemäß Fig. 1, das einen Impulstelegramm-Auswerter, d. h. eine Einrichtung zum Feststellen der Ubereinstimmung eines ersten Impulstelegramms (Soll-Telegramm, vgl. Diagramm A in Fig. 2) mit einem zweiten, gestörten Impulstelegramm (vgl. Diagramm B in Fig. 2), zeigt, bezeichnet 1 einen eingang der der Einrichtung. Dem Eingang 1 werden Impulstelegramme zugeführt, die bei der Übertragung von einem Sender an einen Empfänger kurzzeitige Störungen StX, St2 ... -(vgl. Diagramm B) erfahren haben können, die den Informationsgehalt verändern. An den Eingang 1 schließt sich eine Integrationssehaltung 2 und an diese über eine erste Negationsschaltung 3 ein Schwellwertschalter 4 an. Ein Ausgang 5 des Schwellwertschalters 4 steht erstens mit einem ersten Anschluß 6 von vier Anschlllssen 6 bs 9, zweitens mit einem ersten Eingang 10 einer ersten UND-Schaltung 11 und drittens mit einem Eingang 12 einer zweiten Negationsschaltung 13 in Verbindung. Die erste UND-Schaltung 11 und die zweite Negationsschaltung 13 gehören zu einem Startsignalauswerter 14, der den in Fig. 1 durch das gestrichelte Rechteck (links oben) eingerahmten Teil des Blockschaltbildes umfaßt.In the block diagram according to FIG. 1, which shows a pulse telegram evaluator, d. H. a device for determining the correspondence of a first pulse telegram (Setpoint telegram, see diagram A in Fig. 2) with a second, disturbed pulse telegram (See. Diagram B in Fig. 2) shows, 1 denotes an input of the the Furnishings. Pulse telegrams are fed to input 1, which during transmission from a transmitter to a receiver short-term interference StX, St2 ... - (see diagram B) may have experienced that change the information content. At entrance 1 an integration line 2 connects and this is followed by a first negation circuit 3 a threshold switch 4 on. An output 5 of the threshold switch 4 is first with a first connection 6 of four connections 6 to 9, second with a first Input 10 of a first AND circuit 11 and thirdly with an input 12 of a second negation circuit 13 in connection. The first AND circuit 11 and the second negation circuit 13 belong to a start signal evaluator 14, the in Fig. 1 by the dashed rectangle (top left) framed part of the block diagram includes.

Ein zweiter Eingang 15 der ersten UND-Schaltung 11 ist mit einem ersten Ausgang 16 eines Taktimpulsgebers li sowie mit einem zweiten Eingang 18 einer zweiten UND-Schaltung 19 und dem zweiten Anschluß 7 verbunden. Ein erster Eingang 20 der zweiten UND-Schaltung 19 liegt an einem Ausgang der zweiten Negationsschaltung 13 sowie an einem dritten Eingang 21 einer-Decodierschal~ tung in Form einer dritten UND-Schaltung 22. Während der Ausgang der ersten UND-Schaltung 11 mit einem Zähleingang 23 eines Zählers 24 verbunden ist,, führt von dem Ausgang der zweiten UND-Schaltung 19 eine Verbindung an einen Rückstelleingang 25 des Zählers 24. Der Zähler 24 ist vorzugsweise ein Binärzähler, welcher indem vorliegenden Ausfilhrungsbeispiel nur drei Impulse zu zählen zählen braucht, nämlich die für das Startsignal charakteristischen drei unmittelbar aufeinanderfolgenden L-Bits (vgl. Diagramm A in Fig. 2). Der Zähler 24 hat zwei mit einem ersten und zweiten Eingang 26, 27 der dritten UND-Schaltung 22 verbundene Ausgänge. An einen Ausgang 28 der dritten UND-Schaltung 22 schließt sich ein dynamischer Eingang 29 einer monostabilen Kippschaltung 30 an, deren Ausgang 31 mit einem Rückstelleingang 32 einer zu dem Taktimpulsgeber 17 gehörenden Zählschaltung 33 sowie mit dem vierten Anschluß 9 verbunden ist. Die Zählschaltung 33 hat einen Takteingang 34, dem eine Impulsfolge weitgehend konstanter Frequenz f zugeführt wird. Der erste Ausgang 16 und ein zweiter Ausgang 35 der Zählschaltung 33 sind mit dem zweiten und dritten Anschluß 7, 8 verbunden. Die vier Anschlüsse 6 bis 9 bilden die Eingänge eines Informationsauswerters 36, dessen Baugruppen in dem unteren gestrichelten Rechteck in Fig. 1 enthalten sind. Parallel zu dem Informationsauswerter 36 können über mit den Anschlüssen 6 bis 9 verbundene Leitungen 37 weitere Informationsauswerter angeschlossen sein, die auf die Auswertung je eines Impulstelegramms mit einer anderen Information eingestellt sind.A second input 15 of the first AND circuit 11 is connected to a first Output 16 of a clock pulse generator li and a second input 18 of a second AND circuit 19 and the second terminal 7 connected. A first input 20 of the The second AND circuit 19 is connected to an output of the second negation circuit 13 and at a third input 21 of a decoding circuit in the form of a third AND circuit 22. While the output of the first AND circuit 11 with a count input 23 of a counter 24 is connected, leads from the output of the second AND circuit 19 a connection to a reset input 25 of the counter 24. The counter 24 is preferably a binary counter, which in the present exemplary embodiment only counting three pulses needs to count, namely the one for the start signal characteristic three immediately consecutive L bits (see diagram A. in Fig. 2). The counter 24 has two with a first and second input 26, 27 of the third AND circuit 22 connected outputs. To an output 28 of the third AND circuit 22, a dynamic input 29 of a monostable multivibrator 30 is connected whose output 31 with a reset input 32 to the clock pulse generator 17 belonging counting circuit 33 and is connected to the fourth terminal 9. the Counting circuit 33 has a clock input 34 to which a pulse train is largely more constant Frequency f is supplied. The first output 16 and a second output 35 of the counting circuit 33 are connected to the second and third terminals 7, 8. The four connections 6 to 9 form the inputs of an information evaluator 36, the assemblies in the lower dashed rectangle in Fig. 1 are included. Parallel to the information evaluator 36 can further information evaluators via lines 37 connected to the connections 6 to 9 connected to the evaluation of a pulse telegram with another Information are set.

Ein wesentlicher Bestandteil des Informationsauswerters 36 ist ein Schieberegister 38, dessen erster Eingang 39 (Schiebeeingang) mit dem dritten Anschluß 8 bzw. mit dem zweiten Ausgang 35 der Zählschaltung 33 und.dessen Ausgang 40 mit einem ersten Eingang 41 einer Äquivalenzschaltung 42 verbunden ist. Ein zweiter Eingang 43 der Xquivalenzschaltung 42 liegt an dem ersten Anschluß 6 und der Ausgang an einem ersten Eingang 44 einer vierten UND-Schaltung 45, deren deren zweiter Eingang 46 mit dem zweiten Anschluß T und deren Ausgang mit einem ersten Eingang 47 einer logischen Speicher-und Zählschaltung 48 verbunden ist. Die logische Speicner- und Zählschaltung 48 hat zwei Ausgänge 49, 50, von denen der erste Ausgang 49 mit einem zweiten Eingang 51 (E-inschreibeeingang) des Schieberegisters 38 verbunden ist, während der zweite Ausgang 50 dem Ausgang 52 des Impulstelegramm-Auswerters entspricht.An essential part of the information evaluator 36 is a Shift register 38, whose first input 39 (shift input) is connected to the third connection 8 or with the second output 35 of the counting circuit 33 and its output 40 with a first input 41 of an equivalent circuit 42 is connected. A second The input 43 of the equivalent circuit 42 is connected to the first connection 6 and the output at a first input 44 of a fourth AND circuit 45, whose whose second input 46 to the second terminal T and its output to a first Input 47 of a logic storage and counting circuit 48 is connected. The logical one Speicner and counting circuit 48 has two outputs 49, 50, of which the first output 49 is connected to a second input 51 (input write input) of the shift register 38 is, while the second output 50 is the output 52 of the pulse telegram evaluator is equivalent to.

Ein zweiter Eingang 53der logischen Speicher- und Zählschaltung 48 ist mit dem vierten Anschluß 9 verbunden.A second input 53 of the storage and counting logic circuit 48 is connected to the fourth terminal 9.

Dem Schieberegister 38 ist noch ein Informationsspeicher 54 mit zum Beispiel sechs bitparallelen Ausgängen 55 zugeordnet, die mittels des Schieberegistere 38 parallel abgefragt werden können.The shift register 38 is also an information memory 54 with the Example assigned to six bit-parallel outputs 55, which by means of the shift register 38 can be queried in parallel.

In dem Informationsspeicher 54 sind die logischen Werte der Information eines bestimmten, von der Einrichtung zu erkennenden Impulstelegramms, d. h. des Soll-Telegramms, gespeichert. Nach dem Beispiel gemäß dem Diagramm A in Fig. 2 sind dies die log;-schen Werte OLLOOL.In the information memory 54 are the logical values of the information a specific pulse telegram to be recognized by the device, d. H. of Target telegram, saved. According to the example according to diagram A in FIG these are the log values OLLOOL.

Die Wirkungsweise des vorstehend beschriebenen Impuls telegramm-Auswerters ist folgende: Befindet sich der Impulstelegramm-Auswerter in seinem Bereitschaftszustand, so liegt an dem Takteingang 34 der zu dem Taktimpuls geber 17 gehbrenden Zählschaltung 33 eine Impulsfolge mit Inöglichst konstanter Frequenz fO, und der erste Ausgang 16 gibt eine aus zum Beispiel schmalen Rechteckimpulsen ziel, e2 bestehende bestehende Taktimpulsspannung UV ab (vgl. Diagramm E in Fig. 2), deren Periodendaucr gleich der Dauer TB für ein Bit des Soll-Telegramms (Diagramm A) ist. Damit die Periodendauer der Taktimpulsspannung UV genau gleich der Dauer TB ist, wird ihre Frequenz f0 vorzugsweise durch einen quarzgesteuerten Oszillator bestimmt. Der Taktimpulsgeber 17 läuft zunächst unsynchronisiert.The mode of operation of the pulse telegram evaluator described above is as follows: If the pulse telegram evaluator is in its ready state, so is at the clock input 34 of the clock pulse generator 17 going counting circuit 33 a pulse train with a frequency f0 that is as constant as possible, and the first output 16 outputs a signal consisting of, for example, narrow rectangular pulses target, e2 existing Clock pulse voltage UV from (see. Diagram E in Fig. 2), the period of which is the same the duration TB for one bit of the target telegram (diagram A). So that the period of the clock pulse voltage UV is exactly equal to the duration TB, its frequency is preferably f0 determined by a crystal controlled oscillator. The clock pulse generator 17 initially runs unsynchronized.

An dieser Stelle sei angemerkt, daß in dem angenommenen Ausführungsbeispiel das Startsignal eines jeden Impulstelegramms grundsätzlich drei L-Signale in ununterbrochener Folge enthält. Es genügt also zum Erkennen des Startsignals festzustellen, ob die genannte Folge der L-Signale irgendwann an dem Eingang 1 des Impulstelegramm-Auswerters vorhanden ist. Vorausgesetzt wird dabei, daß in der sich an das Startsignal anschließenden Information des Impulstelegramms (vgl. Diagramm A in Fig, 2) niemals drei L-Signale hintereinander vorkommen, was durch die Wahl 5 eines geeigneten Binärcodes, zum Beispiel eines (2)-Codes, gewährleistet werden kann. Eine andere Voraussetzung besteht darin, daß die Störungen Stl, St2 ... pro Bit eines ImpulstelegramBs nicht größer als die Hälfte der Dauer T B für ein Bit sein dürfen. Anders ausgedrückt soll jedes gestörte Impulstelegramm (vgl. Diagramm B in Fig. 2) als. richtig, das heißt als übereinstimmend mit dem intern gespeicherten, ungestörten Impulstelegramm erkannt werden, wenn die einzelnen Bits zu weniger als 50 Z gestört sind.At this point it should be noted that in the assumed embodiment the start signal of each pulse telegram is basically three L signals in uninterrupted form Episode contains. It is therefore sufficient to detect the start signal to determine whether the said sequence of L signals at some point at input 1 of the pulse telegram evaluator is available. It is assumed that the start signal is followed in the Information of the pulse telegram (see diagram A in Fig, 2) never three L signals occur one after the other, which can be achieved by choosing a suitable binary code 5 for Example of a (2) code, can be guaranteed. There is another requirement in that the disturbances Stl, St2 ... per bit of a pulse telegram are not greater may be than half the duration T B for one bit. In other words, everyone should disturbed pulse telegram (see. Diagram B in Fig. 2) as. right, that is, as recognized in accordance with the internally stored, undisturbed pulse telegram if the individual bits are disturbed by less than 50 Z

Um Um den Einfluß der genannten Störungen auf das Ergebnis der Auswertung auszuschalten, hat die Integrationsschaltung 2 eine Zeit-T B konstante Ti S 2 . Unter der Zeitkonstante Ti der Integrationsschaltung 2 ist im vorliegenden Fall diejenige Zeit zu verstehen, in welcher nach einem Übergang von logisch 0 nach Logisch L in der gestörten Impulsfolge die Ausgangsspannung Ui der Integrationsschaltung 2 von einem größtmöglichen Spannungswert UM (vgl. Diagramm C in Fig. 2) auf einen ersten Schwellspannungswert Usl gesunken ist, der etwas oberhalb des kleinsten Spannungswertes U 0 liegt. Die Zeitkonstante Ti kann in analoger Weise auch so definiert werden, daß sie derjenigen Zeit entspricht, in welcher nach einem Übergang von logisch L nach logisch 0 die Ausgangsspannung Ui der Integrationsschaltung 2 von dem kleinsten Spannungswert u 1 0 auf einen zweiten Schwellspannungswert US2 angestiegen ist, der etwas unterhalb des Spannungswertes UM liegt. Around In order to determine the influence of the above-mentioned disorders on the To switch off the result of the evaluation, the integration circuit 2 has a time T B constant Ti S 2. Below the time constant Ti of the integration circuit 2 is in the present case to understand the time in which after a transition from logic 0 to logic L in the disturbed pulse train the output voltage Ui of the integration circuit 2 from a maximum possible voltage value UM (see diagram C in Fig. 2) has fallen to a first threshold voltage value Usl, which is slightly above of the smallest voltage value U 0. The time constant Ti can be carried out in an analogous manner can also be defined in such a way that it corresponds to the time in which after a Transition from logic L to logic 0 is the output voltage Ui of the integration circuit 2 from the smallest voltage value u 1 0 to a second threshold voltage value US2 has risen, which is slightly below the voltage value UM.

Der Schwellwertschalter 4 ist so dimensioniert, daß sein unterer Schwellwext gleich der ersten Schwellwertspannung Usl und sein oberer Schwellwert gleich der zweiten Schwellwertspannung U52 ist.The threshold switch 4 is dimensioned so that its lower Schwellwext equal to the first threshold voltage Usl and its upper threshold equal to second threshold voltage U52.

Er gibt immer dann einen logisch 0 entsprechenden Spannungswert an seinem Ausgang 5 ab, wenn die Ausgangsspannung Ui der Integrationsschaltung 2 von der Schwellwertspannung U51 aus die Schwellwertspannung Us2 erreicht beziehungsweise überschreitet, während er einen logisch L entsprechenden Spannungswert abgibt, wenn die Ausgangs spannung Ui von dem zweiten Schwellspannungswert Us2 aus den ersten Schweilspannungswert Usl erreicht beziehungsweise unterschreitet.It always indicates a voltage value corresponding to logic 0 its output 5 from when the output voltage Ui of the integration circuit 2 of the threshold voltage U51 from the threshold voltage Us2 reaches or exceeds, while it outputs a logic L corresponding voltage value, if the output voltage Ui from the second threshold voltage value Us2 from the first Welding tension value Usl reached or falls below.

In In dem vorliegenden Ausführungsbeispiel wird davon ausgegangen, daß zu einem Anfangszeitpunkt t eine abfallende Flanke des ersten 0-Bits B1 (vgl. Diagramm B in Fig. 2) des gestörten Impulstelegramms an den Eingang 1 des Impulstelegramm-Auswerters liegt. Die Integrationsschaltung 2 gibt daher eine kontinuierlich von dem kleinsten Spannungswert Uo (zum Beispiel der Spannung O Volt) aus ansteigende Ausgangsspannung Ui ab. Nach der der Zeitkonstante #i entsprechenden Zeit, die angenommenerweise nur 1 T geringfügig kleiner als TB sei, erreicht die Ausgangsspannung U zu einem Zeitpunkt tl den zweiten Schwellspannungswert U52 des Schwellwertschalters 4. Dadurch wechselt der an dem Ausgang 5 des Schwellwertschalters abgegebene Spannungswert von logisch L auf logisch 0 (Der Ausgangszustand vor dem und zu dem Zeitpunkt to ist willkürlich als L-Signal festgelegt.). In In the present embodiment, assumed that at a starting time t a falling edge of the first 0 bits B1 (see diagram B in Fig. 2) of the disturbed pulse telegram to the input 1 of the pulse telegram evaluator lies. The integration circuit 2 therefore gives a continuously from the lowest voltage value Uo (for example the voltage O volts) from increasing output voltage Ui. According to the one corresponding to the time constant #i Time, which is assumed to be only 1 T slightly less than TB, reaches the Output voltage U at a point in time tl the second threshold voltage value U52 des Threshold switch 4. This changes the at output 5 of the threshold switch Output voltage value from logic L to logic 0 (the initial state before the and at the time to is arbitrarily set as the L signal.).

Die Ausgangsspannung Ui der Integrationsschaltung 2 erreicht zu einem Zeitpunkt t2 ihren Höchstwert UM (vgl. Diagramm C), den sie bis zu einem Zeitpunkt t3, d. h. bis zu dem Beginn des zweiten Bits B2,beibehält, Von dem Zeitpunkt t3 an, zu welchem in dem gestörten Impulstelegramm ein Wechsel von logisch 0 nach logisch L stattfindet, sinkt die Ausgangsspannung Ui der Integrationsschaltung 2 stetig ab, bis sie nach der der Zeitkonstante T entsprechenden Zeit den ersten Schwellspannungswert US1 erreicht; das ist zu einem Zeitpunkt t4 der Fall. Von diesem Zeitpunkt bzw. vom Erreichen des Schwellspannungswertes U51 an gibt der Schwellwertschalter 4 einen logisch L entsprechenden Spannungswert ab; vgl.The output voltage Ui of the integration circuit 2 reaches one Time t2 their maximum value UM (see. Diagram C), which they up to a point in time t3, d. H. until the beginning of the second bit B2, from the time t3 to which in the disturbed pulse telegram a change from logic 0 to logic L takes place, the output voltage Ui of the integration circuit 2 drops steadily until they reach the first threshold voltage value after the time corresponding to the time constant T US1 reached; this is the case at a point in time t4. From this point in time or once the threshold voltage value U51 has been reached, the threshold value switch 4 gives a logic L corresponding voltage value from; see.

Diagramm D.Diagram D.

Die Die Ausgangsapannung Ui der Integrationsschaltung 2 hat in dem angenommenen Beispiel dann schon den Wert UO erreicht, wenn zu einem Zeitpunkt t5 eine erste Störung Stl in der Impulsfolge gemäß dem Diagramm-B auftritt. Mit Beginn der ersten Störung wechselt die Spannung U des Impulstelegramms gemäß Diagramm B auf einen dem logischen Wert 0 entsprechenden Spannungswert. the The output voltage Ui of the integration circuit 2 has already reached the value UO in the assumed example, if to one Time t5 a first disturbance Stl occurs in the pulse train according to diagram-B. When the first fault begins, the voltage U of the pulse telegram changes according to Diagram B to a voltage value corresponding to the logic value 0.

T Dieser Spannungswert dauert bis zum Ablauf der Dauer TS1 (< 2B3 der ersten Störung Stl bzw. bis zum Beginn des dritten Bits B3 an; vgl. Zeitpunkt t6 in dem Diagramm C. Ein Vergleich der Diagramme C und D zeigt, daR die Störung Stl keinen Einfluß auf die Ausgangsspannung UA des Schwellwertschalters 4 ausgibt. T This voltage value lasts until the duration TS1 (< 2B3 of the first disturbance Stl or up to the beginning of the third bit B3; see time t6 in diagram C. A comparison of diagrams C and D shows that the disturbance Stl does not have any influence on the output voltage UA of the threshold switch 4.

Mit der ansteigenden Flanke des dritten Bits B3 geht die Ausgangsspannung Ui der Integrationsschaltung 2 stetig auf den Wert UO zurück und steigt dann für die Dauer T52 (< 2 ) einer zweiten 2> Störung St2 wieder an. Zu einem Zeitpunkt t7 ist die Störung St2 zu Ende, so daß die Ausgangsspannung Ui wieder sinkt, ohne vorher den zweiten Schwellspannungswert U52 erreicht zu haben. Die Störung St2 erfaßt auch einen Teil des vierten Bits B4. Das fünfte Bit B5 ist dagegen ungestört.With the rising edge of the third bit B3, the output voltage goes Ui of the integration circuit 2 steadily back to the value UO and then increases for the duration T52 (<2) of a second 2> fault St2 starts again. At a time t7, the fault St2 is over, so that the output voltage Ui drops again without to have reached the second threshold voltage value U52 beforehand. The fault St2 is detected also part of the fourth bit B4. The fifth bit B5, on the other hand, is undisturbed.

Während die Ausgangs spannung Ui zwischen dem Zeitpunkt t4 und einem Zeitpunkt t8, der dem Ende des vierten Bits B4 entspricht, niemals den zweiten Schwellspannungswert U52 erreicht, geschieht dies zu einem Zeitpunkt' tg, so daß dann der Schwellwertschalter 4 wieder einen logisch 0 entsprechenden Spannungswert abgibt; vgl.While the output voltage Ui between time t4 and a Time t8, which corresponds to the end of the fourth bit B4, never receives the second threshold voltage value U52 reached, this happens at a point in time 'tg, so that then the threshold switch 4 again emits a voltage value corresponding to logic 0; see.

Diagramm D in Fig. 2.Diagram D in Fig. 2.

Die Die von dem Schwellwertschalter 4 abgegebene Spannung UA (Diagramm D) liegt unter anderem an dem ersten Eingang 10 der ersten UND-Schaltung 11. An dem zweiten Eingang 15 liegt die Taktimpulsspannung UV gemäß dem Diagramm E, die der erste Ausgang 16 des Taktimpulsgebers 17 abgibt. Die Taktimpulsspannung UV ist zunächst gegenüber der gestörten Impuls folge (Diagramm B) bzw. der daraus abgeleiteten Ausgangsspannung UA des Schwellwertschalters 4 nicht synchronisiert. the The output from the threshold switch 4 Voltage UA (diagram D) is among other things at the first input 10 of the first AND circuit 11. The clock pulse voltage UV is at the second input 15 according to FIG the diagram E, which the first output 16 of the clock pulse generator 17 emits. The clock pulse voltage UV is initially compared to the disturbed pulse sequence (diagram B) or the one resulting from it derived output voltage UA of the threshold switch 4 not synchronized.

Zur Erkennung des Startsignals ist lediglich festzustellen, ob innerhalb dreier aufeinanderfolgender Impulse i ei 1e2 . der Taktimpulsspannung UV die Ausgangsspannung UA einen logisch L entsprechenden Wert hat. Die erste UND-Schaltung 11 gibt nur ein bestimmtes Signal, zum Beispiel logisch L, ab, wenn an ihrem ersten und an ihrem zweiten Eingang logisch L liegt. Das ist zum ersten Male der Fall, wenn der Taktimpuls ie2 vorliegt. Das bestimmte Signal der ersten UND-Schaltung 11 dient als Zählimpuls für den Zähler 24, der dadurch von seinem Ausgangszustand in einen der Ziffer 1 entsprechenden Binärzustand übergeführt wird, in welchem zum Beispiel der eine Ausgang logisch 0 und der andere logisch L hat. Gelangt dann der Taktimpuls ie3 der Taktimpulsspannung UV an den zweiten Eingang 15 und'hat die Ausgangsspannung UA des Schwellwertschalters 4 einen logisch L entsprechenden Wert, so gibt die erste UND-Schaltung 11 wieder das bestimmte, als Zahl impuls dienende Signal an den Zähler 24 ab, der dann einen der Ziffer 2 entsprechenden Binärzustand einnimmt, in welchem an dem einen Ausgang logisch L und an dem anderen logisch 0 vorhanden ist.To recognize the start signal, it is only necessary to determine whether within three consecutive pulses i ei 1e2. the clock pulse voltage UV is the output voltage UA has a value that corresponds logically to L. The first AND circuit 11 is only a certain signal, for example logic L, from when on your first and on yours second input is logical L. This is the case for the first time when the clock pulse ie2 is present. The specific signal of the first AND circuit 11 serves as a counting pulse for the counter 24, which thereby switches from its initial state to one of the number 1 corresponding binary state is transferred, in which, for example, the one output logic 0 and the other has logic L. Then the clock pulse ie3 of the clock pulse voltage arrives UV to the second input 15 und'has the output voltage UA of the threshold switch 4 a value corresponding to logic L, then the first AND circuit 11 reproduces the specific, serving as a number pulse signal to the counter 24, which then a assumes the binary state corresponding to the number 2, in which at the one output logical L and logical 0 at the other.

Erst Erst bei dem dritten Taktimpuls i der Impulsspannung UV gelangt der ZAhler in einen Zustand, in welchem beide Ausgänge z. fl. First Not until the third clock pulse i of the pulse voltage UV the counter goes into a state in which both outputs z. fl.

logisch L aufweisen. Dann liegt an dem ersten und zweiten Eingang 26, 27 der dritten UND-Schaltung 22 logisch L. Wenn jetzt auch noch an dem dritten Eingang 21 ein L-Signal liegt, gibt die dritte UND-Schaltung 22 ein L-Signal ab. Dies ist zu dem Zeitpunkt t9 (vgl. Diagramm E) der Fall, wenn nmlich die Ausgangsspannung UA des Schwellwertschalters 4 auf Null zurückgeht. Infolge der Negierung mittels der zweiten Negationsschaltung 13 erscheint der Rückgang auf Null als L-Signal am dritten Eingang 21. Jetzt liegt an allen drei Eingängen 21, 26, 27 der dritten UND-Schaltung 22 ein L-Signal, wodurch der Ausgang 28 ein L-Signal an den dynamischen Eingang 29 der monostabilen Kippschaltung 30 abgibt.have logical L. Then lies at the first and second entrance 26, 27 of the third AND circuit 22 logical L. If now also on the third Input 21 is an L signal, the third AND circuit 22 outputs an L signal. This is the case at time t9 (see diagram E), namely when the output voltage UA of the threshold switch 4 goes back to zero. As a result of negation by means of the decrease to zero appears as an L signal on the second negation circuit 13 third input 21. The third AND circuit is now connected to all three inputs 21, 26, 27 22 an L signal, whereby the output 28 is an L signal at the dynamic input 29 of the monostable multivibrator 30 outputs.

Diese kippt dadurch von ihrem Ausgangszustand in den quasistabilen Zustand, in welchem sie für eine bestimmte Dauer, z. B. 0,48 . TB, verharrt. Erst zu einem Zeitpunkt tlo, d. h. bei Ablauf der bestimmten Dauer, tritt an ihrem Ausgang 31 ein Spannungssprung auf, der als Synchronimpuls dem Rückstelleingang 32 der Zählschaltung 33 zugeführt wird und der gleichzeitig anzeigt, daß die drei L-Bits des Startsignals als richtig erkannt worden sind.This tilts from its initial state to the quasi-stable one State in which they are for a certain period, e.g. B. 0.48. TB, persist. First at a time tlo, d. H. at the end of the specified period, occurs at its exit 31 a voltage jump, which is sent as a sync pulse to the reset input 32 of the counting circuit 33 is supplied and which simultaneously indicates that the three L bits of the start signal have been recognized as correct.

An dieser Stelle sei angemerkt, daßdas Startsignal nicht - wie im vorliegenden Beispiel - drei L-Signale zu enthalten braucht, sondern daß es auch durch eine andere Zahl von aufeinanderfolgenden L-Bits definiert sein kann, wobei dann der Zähler ontoprochend dieser Zahl ausgelegt sein muß.At this point it should be noted that the start signal is not - as in present example - needs to contain three L signals, but that it too may be defined by another number of consecutive L-bits, where then the counter must be designed ontoprochend this number.

Durch Durch den Synchronimpuls wird die Zählschaltung 33 also synchronisiert, das heißt die nachfolgenden Taktimpulse í 5, i 6 sind zeitlich auf die abfallende Flanke des letzten L-Signals des Startsignals bezogen und haben von ihr einen konstanten zeitlichen Abstand von 0,48 T TB beziehungsweise einem ganzzahligen Vielfachen davon. Dadurch liegen die Taktimpulse 1 5, ie6 ... immer in der.Mitte der Bits der Impulsfolge gemäß Diagramm D (vgl. den durch Punkte gekennzeichneten Impulsrahmen in dem Diagramm D). By The counting circuit is activated by the sync pulse 33 also synchronized, that is, the subsequent clock pulses í 5, i 6 are temporal related to the falling edge of the last L signal of the start signal and have from it a constant time interval of 0.48 T TB or one integer multiples thereof. As a result, the clock pulses 1 5, ie6 ... always lie in the middle of the bits of the pulse train according to diagram D (cf. Pulse frame in diagram D).

Gleichzeitig mit der Synchronisierung findet auch eine Rückstellung des Zählers 24 in seine Nullstellung statt. Sobald nämlich die Ausgangs spannung, UA des Schwellwertschalters 4 (Diagramm D) den Spannungswert Null hat, der durch die Negation mit der Negationsschaltung 13 als L-Signal an dem ersten Eingang 20 der zweiten UND-Schaltung 19.liegt, und der Taktimpuls i 5 der Taktimpuls spannung UV an dem zweiten Eingang 18 der zweiten UND-Schaltung 19 liegt, gibt diese einen logisch L entsprechenden Spannungswert an den Rückstelleingang 23 des Zählers 24 ab, wodurch er auf Null zurückgestellt wird.At the same time as the synchronization there is also a reset of the counter 24 in its zero position instead. As soon as the output voltage, UA of the threshold switch 4 (diagram D) has the voltage value zero, which through the negation with the negation circuit 13 as an L signal at the first input 20 the second AND circuit 19. lies, and the clock pulse i 5 of the clock pulse voltage UV is at the second input 18 of the second AND circuit 19, this gives one voltage value corresponding to logic L at the reset input 23 of the counter 24 which will reset it to zero.

Die von den Ausgängen 16 und 35 des Taktimpulsgebers 17 abgegebenen Taktimpulsspannungen UV, UV' unterscheiden sich in der aus den Fig. 3 a bis 3 e ersichtlichen Weise derart voneinander, daß nach dem Synchronisieren des Taktimpulsgebers 17 die von dem ersten Ausgang 16 abgegebenen Taktimpulse ie5 ... der Taktimpulsspannung UV (vgl. Diagramm E in Fig. 2 und Diagramm in Fig. 3 b) gegenüber gegenüber der abfallenden Flanke Fab der Ausgangs spannung UA eine zeitliche Verschiebung von 0,48 TB hat, während die von dem zweiten Ausgang 35 abgegebene Taktimpulsspannung UV' (vgl. Diagramm C in Fig. 2) um 0,50 TB gegenüber der genannten Flanke Fab verschoben ist.The output from the outputs 16 and 35 of the clock pulse generator 17 Clock pulse voltages UV, UV 'differ in that from FIGS. 3 a to 3 e apparent manner from each other in such a way that after synchronizing the clock pulse generator 17 the clock pulses output from the first output 16 ie5 ... of the clock pulse voltage UV (see. Diagram E in Fig. 2 and diagram in Fig. 3 b) opposite opposite to the falling edge Fab of the output voltage UA is a time shift of 0.48 TB, while the clock pulse voltage output by the second output 35 UV '(cf. diagram C in FIG. 2) shifted by 0.50 TB compared to the mentioned edge Fab is.

Die Funktion des Informationsauswerters 36 ist folgende: Wie bereits weiter oben erwähnt, tritt an dem Ausgang 31 der monostabilen Kippschaltung 30 ein Spannungssprung auf, wenn der Startsignalauswerter 14 drei aufeinanderfolgende L-Bits, die höchstens zu je 50 % gestört sein dürfen, erkannt hat und wenn die Verweildauer - 0,48 T B der monostabilen Kippschaltung 30 abgelaufen ist. Der Spannungssprung gelangt über den vierten Anschluß 9 an den zweiten Eingang 53 der logischen Speicher-und Zählschaltung 48 und veranlaßt die Abgabe eines bestimmten Signals an ihrem ersten Ausgang 49. Das bestimmte Signal liegt gleichzeitig an dem zweiten Eingang 51 (Einschreibeeingang) des Schieberegisters 38, wodurch die in dem Informationsspeicher 54 gespeicherte Soll-Information in das Schieberegister bitparallel eingeschrieben wird. Gleichzeitig liegt die dem Informationsteil des gestörten Impulstelegramms gemäß Diagramm B in Fig. 2 entsprechende Ausgangsspannung UA des Schwellwertschalters 4 (vgl.The function of the information evaluator 36 is as follows: As already Mentioned above, occurs at the output 31 of the monostable multivibrator 30 Voltage jump when the start signal evaluator 14 has three consecutive L bits, which may be disturbed by a maximum of 50% each, and if the length of stay - 0.48 T B of the monostable trigger circuit 30 has expired. The jump in tension reaches the second input 53 of the logic memory and via the fourth connection 9 Counting circuit 48 and causes the output of a certain signal on its first Output 49. The specific signal is at the same time at the second input 51 (write-in input) of the shift register 38, whereby the stored in the information memory 54 Desired information is written bit-parallel into the shift register. Simultaneously is the information part of the disturbed pulse telegram according to diagram B in Fig. 2 corresponding output voltage UA of the threshold switch 4 (cf.

Diagramm D in Fig. 2, Zeitpunkt tg) an dem zweiten Eingang 43 der Aquivalenzschaltung 42.Diagram D in FIG. 2, time tg) at the second input 43 of the Equivalent circuit 42.

Gibt dann der Taktimpulsgeber 17 an seinem zweiten Ausgang 35 einen Taktimpuls ie6' (Schiebeimpuls) ab,'so gelangt dieser über den den dritten Anschluß 8 an den ersten Eingang 39 (Schiebeeingang) des Schieberegisters 38. Dadurch liefert das Schieberegister an seinem Ausgang 40 das erste Bit der eingeschriebenen Soll-Information, das heißt zum Beispiel ein L-Bit. An dem ersten und zweiten Eingang 41, 43 der Aquivalenzschaltung 42 liegen somit gleiche logische Werte, so daß die Äquivalenzschaltung ein L-Signal abgibt.Then gives the clock pulse generator 17 at its second output 35 a Clock pulse ie6 '(shift pulse),' then it is transmitted via the the third connection 8 to the first input 39 (shift input) of the shift register 38. As a result, the shift register supplies the first bit of the written-in bit at its output 40 Target information, that is, for example, an L-bit. At the first and second entrance 41, 43 of the equivalent circuit 42 are thus the same logical values, so that the Equivalence circuit emits an L signal.

Die vierte UND-Schaltung 45 gibt erst ein L-Signal ab, wenn an ihrem ersten Eingang 44 das eben erwähnte L-Signal der Xquivalenzschaltung 42 und an ihrem zweiten Eingang 46 ein Taktimpuls (Abfrageimpuls) i liegt. Das L-Signal wird dem ersten Eingang 47 e der Speicher- und Zählschaltung 48 zugeführt, die alle L-Signale zählt und das Zählergebnis speichert.The fourth AND circuit 45 only emits an L signal when its first input 44 the just mentioned L signal of the equivalent circuit 42 and at its second input 46 is a clock pulse (query pulse) i. The L signal becomes the first input 47 e of the storage and counting circuit 48, all of the L signals counts and saves the counting result.

Die UND-Verknüpfung mit der vierten UND-Schaltung 45 ist deshalb erforderlich, damit sichergestellt ist, daß die Ausgangsspannung UA des Schwellwertschalters immer in der Mitte ihres Impulsrahmens (in dem Diagramm D in Fig. 2 durch Punkte im Bitabstand markiert) abgefragt wird. Erst dann hat nämlich die Integrationsschaltung 2 jeweils mit Sicherheit einen Schwellwert U51 bzw. U52 erreicht (vgl. Diagramm C in Fig. 2).The AND operation with the fourth AND circuit 45 is therefore necessary this ensures that the output voltage UA of the threshold switch always in the middle of their pulse frame (in the diagram D in Fig. 2 by points in the bit spacing marked) is queried. Only then does the integration circuit 2 each have a threshold value U51 or U52 has been reached with certainty (see diagram C in Fig. 2).

Mit dem nächsten Takt impuls am zweiten Ausgang 35 des Taktimpulsgebers 17 wird das Schieberegister 38 um eine Stelle weitergeschoben, wodurch das zweite Bit des eingeschriebenen Informationsteils an dem Ausgang 40 abgegeben wird. In der Aquivalenzschaltung 42 schaltung 42 erfolgt dann wieder der Vergleich zwischen dem logischen Wert des genannten Bits und dem logischen Wert der Ausgangsspannung UA. Stimmen beide logischen Werte überein (0, 0 oder L, L) und ist dies auch dann der Fall, wenn der nächste Takt impuls an dem zweiten Eingang 46 der vierten UND-Schaltung 45 liegt, dann gibt die zuletzt genannte UND-Schaltung ein L-Signal ab, das in der logischen Speicherschaltung 48 gezählt und gespeichert wird. Hat die logische Speicher- und Zählschaltung 48 in ununterbrochener Folge sechs L-Signale entsprechend sechs übereinstimmenden Bits des Informationsteils der beiden Impulstelegramme gezählt, so ist damit'die Ubereinstimmung zwischen der Information des ungestörten Soll-Impulstelegramms und des gestörten Impulstelegramms festgestellt. Der Ausgang 52 des Informationsauswerters 36 gibt dann ein die Übereinstimmung der Impulstelegramme kennzeichnendes Signal ab.With the next clock pulse at the second output 35 of the clock pulse generator 17 the shift register 38 is shifted one place, whereby the second Bit of the written information part is output at output 40. In of the equivalent circuit 42 circuit 42 then takes place again Comparison between the logical value of said bit and the logical value the output voltage UA. Do both logical values match (0, 0 or L, L) and this is also the case when the next clock pulse is applied to the second input 46 of the fourth AND circuit 45 is located, then there is the last-mentioned AND circuit an L signal, which is counted in the logic storage circuit 48 and stored will. Has the storage and counting logic circuit 48 in uninterrupted sequence six L signals corresponding to six matching bits of the information part of the two pulse telegrams are counted, there is thus' the agreement between the Information of the undisturbed target pulse telegram and the disturbed pulse telegram established. The output 52 of the information evaluator 36 then inputs the match the signal identifying the pulse telegrams.

Sobald eines der sechs Bits des gestörten Impulstelegramms nicht mit dem entsprechenden Bit des Soll-Impulstelegramms Ubereinstimmt, gibt die logische Speicher- und Zählschaltung 48 an ihrem ersten Ausgang 49 das oben erwähnte bestimmte Signal an den zweiten Eingang 51 des Schieberegisters 38 ab, wodurch die in dem Informationsspeicher gespeicherte Soll-Information erneut in das Schieberegister eingeschrieben wird. Gleichzeitig wird auch die in der logischen Speicher und Zählschaltung gespeicherte Zahl gelöscht. Damit kann die Auswertung der Information von neuem beginnen.As soon as one of the six bits of the disturbed pulse telegram does not respond corresponds to the corresponding bit of the target pulse telegram, the logical Storage and counting circuit 48 at its first output 49 the above-mentioned particular Signal to the second input 51 of the shift register 38, whereby the in the Information memory stored target information again in the shift register is enrolled. At the same time it is also used in the logic memory and counting circuit stored number deleted. This means that the information can be evaluated again kick off.

Claims

1. Method for determining the correspondence of a first, in a memory stored pulse train with a second pulse train, wherein the first pulse train with a certain number immediately following one another Start signal containing bits of the same logical value begins and at least one has binary coded information following the start signal and wherein the second, which differs from the first pulse train only in interference Pulse train is to be recognized as coinciding with the first pulse train, if the disturbances per bit are shorter than half the duration of a bit, thereby characterized in that the second pulse train is fed to an integration circuit (2) which has a time constant #i # TB, where TB is the duration of one bit that the integration circuit (2) on each rising or falling edge of the second pulse train one corresponding to the time constant t. steadily decreasing or supplies increasing integration voltage (Ui) to a threshold switch (4), which emits a first voltage value (e.g. logic L) when the integration voltage has dropped from a maximum value (UM) to a first threshold voltage value (Usl), and which outputs a second voltage value (e.g. logic 0) when the integration voltage has risen from a lowest value (UO) to a second threshold voltage value (Us2) is that a clock pulse generator (17) an initially unsynchronized clock pulse voltage (UV) supplies, which have a narrow one for each bit of the first pulse train Square pulse (iei i e2 *) has that the output voltage (UA) of the threshold switch (4) and the clock pulse voltage (UV) a start signal evaluator (14) for detection of the start signal, which sends a sync pulse to the clock pulse generator (17) emits when the certain Contain number of immediately consecutive bits of the same logical value is and if at the same time a number corresponding to this particular number of pulses of the clock pulse voltage is present that the sync pulse the clock pulse generator (17) synchronized in such a way that the pulses (ie5, ie6) of the clock pulse voltage supplied by it (UV) in the middle of the bit frame of the output voltage (UA) of the threshold switch (4) and that from the time of synchronization to the output voltage (UA) of the threshold switch and the information of the first pulse train in an information evaluator (36) are compared bit by bit with respect to their logical values, that every match of the bits is counted and stored and that in the case of complete via agreement of all bits a certain one, the agreement of the pulse trains characteristic output signal is emitted.

2. The method according to claim 1, characterized in that the Start signal identifying, immediately successive bits of the same logical Value consist of such a number of L bits as in the for the information part The binary code selected does not occur in the pulse train.

3. The method according to claim 1, characterized in that the information part the first pulse train in an information memory (54) with bit-parallel outputs (55) is saved.

4. The method according to claim 1, characterized in that one in the Start signal evaluator (14) existing counter (24) which is in the output voltage (UA) of the threshold switch (4) contained consecutive bits of the same logic Value counts and are the same for the specific number of consecutive bits counted logical value at its outputs such a combination of voltage values to a decoding circuit (z. B. 22) outputs that a voltage jump at its output (28) occurs.

5. The method according to claim 1 or 4, characterized in that from the voltage jump by means of a monostable toggle switch T B device (30), the one Has a dwell time of less than 2, a sync pulse for the clock pulse generator (17) is formed.

6. Apparatus for performing the method according to claim 1, characterized characterized in that the output of the integration circuit (2) with the input of the Threshold switch (4) is connected to the output (5) of the threshold switch (4) the start signal evaluator (14) and, in parallel, the information evaluator (36) connect and that the clock pulse generator (17) with the start signal evaluator and the Information evaluator is connected.

7. Apparatus according to claim 6, characterized in that the start signal evaluator (14) a series connection of the successive bits of the same logical value counting counter (24), the decoding circuit (22) and the monostable multivibrator (30) contains.

8. Apparatus according to claim 7, characterized in that the monostable Tilt shift (-30) a dwell time of about 0.48. T B has.

9. Apparatus according to claim 7, characterized in that the counter (24) is a binary counter which is logical for a given number of bits Value at its outputs (26, 27) emits the same voltage values, and that the decoding circuit is an AND circuit (22), which when the same voltage values are present at their Inputs on the output side - a voltage jump is generated.

10. Apparatus according to claim 6, characterized in that the information evaluator (36) an information memory (54) for storing the content of the information part the first pulse train, a shift register (38) for writing and subsequent serial output of the stored information, an equivalent circuit (42) for bit-by-bit comparison of the logical values of the stored pulse sequence and the Output voltage (UA) of the threshold switch (4) and a logical memory and Counting circuit (48) contains the number of matching logical values of the following two impulses counts and saves and a certain one at its output (50) Emits signal, if all bits of the first and second pulse train have been recognized as conforming.

11. The device according to claim 6, characterized in that the clock pulse generator (17) contains a counting circuit (33) which has an input (34) for supplying a Pulse sequence of largely constant frequency (wo), a first output (16) for delivery a first clock pulse voltage (UV), a second output (35) for outputting a second clock pulse voltage (UV '), whose clock pulses (z. B. in5') compared to those of the first clock pulse voltage have a time shift of approximately + 0.02 T B and serve as shift pulses for the shift register (38), as well as a reset input (32) for synchronizing the counting circuit (33).

12. The device according to claim 11, characterized in that a first input (40) of the equivalent circuit (42) with the output (41) of the shift register (38) and a second input (43) with the output (5) of the threshold switch (4) and an output connected to a first input (44) of an AND circuit (45) whose second input (46) connects to the first output (16) of the clock pulse generator (17) and its output with a first input (47) of the logical memory and Counting circuit (48) is connected.